DE112010005681B4 - Leistungshalbleiterbauteil - Google Patents

Leistungshalbleiterbauteil Download PDF

Info

Publication number
DE112010005681B4
DE112010005681B4 DE112010005681.1T DE112010005681T DE112010005681B4 DE 112010005681 B4 DE112010005681 B4 DE 112010005681B4 DE 112010005681 T DE112010005681 T DE 112010005681T DE 112010005681 B4 DE112010005681 B4 DE 112010005681B4
Authority
DE
Germany
Prior art keywords
zone
well
pad
zones
cell well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010005681.1T
Other languages
English (en)
Other versions
DE112010005681T5 (de
Inventor
Akihiko Furukawa
Yasuhiro Kagawa
Naruhisa Miura
Shiro Hino
Shuhei Nakata
Kenichi Ohtsuka
Shoyu Watanabe
Masayuki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112010005681T5 publication Critical patent/DE112010005681T5/de
Application granted granted Critical
Publication of DE112010005681B4 publication Critical patent/DE112010005681B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Abstract

Leistungshalbleiterbauteil, Folgendes aufweisend:
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps;
eine Drift-Schicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats ausgebildet ist;
mehrere Hauptzellenwannenzonen eines zweiten Leitfähigkeitstyps, die Seite an Seite in Oberflächenabschnitten der Drift-Schicht ausgebildet sind;
mehrere Abtastzellenwannenzonen des zweiten Leitfähigkeitstyps, die abseits von den Hauptzellenwannenzonen Seite an Seite in Oberflächenabschnitten der Drift-Schicht ausgebildet sind;
eine Abtastkontaktfleckwannenzone des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie abseits von den Abtastzellenwannenzonen und den Hauptzellenwannenzonen die Abtastzellenwannenzonen umgibt und eine Fläche hat, die größer ist als die jeweiligen Hauptzellenwannenzonen und Abtastzellenwannenzonen;
eine Gate-Isolierschicht, die auf den Abtastzellenwannenzonen und den Hauptzellenwannenzonen ausgebildet ist;
eine Feldisolierschicht, die auf der Abtastkontaktfleckwannenzone dicker als die Gate-Isolierschicht ausgebildet ist;
einen Source-Kontaktfleck, der die Abtastkontaktfleckwannenzone und die Hauptzellenwannenzonen über Abtastkontaktfleckwannenkontaktöffnungen, die auf der Abtastkontaktfleckwannenzone, die Feldisolierschicht durchdringend ausgebildet sind, und Source-Kontaktöffnungen elektrisch anschließt, die auf den Hauptzellenwannenzonen, die Gate-Isolierschicht durchdringend ausgebildet sind;
einen Abtastkontaktfleck, der über Abtast-Source-Kontaktöffnungen, die auf den Abtastzellenwannenzonen, die Gate-Isolierschicht durchdringend ausgebildet sind, elektrisch an die Abtastzellenwannenzonen angeschlossen ist;
Gate-Elektroden, die in Kontakt mit der Gate-Isolierschicht über den Hauptzellenwannenzonen und den Abtastzellenwannenzonen ausgebildet sind;
einen Gate-Kontaktfleck, der elektrisch an die Gate-Elektroden angeschlossen ist; und
eine Drain-Elektrode, die auf einer zweiten Hauptflächenseite des Halbleitersubstrats, die der ersten Hauptfläche entgegengesetzt ist, ausgebildet ist,
wobei die Feldisolierschicht die Abtastkontaktfleckwannenzone vollständig abdeckt, bis auf Stellen, an denen Kontaktöffnungen in der Feldschicht angeordnet sind.

Description

  • Geänderte Beschreibung (im Korrekturmodus)
  • Technisches Gebiet
  • Diese Erfindung bezieht sich auf Leistungshalbleiterbauteile wie etwa einen Siliciumcarbidhalbleiter.
  • Stand der Technik
  • Bei einem Leistungshalbleiterbauteil hat das Leistungshalbleiterbauteil bekanntlich eine Struktur, in der ein Stromerfassungselement auf demselben Substrat vorgesehen ist, so dass das Bauteil im Ansprechen auf eine Überstromerfassung isoliert werden kann, um das Bauteil zu schützen (z.B. Patentschrift 1). Patentschrift 1 beschreibt eine Struktur eines Halbleiterbauteils wie etwa eines IGBTs (Isolierschicht-Bipolartransistor), bei dem ein Stromerfassungselement für das Halbleiterbauteil auf demselben Substrat vorgesehen ist, und eine Zone des p-Typs ähnlich einer Basiszone unter einem Stromerfassungskontaktierungsfleck für das Stromerfassungselement ausgebildet ist.
  • Patentschrift 2 beschreibt ein Leistungshalbleiterbauteil, das mit einem Vertikalleistungs-MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) und Dioden ausgeführt ist; und 1 und 2 zeigen in dem Schriftstück, dass mindestens eine Reihe Dioden im Umfeld einer MOSFET-Zellenzone, d.h. in einer Zone angrenzend an einen Gate-Kontaktfleck angeordnet ist. Wenn der MOSFET von einem Einzustand zu einem Auszustand umschaltet, nimmt jede der Dioden Defektelektronen auf, die bei Vorwärts-Vorspannung aus einer P-Wanne und einer P-Basis, die in 2 des Dokuments gezeigt sind, zu einer Halbleiterschicht des N-Typs auf einer Drain-Seite injiziert werden. Deshalb kann die in dem Schriftstück beschriebene Struktur beim Umschalten des MOSFETs von einer Vorwärts- zu einer Rückwärtsvorspannung verhindern, dass ein in 3 des Schriftstücks gezeigter parasitärer Transistor einschaltet.
  • 2 des Dokuments zeigt, dass in der oben erwähnten Struktur die P-Basis, bei der es sich um die P-Wanne des MOSFETs handelt, über ein hinteres Gate elektrisch auf eine Source-Elektrode aufgeschaltet ist.
  • Des Weiteren wird in Patentschrift 3 ein Halbleiterbauteil beschrieben, in welchem inaktive Zellen rechteckförmig um eine Messzelle angeordnet sind. In Patentschrift 4 wird ein Leistungshalbleiterbauteil beschrieben, das eine Stromerfassung ermöglicht. Ferner wird in Patentschrift 5 ein Halbleiterbauteil offenbart, das eine Driftschicht aus einem ersten Leitfähigkeitstyp und einem an die Driftschicht angrenzenden Körperbereich aufweist.
  • Schriftstücke aus dem Stand der Technik
  • Patentschriften
    • Patentschrift 1 Japanisches Patent mit der Offenlegungsnummer JP H08- 46 193 A (Seite 3, 19 bis 20)
    • Patentschrift 2 Japanisches Patent mit der Offenlegungsnummer JP H05- 198 816 A (1 bis 3)
    • Patentschrift 3 JP 2000-323 707 A
    • Patentschrift 4 US 5 410 171 A
    • Patentschrift 5 US 2010/0 090 271 A1
  • Zusammenfassung der Erfindung
  • Problem, das durch die Erfindung gelöst werden soll
  • Die durch die vorliegende Erfindung zu lösenden Probleme werden nachstehend hauptsächlich mit Bezug auf 2 der Patentschrift 2 erläutert.
  • Wenn ein MOSFET eines in Patentschrift 2 beschriebenen Leistungshalbleiterbauteils von einem Ein- zu einem Auszustand umgeschaltet wird, steigt eine Drain-Spannung des MOSFETs, d.h. die Spannung der Drain-Elektrode in manchen Fällen rasch an und erreicht mehrere hundert Volt. Dieser Drain-Spannungsanstieg erzeugt durch eine Sperrschichtkapazitanz, die im Auszustand zwischen einer P-Wanne und einer N--Drain-Schicht auftritt, Verschiebungsströme auf einer Drain-Elektroden- und einer Source-Elektrodenseite. Falls P-Wannen oder Abschnitte vorhanden sind, in denen Zonen des P-Typs genauso wie P-Wannen in der N--Drain-Schicht vorgesehen sind, entsteht dieser Verschiebungsstrom nicht nur in den P-Wannen des MOSFETs, sondern auch in den Dioden.
  • Diese wie vorstehend entstandenen Verschiebungsströme fließen so, dass der auf der Drain-Elektrodenseite entstandene Strom direkt in die Drain-Elektrode fließt, und der auf der Source-Elektrodenseite entstandene Strom durch die P-Wannen oder die Zonen des P-Typs in die Source-Elektrode fließt.
  • Im Falle des in Patentschrift 2 beschriebenen Leistungshalbleiterbauteils sind dessen Source-Elektrode und Feldplatte auf eine im Stand der Technik des Schriftstücks beschriebene Weise elektrisch angeschlossen; somit fließt beispielsweise in einem in 2(C) gezeigten Abschnitt ein Verschiebungsstrom, nachdem er in eine P-Wanne unter einem Gate-Kontaktfleck geflossen ist, in der P-Wanne unter dem Gate-Kontaktfleck in einer Richtung aus einer MOSFET-Zellenrichtung zu einer an die Feldplatte angeschlossenen Kontaktöffnung und dann durch die Feldplatte in die Source-Elektrode.
  • Eine P-Wannenfläche unter dem Gate-Kontaktfleck ist sehr viel größer als die Flächen von P-Wannen der MOSFET-Zelle und einer Diodenzelle; deshalb erzeugt der in der P-Wanne unter dem Gate-Kontaktfleck fließende Verschiebungsstrom in der P-Wanne eine nicht unerhebliche Spannung, weil die P-Wanne selbst mit der großen Fläche und die Kontaktöffnung ziemlich große Widerstände haben. Dies führt dazu, dass ein relativ hohes elektrisches Potential an einer Stelle in der P-Wanne erzeugt wird, die in einer Ebenenrichtung von einem Abschnitt (einer Kontaktöffnung) weit weg ist, an der eine P-Wanne über die Feldplatte elektrisch an eine Source-Elektrode (typischerweise auf ein Massepotential) angeschlossen ist.
  • Dieses elektrische Potential nimmt bei zunehmendem Verschiebungsstrom und bei Zunahme einer Veränderung dV/dt in der Drain-Spannung V im Hinblick auf Zeit t zu.
  • Dieses elektrische Potential entsteht nicht nur in der P-Wanne unter dem Gate-Kontaktfleck, sondern auch in einer P-Wanne unter einem Kontaktfleck mit einer großen Fläche, wie etwa einem Stromerfassungskontaktierungsfleck, der in der Patentschrift 1 an ein Stromerfassungselement angeschlossen ist.
  • Zusammenfassung der Erfindung
  • Ein Leistungshalbleiterbauteil gemäß der vorliegenden Erfindung weist auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Drift-Schicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats ausgebildet ist; mehrere Hauptzellenwannenzonen eines zweiten Leitfähigkeitstyps, die Seite an Seite in Oberflächenabschnitten der Drift-Schicht ausgebildet sind; mehrere Abtastzellenwannenzonen des zweiten Leitfähigkeitstyps, die abseits von den Hauptzellenwannenzonen Seite an Seite in Oberflächenabschnitten der Drift-Schicht ausgebildet sind; eine Abtastkontaktfleckwannenzone des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie abseits von den Abtastzellenwannenzonen und den Hauptzellenwannenzonen die Abtastzellenwannenzonen umgibt und eine Fläche hat, die größer ist als die jeweiligen Hauptzellenwannenzonen und Abtastzellenwannenzonen; eine Gate-Isolierschicht, die auf den Abtastzellenwannenzonen und den Hauptzellenwannenzonen ausgebildet ist; eine Feldisolierschicht, die auf der Abtastkontaktfleckwannenzone dicker als die Gate-Isolierschicht ausgebildet ist; einen Source-Kontaktfleck, der die Abtastkontaktfleckwannenzone und die Hauptzellenwannenzonen über Abtastkontaktfleckwannenkontaktöffnungen, die auf der Abtastkontaktfleckwannenzone, die Feldisolierschicht durchdringend ausgebildet sind, und Source-Kontaktöffnungen elektrisch anschließt, die auf den Hauptzellenwannenzonen, die Gate-Isolierschicht durchdringend ausgebildet sind; einen Abtastkontaktfleck, der über Abtast-Source-Kontaktöffnungen, die auf den Abtastzellenwannenzonen, die Gate-Isolierschicht durchdringend ausgebildet sind, elektrisch an die Abtastzellenwannenzonen angeschlossen ist; Gate-Elektroden, die in Kontakt mit der Gate-Isolierschicht über den Hauptzellenwannenzonen und den Abtastzellenwannenzonen ausgebildet sind; einen Gate-Kontaktfleck, der elektrisch an die Gate-Elektroden angeschlossen ist; und eine Drain-Elektrode, die auf einer zweiten Hauptflächenseite des Halbleitersubstrats, die der ersten Hauptfläche entgegengesetzt ist, ausgebildet ist, wobei die Feldisolierschicht die Abtastkontaktfleckwannenzone vollständig abdeckt, bis auf Stellen, an denen Kontaktöffnungen in der Feldschicht angeordnet sind.
  • Wirkung der Erfindung
  • Gemäß einem Leistungshalbleiterbauteil der vorliegenden Erfindung wird selbst dann, wenn das Leistungshalbleiterbauteil, das einen Sensor wie etwa einen Stromsensor zur Überwachung eines Stromwerts o. dgl. umfasst, mit einem Sensorkontaktfleck versehen ist und mit hoher Geschwindigkeit angesteuert wird, kein starkes elektrisches Feld an seine Gate-Isolierschichten angelegt, so dass die Gate-Isolierschichten vor einem dielektrischen Durchbruch bewahrt werden können. Dies kann dem Leistungshalbleiterbauteil eine höhere Zuverlässigkeit verleihen.
  • Figurenliste
    • 1 ist eine schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 2 ist eine andere schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 3 ist eine Querschnittsansicht, die schematisch einen Querschnitt eines Teils des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 4 ist eine Querschnittsansicht, die schematisch einen Querschnitt eines anderen Teils des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung darstellt;
    • 5 enthält Querschnittsansichten, die schematisch einen Teil des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung darstellen, um Herstellungsschritte für das Leistungshalbleiterbauteil zu erklären;
    • 6 enthält Querschnittsansichten, die schematisch einen anderen Teil des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung darstellen, um Herstellungsschritte für das Leistungshalbleiterbauteil zu erklären;
    • 7 ist ein Schaltungsschema zur Erläuterung eines Ersatzschaltungsmodells des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 8 ist eine schematische Teilquerschnittsansicht eines Aspekts des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 9 ist eine schematische Draufsicht eines anderen Aspekts des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 10 ist eine schematische Draufsicht eines anderen Aspekts des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 11 ist eine schematische Draufsicht eines anderen Aspekts des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 12 ist eine schematische Draufsicht eines anderen Aspekts des Leistungshalbleiterbauteils gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 13 ist eine schematische Draufsicht auf ein Leistungshalbleiterbauteil gemäß Ausführungsform 2 der vorliegenden Erfindung; und
    • 14 ist eine schematische Teilquerschnittsansicht des Leistungshalbleiterbauteils gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • Arten und Weisen zur Umsetzung der Erfindung
  • Ausführungsform 1
  • In der Ausführungsform 1 der vorliegenden Erfindung erfolgt eine Erläuterung unter Verwendung eines Bauteils, das hauptsächlich aus vertikalen n-Typ-Kanal-Siliciumcarbid-MOSFETs als Beispiel eines Leistungshalbleiterbauteils besteht, das einen Stromsensor umfasst. In den nachstehend beschriebenen Ausführungsformen erfolgt die Erläuterung unter der Annahme, dass ein „erster Leitfähigkeitstyp“ dem n-Typ und ein „zweiter Leitfähigkeitstyp“ dem p-Typ entspricht; jedoch kann, was die Halbleiterleitfähigkeitstypen betrifft, die Entsprechung auch umgekehrt sein.
  • 1 ist eine schematische Draufsicht auf ein Leitungshalbleiterbauteil gemäß Ausführungsform 1 der vorliegenden Erfindung, bei dem hauptsächlich Siliciumcarbid-MOSFETs verwendet sind. In 1 ist ein Source-Kontaktfleck 10 in einem zentralen Abschnitt der Oberseite des Leistungshalbleiterbauteils ausgebildet. Wenn der Source-Kontaktfleck 10 von oberhalb seiner Oberseite angesehen wird, ist ein Gate-Kontaktfleck 11 auf einer Seite des Bauteils ausgebildet. Eine Gate-Verdrahtung 12 ist sich vom Gate-Kontaktfleck 11 erstreckend so ausgebildet, dass sie den Source-Kontaktfleck 10 umgibt. In einem Abschnitt innerhalb des Source-Kontaktflecks 10 ist ein Abtastkontaktfleck 13 ausgebildet.
  • Der Source-Kontaktfleck 10 ist elektrisch an Quellen von MOSFETs in mehreren Hauptzellen angeschlossen, die unter dem Source-Kontaktfleck 10 vorgesehen sind; der Abtastkontaktfleck 13 ist elektrisch an Quellen von MOSFETs in mehreren Abtastzellen angeschlossen, die unter dem Abtastkontaktfleck 13 vorgesehen sind. Der Gate-Kontaktfleck 11 und die Gate-Verdrahtung 12 sind elektrisch an Gatter der MOSFETs in den Hauptzellen und den Abtastzellen angeschlossen, um an Gate-Elektroden eine Gate-Spannung anzulegen, die von einer externen Steuerschaltung zugeführt wird.
  • 2 ist eine Draufsicht auf das Leistungshalbleiterbauteil gemäß der Ausführungsform, in der eine darunter liegende Schicht von oben durch eine Schicht zu sehen ist, die den Source-Kontaktfleck 10, den Gate-Kontaktfleck 11 u. dgl. umfasst, die in 1 gezeigt sind. In 2 sind mehrere Öffnungen, die Abtast-Source-Kontaktöffnungen 62 genannt werden, unter dem in 1 gezeigten Abtastkontaktfleck 13 so ausgebildet, dass sie eine Isolierschicht wie etwa eine (in der Figur nicht gezeigte) Zwischenlagenisolierschicht durchdringen. In einer Siliciumcarbidschicht unter den Abtast-Source-Kontaktöffnungen 62 sind jeweilige Abtastzellenwannenzonen 42 aus Siliciumcarbid des p-Typs ausgebildet.
  • In der Draufsicht sind eine Abtastzellenumfangswannenzone 43 und Abtastzellenumfangswannenkontaktöffnungen 63 die mehreren Abtast-Source-Kontaktöffnungen 62 und die Abtastzellenwannenzonen 42 umgebend ausgebildet. Die Abtastzellenumfangswannenkontaktöffnungen 63 sind so ausgebildet, dass sie eine Isolierschicht wie etwa eine Zwischenlagenisolierschicht durchdringen, und die Abtastzellenumfangswannenzone 43 ist in der unter den Abtastzellenumfangswannenkontaktöffnungen 63 angeordneten Siliciumcarbidschicht ausgebildet, um eine Eigenschaft des p-Typs an den Tag zu legen.
  • In der Draufsicht sind eine Abtastkontaktfleckwannenzone 44 und Abtastkontaktfleckwannenkontaktöffnungen 64 unter dem Abtastkontaktfleck 13 und außerhalb der Abtastzellenumfangswannenzone 43 und der Abtastzellenumfangswannenkontaktöffnungen 63 ausgebildet. Die Abtastkontaktfleckwannenkontaktöffnungen 64 sind so ausgebildet, dass sie eine Isolierschicht wie etwa eine Zwischenlagenisolierschicht durchdringen, und die Abtastkontaktfleckwannenzone 44 ist in der Siliciumcarbidschicht ausgebildet, um eine Eigenschaft des p-Typs an den Tag zu legen.
  • In der Draufsicht sind eine Abtastkontaktfleckgrenzwannenzone 45 und Abtastkontaktfleckgrenzwannenkontaktöffnungen 65 innerhalb und unter dem Source-Kontaktfleck 10 entlang der Grenze zwischen dem Source-Kontaktfleck 10 und dem Abtastkontaktfleck 13, die Abtastkontaktfleckwannenzone 44 und die Abtastkontaktfleckwannenkontaktöffnungen 64 umgebend ausgebildet. Abtastkontaktfleckgrenzwannenkontaktöffnungen 65 sind so ausgebildet, dass sie eine Isolierschicht wie etwa eine Zwischenlagenisolierschicht durchdringen, und die Abtastkontaktfleckgrenzwannenzone 44 ist in der Siliciumcarbidschicht ausgebildet, um eine Eigenschaft des p-Typs an den Tag zu legen.
  • In der Draufsicht sind die vielen Hauptzellen unter dem Source-Kontaktfleck 10, die Abtastkontaktfleckgrenzwannenzone 45 und die Abtastkontaktfleckgrenzwannenkontaktöffnungen 65 umgebend ausgebildet. In jeder der Hauptzellen ist eine Hauptzellenwannenzone 41 aus Siliciumcarbid des p-Typs in der Siliciumcarbidschicht ausgebildet, die unter einer Source-Kontaktöffnung 61 angeordnet ist, die durch Durchdringen der Isolierschicht wie etwa der Zwischenlagenisolierschicht gebildet ist.
  • In der Draufsicht sind eine Umfangsgrenzwannenzone 47 und Umfangsgrenzwannenkontaktöffnungen 67 unter dem Umfang des Source-Kontaktflecks 10, die vielen Hauptzellen umgebend ausgebildet; außerhalb des Umfangs sind eine Umfangswannenzone 46 und Umfangswannenkontaktöffnungen 66 ausgebildet. Die Umfangsgrenzwannenzone 47 und die Umfangswannenzone 46 sind aus Siliciumcarbid des p-Typs hergestellt, und die Umfangsgrenzwannenkontaktöffnungen 67 und die Umfangswannenkontaktöffnungen 66 sind so ausgebildet, dass sie die Isolierschicht wie etwa die Zwischenlagenisolierschicht durchdringen.
  • Die Umfangswannenzone 46 erstreckt sich zu einem Bereich unter dem Gate-Kontaktfleck 11; die Gate-Verdrahtung 12, die in 1 erläutert wurde, ist über der Umfangswannenzone 46 ausgebildet, die als Umfangsabschnitt dient.
  • In einer Zone, bei der es sich um einen Abschnitt des Siliciumcarbids handelt, und die außerhalb der Umfangswannenzone 46 liegt, ist eine Sperrschichtabschlusserweiterungszone (JTE-Zone) 40 des p-Typs ausgebildet.
  • Gate-Isolierschichten (die in der Figur nicht gezeigt sind) sind auf Oberseiten von Siliciumcarbidzonen ausgebildet wie etwa den Hauptzellenwannenzonen 41, den Abtastzellenwannenzonen 42, der Abtastzellenumfangswannenzone 43, der Abtastkontaktfleckgrenzwannenzone 45, der Umfangsgrenzwannenzone 47 und einigen Abschnitten einer Drift-Schicht 21; Feldisolierschichten (die in der Figur nicht gezeigt sind), die dicker sind als die Gate-Isolierschichten, sind auf Oberseiten von Siliciumcarbidzonen ausgebildet, wie etwa der Abtastkontaktfleckwannenzone 44, der Umfangswannenzone 46 und einigen Abschnitten der Drift-Schicht 21. In der Draufsicht von 2 handelt es sich bei Gate-Isolierschicht-/Feldisolierschichtgrenzen 33 um Grenzen zwischen den Gate-Isolierschichten und den Feldisolierschichten.
  • 3 und 4 sind schematische Teilquerschnittsansichten des Leistungshalbleiterbauteils gemäß der vorliegenden Erfindung entlang A-A' bzw. B-B' in der Draufsicht von 2.
  • 3 und 4 zeigen, dass die Drift-Schicht 21 aus Siliciumcarbid des n-Typs auf der Oberfläche des über einen geringen Widerstand verfügenden Substrats 20 aus Siliciumcarbid des n-Typs ausgebildet ist. In einigen Oberflächenzonen der Drift-Schicht 21 sind unter dem Abtastkontaktfleck 13 mehrere Abtastzellenwannenzonen 42 aus Siliciumcarbid des p-Typs ausgebildet. In einem vorbestimmten Abstand in einer seitlichen Richtung entlang des Querschnitts ist abseits von einer der Abtastzellenwannenzonen 42 die Abtastzellenumfangswannenzone 43 aus Siliciumcarbid des p-Typs in einer Oberflächenzone der Drift-Schicht 21 ausgebildet. In einem vorbestimmten Abstand in der seitlichen Richtung entlang des Querschnitts ist abseits von der Abtastzellenumfangswannenzone 43 die Abtastkontaktfleckwannenzone 44 aus Siliciumcarbid des p-Typs in einer Oberflächenzone der Drift-Schicht 21 ausgebildet. In einem vorbestimmten Abstand ist abseits von der Abtastkontaktfleckwannenzone 44 die Abtastkontaktfleckgrenzwannenzone 45 in einer Oberflächenzone der Drift-Schicht 21 ausgebildet.
  • In einem vorbestimmten Abstand in der seitlichen Richtung entlang des Querschnitts sind abseits von der Abtastkontaktfleckgrenzwannenzone 45 eine Anzahl der Hauptzellenwannenzonen 41 aus Siliciumcarbid des p-Typs in Oberflächenzonen der Drift-Schicht 21 ausgebildet.
  • In einer Oberflächenzone der Drift-Schicht 21 (der rechten Seite von 4), die sich außerhalb der Hauptzellenzone erstreckt, in der die vielen Hauptzellenwannenzonen 41 von der Oberseite des Leistungshalbleiterbauteils der vorliegenden Erfindung gesehen ausgebildet sind, ist die Umfangsgrenzwannenzone 47 aus Siliciumcarbid des p-Typs in einem vorbestimmten Abstand abseits von den äußersten Hauptzellenwannenzonen 41 ausgebildet. In einer weiteren äußeren Oberflächenzone der Drift-Schicht 21 (der rechten Seite von 4), die sich außerhalb der Umfangsgrenzwannenzone 47 erstreckt, ist die Umfangswannenzone 46 aus Siliciumcarbid des p-Typs in einem vorbestimmten Abstand abseits von der Umfangsgrenzwannenzone 47 ausgebildet. In einer weiteren äußeren Oberflächenzone der Drift-Schicht 21 (der rechten Seite von 4), die sich außerhalb der Umfangswannenzone 46 erstreckt, ist die JTE-Zone 40 aus dem Siliciumcarbid des p-Typs ausgebildet. Obwohl in 2 nicht dargestellt, ist eine Feldstoppzone 83 aus Siliciumcarbid des n-Typs außerhalb der JTE-Zone 40 (der rechten Seite von 4) in einem vorbestimmten Abstand gesondert ausgebildet.
  • Auf der Innenseite in einer seitlichen Querschnittsrichtung einer Oberflächenzone jeder Hauptzellenwannenzone 41 ist eine Haupt-Source-Zone 81 des n-Typs ausgebildet; und auf der weiteren Innenseite der ausgebildeten Zone befindet sich eine über geringen Widerstand verfügende Kontaktzone 91 des p-Typs. Auf dieselbe Weise ist auf der Innenseite in einer seitlichen Querschnittsrichtung einer Oberflächenzone jeder der Abtastzellenwannenzonen 42 eine Abtast-Source-Zone 82 des n-Typs ausgebildet; und auf der weiteren Innenseite der ausgebildeten Zone befindet sich eine über geringen Widerstand verfügende Kontaktzone 92 des p-Typs.
  • Feldisolierschichten 31 sind auf der Abtastkontaktfleckwannenzone 44, der Umfangswannenzone 46 und der JTE-Zone 40 ausgebildet; Gate-Isolierschichten 30 sind auf den Hauptzellenwannenzonen 41, den Abtastzellenwannenzonen 42, der Abtastzellenumfangswannenzone 43, der Abtastkontaktfleckgrenzwannenzone 45 und der Umfangsgrenzwannenzone 47 ausgebildet.
  • Gate-Elektroden 50 sind teilweise auf den Gate-Isolierschichten 30 und den Feldisolierschichten 31 ausgebildet; eine Zwischenlagenisolierschicht 32 ist auf den Gate-Isolierschichten 30, den Feldisolierschichten 31 und den Gate-Elektroden 50 ausgebildet. Wie in 2 erläutert wurde, sind an vorbestimmten Stellen in den Gate-Isolierschichten 30, den Feldisolierschichten 31 und der Zwischenlagenisolierschicht 32 die Source-Kontaktöffnungen 61, die Abtast-Source-Kontaktöffnungen 62, die Abtastzellenumfangswannenkontaktöffnungen 63, die Abtastkontaktfleckwannenkontaktöffnungen 64, die Abtastkontaktfleckgrenzwannenkontaktöffnungen 65, die Umfangswannenkontaktöffnungen 66 und die Umfangsgrenzwannenkontaktöffnungen 67 ausgebildet. Kontaktzonen 91 bis 97 aus Siliciumcarbid des p-Typs mit geringem Widerstand sind unter den Source-Kontaktöffnungen 61, den Abtast-Source-Kontaktöffnungen 62, den Abtastzellenumfangswannenkontaktöffnungen 63, den Abtastkontaktfleckwannenkontaktöffnungen 64, den Abtastkontaktfleckgrenzwannenkontaktöffnungen 65, den Umfangswannenkontaktöffnungen 66 bzw. den Umfangsgrenzwannenkontaktöffnungen 67 ausgebildet.
  • Der Abtastkontaktfleck 13 ist so ausgebildet, dass er die Abtast-Source-Kontaktöffnungen 62 mit den Abtastzellenumfangswannenkontaktöffnungen 63 verbindet. Der Source-Kontaktfleck 10 ist so ausgebildet, dass er die Source-Kontaktöffnungen 61, die Abtastkontaktfleckwannenkontaktöffnungen 64, die Abtastkontaktfleckgrenzwannenkontaktöffnungen 65, die Umfangsgrenzwannenkontaktöffnungen 67 und die Umfangswannenkontaktöffnungen 66 verbindet.
  • Um den Widerstand zwischen jeweils den Wannenzonen 41 bis 47 und dem Source-Kontaktfleck 10 oder dem Abtastkontaktfleck 13 zu senken, ist eine ohmsche Elektrode 71 auf dem Grund jeder der Source-Kontaktöffnungen 61, der Abtast-Source-Kontaktöffnungen 62, der Abtastzellenumfangswannenkontaktöffnungen 63, der Abtastkontaktfleckwannenkontaktöffnungen 64, der Abtastkontaktfleckgrenzwannenkontaktöffnungen 65, der Umfangswannenkontaktöffnungen 66 bzw. der Umfangsgrenzwannenkontaktöffnungen 67 ausgebildet. Eine Drain-Elektrode 14 ist auf der entgegengesetzten Seite des Substrats 20 ausgebildet, wobei eine hintere ohmsche Elektrode 72 dazwischen eingesetzt ist.
  • Gate-Kontaktöffnungen 68 sind die Zwischenlagenisolierschicht 32 durchdringend ausgebildet, um eine Verbindung zwischen den Gate-Elektroden 50 auf der Feldisolierschicht 31 und der Gate-Verdrahtung 12 oder dem Gate-Kontaktfleck 11 herzustellen.
  • Bei der vorstehenden Auslegung ist eine p-n-Diode zwischen der Drift-Schicht 21 des n-Typs und jeder der Wannenzonen (41 bis 47) des p-Typs in dem Leistungshalbleiterbauteil gemäß der Ausführungsform vorgesehen. Das heißt, es sind eine Haupt-MOS-Diode (D1) für jede Hauptzellenwannenzone 41, eine Abtast-MOS-Diode (D2) für jede Abtastzellenwannenzone 42, eine Abtastzellenumfangsdiode (D3) für die Abtastzellenumfangswannenzone 43, eine Abtastkontaktfleckdiode (D4) für die Abtastkontaktfleckwannenzone 44, und eine Abtastkontaktfleckgrenzdiode (D5) für die Abtastkontaktfleckgrenzwannenzone 45 ausgebildet. Es sind auch eine Umfangswannendiode (D6) zwischen der Umfangswannenzone 46 und der Drift-Schicht 21, und eine Umfangsgrenzwannendiode (D7) zwischen der Umfangsgrenzwannenzone 47 und der Drift-Schicht 21 ausgebildet. Eine Diode zwischen der JTE-Zone 40 und der Drift-Schicht 21 ist an die Umfangswannendiode (D6) angeschlossen; deshalb wird die Diode als ein Teil der Umfangswannendiode (D6) erachtet.
  • Ein Verfahren zum Herstellen eines Leistungshalbleiterbauteils gemäß der Ausführungsform wird anhand von 5 und 6 erläutert. 5 und 6 sind schematische Teilquerschnittsansichten des Leistungshalbleiterbauteils zur Erläuterung von Herstellungsschritten für das Leistungshalbleiterbauteil gemäß der Ausführungsform; in 5 und 6 entspricht jede der Ansichten ,(a)' einer Querschnittsansicht entlang A-A' von 2, und jede der Ansichten ,(b)' entspricht einer Querschnittsansicht entlang B-B' von 2.
  • Das Verfahren zum Herstellen des Leistungshalbleiterbauteils gemäß der Ausführungsform wird nachstehend der Reihe nach erläutert.
  • Zuerst wird durch ein chemisches Abscheidungsverfahren aus der Dampfphase (CVD-Verfahren) die Drift-Schicht 21 aus Siliciumcarbid auf einer Oberfläche (erste Hauptfläche) des über einen geringen Widerstand verfügenden Siliciumcarbid-Halbleitersubstrats 20 des n-Typs epitaktisch so aufgezogen, dass die Drift-Schicht eine Fremdstoffkonzentration des n-Typs von 1 × 1013 cm-3 bis 1 × 1018 cm-3 und eine Dicke von 4 bis 200 µm hat. Als das Siliciumcarbid-Halbleitersubstrat 20 wird ein Siliciumcarbid-Halbleitersubstrat des 4H-Polytpys verwendet, dessen Flächenorientierung um 8 Grad oder weniger aus der C-Achse an der (0001)-Fläche geneigt ist. Jedoch können auch andere Flächenorientierungen, Polytypen und Neigungswinkel verwendet werden, und die Flächenorientierung kann auch nicht geneigt sein.
  • Als Nächstes werden, wie in 5 gezeigt, die Hauptzellenwannenzonen 41 des p-Typs, die Abtastzellenwannenzonen 42 des p-Typs, die Abtastzellenumfangswannenzone 43 des p-Typs, die Abtastkontaktfleckwannenzone 44 des p-Typs, die Abtastkontaktfleckgrenzwannenzone 45 des p-Typs, die Umfangswannenzone 46 des p-Typs, die Umfangsgrenzwannenzone 47 des p-Typs, die JTE-Zone 40 des p-Typs, die Haupt-Source-Zonen 81 des n-Typs, die Abtast-Source-Zonen 82 des n-Typs, die Feldstoppzone 83 des n-Typs und die Kontaktzonen 91 bis 97 des p-Typs an vorbestimmten Stellen in der Oberfläche der Drift-Schicht 21 durch ein Ionenimplantationsverfahren ausgebildet. Als Fremdstoffe des p-Typs eignet sich für die Ionenimplantation Al (Aluminium) oder B (Bor); als Fremdstoffe des n-Typs eignet sich für die Ionenimplantation N (Stickstoff) oder P (Phosphor). Während der Ionenimplantation kann das Substrat 20 nicht positiv erwärmt werden oder kann auf 200 bis 800 Grad C erwärmt werden.
  • Es ist notwendig, die Tiefen der Wannenzonen 41 bis 47 und der JTE-Zone 40 nicht tiefer anzusetzen als die Grundfläche der Drift-Schicht 21, d.h. der epitaktischen Kristallwachstumsschicht; die Tiefen werden beispielsweise in einem Bereich von 0,3 bis 2 µm angesetzt. Die Fremdstoffkonzentrationen des p-Typs der Wannenzonen 41 bis 47 werden in einer höheren Konzentration als die Fremdstoffkonzentration der Drift-Schicht 21 und in einem Bereich zwischen 1 x 1015 cm-3 und 1 × 1019 cm-3 angesetzt. Der Herstellungsprozess lässt sich vereinfachen, indem dieselbe Tiefe und Fremdstoffkonzentration für die Wannenzonen 41 bis 47 angesetzt wird. Indem alternativ die Fremdstoffkonzentrationen der Abtastkontaktfleckwannenzone 44 und der Umfangswannenzone 46, die über große Flächen verfügen, höher angesetzt werden als diejenigen der übrigen Wannenzonen, kann eine Spannung, die durch einen später noch zu beschreibenden Verschiebungsstrom erzeugt wird, gesenkt werden.
  • Bei den Haupt-Source-Zonen 81 und den Abtast-Source-Zonen 82 werden deren Tiefen so angesetzt, dass deren Unterseiten nicht tiefer sind als diejenigen der Hauptzellenwannenzonen 41 und der Abtastzellenwannenzonen 42, und deren Fremdstoffkonzentrationen des n-Typs werden in einer höheren Konzentration als diejenigen der Fremdstoffkonzentrationen des p-Typs der Hauptzellenwannenzonen 41 und der Abtastzellenwannenzonen 42 und in einem Bereich zwischen 1 × 1017 cm-3 und 1 × 1021 cm-3 angesetzt. Die Feldstoppzone 83 wird unter derselben Bedingung ausgebildet wie die Haupt-Source-Zonen 81 und die Abtast-Source-Zonen 82.
  • Jedoch können in der Oberseitennachbarschaft der Drift-Schicht 21 die jeweiligen Fremdstoffkonzentrationen des p-Typs der Wannenzonen 41 bis 47 niedriger sein als die Fremdstoffkonzentration der Drift-Schicht 21, um die Leitfähigkeit der MOSFET-Kanalzonen zu erhöhen.
  • Die Kontaktzonen 91 bis 97 werden so vorgesehen, dass die ohmschen Elektroden 71 sandwichartig zwischen den Kontaktzonen und den jeweiligen Wannenzonen 41 bis 47 eingeschlossen sind, um einen guten elektrischen Kontakt zwischen den Wannenzonen und dem Source-Kontaktfleck 10 oder dem Abtastkontaktfleck 13 zu erzielen; es ist gewünscht, dass die Fremdstoffkonzentrationen der Kontaktzonen höher angesetzt werden als diejenigen der jeweiligen Fremdstoffkonzentrationen des p-Typs der Wannenzonen 41 bis 47. Außerdem ist es beim Durchführen einer hoch fremdstoffhaltigen Ionenimplantation gewünscht, dass das Substrat 20 für die Ionenimplantation auf 150°C oder mehr erwärmt wird, damit die Kontaktzonen 91 bis 97 einen geringen Widerstand haben.
  • Danach erfolgt ein Tempervorgang in einer Inertgasatmosphäre wie etwa Argon-(Ar)-Gas oder Stickstoffgas oder in einem Vakuum bei einer Temperatur in einem Bereich von 1500 bis 2200°C für 0,5 bis 60 Minuten, um die durch die Ionenimplantation eingeschleppten Fremdstoffe elektrisch zu aktivieren. Beim Durchführen des Tempervorgangs können das Substrat 20 und darauf gebildete Schichten unter einer Bedingung getempert werden, dass sie mit einer Kohlenstoffschicht abgedeckt sind. Das Kohlenstoffschichtabdeckungstempern kann verhindern, dass die Oberfläche des Siliciumcarbids durch Restfeuchtigkeit oder Restsauerstoff aufgeraut wird, die/der in einer Vorrichtung während des Temperns erzeugt wird.
  • Als Nächstes wird die ionenimplantierte Oberfläche der Drift-Schicht 21 opferoxidiert, um eine thermische Oxidationsschicht zu bilden, und dann wird, indem die thermische Oxidationsschicht entfernt wird, die veränderte Schicht in der Oberfläche der ionenimplantierten Drift-Schicht 21 entfernt, um eine saubere Fläche freizulegen. Danach werden unter Verwendung eines CVD-Verfahrens, einer Fotolithografietechnik o. dgl. Siliciumdioxidschichten, die als die Feldisolierschichten 31 bezeichnet werden und eine Schichtdicke von ca. 0,5 bis 2 µm haben, an Stellen mit Ausnahme von denen ausgebildet, die in etwa der vorstehend erwähnten Hauptzellenzone und Abtastzellenzone entsprechen.
  • Hierbei wird beispielsweise eine Feldisolierschicht 31 über der Oberfläche ausgebildet, dann Fotolithografie, Ätzen o. dgl. an Abschnitten der Feldisolierschicht 31 durchgeführt, die in etwa beiden Zellenzonen entsprechend angeordnet sind. Außerdem werden vorab die Abschnitte der Feldisolierschicht 31 entfernt, in denen die Kontaktöffnungen ausgebildet werden sollen, indem sie die Feldisolierschicht 31 durchdringen.
  • Als Nächstes werden, wie in den Querschnittsansichten in 6 gezeigt, die aus einer Siliciumdioxidschicht bestehenden Gate-Isolierschichten 30 unter Verwendung eines thermischen Oxidationsverfahrens oder eines Abscheidungsverfahrens über aktiven Zonen wie etwa den Hauptzellenwannenzonen 41 und den Abtastzellenwannenzonen 42 so ausgebildet, dass sie eine dünnere Dicke als die Feldisolierschichten 31, beispielsweise ca. ein Zehntel der Dicke der Feldisolierschichten 31 haben.
  • Es reicht aus, dass die Gate-Isolierschichten 30 eine Schichtdicke von 30 nm bis 300 nm, oder bevorzugter von 50 nm bis 150 nm haben. Außerdem hängt diese Schichtdicke von den Pegeln der Gate-Spannung und dem elektrischen Gate-Feld zum Ansteuern (Schalten) von MOSFETs ab; somit reicht es vorzugsweise aus, dass das elektrische Gate-Feld (das an die Gate-Isolierschichten 30 angelegte elektrische Feld) 3 MV/cm oder weniger beträgt.
  • Als Nächstes werden, wie in 6 gezeigt, Gate-Elektroden 50 aus Polysiliciummaterial an vorbestimmten Stellen auf den Gate-Isolierschichten 30 und den Feldisolierschichten 31 unter Verwendung eines CVD-Verfahrens, einer Fotolithografietechnik o. dgl. ausgebildet. Es ist vorzuziehen, dass das für die Gate-Elektroden 50 verwendete Polysilicium „P“ oder „B“ enthält, damit es einen geringen Widerstand hat. „P“ oder „B“ kann während der Polysiliciumschichtausbildung eingebracht werden oder nach der Schichtausbildung durch ein Ionenimplantationsverfahren eingebracht werden.
  • Als Nächstes wird auf den Gate-Elektroden 50 u. dgl. die aus einer Siliciumdioxidschicht bestehende Zwischenlagenisolierschicht 32 durch ein Abscheidungsverfahren wie etwa ein CVD-Verfahren ausgebildet. Unter Verwendung einer Fotolithografietechnik und einer Trockenätztechnik werden als Nächstes Abschnitte der Zwischenlagenisolierschicht 32 entfernt, in denen die Source-Kontaktöffnungen 61, die Abtast-Source-Kontaktöffnungen 62, die Abtastzellenumfangswannenkontaktöffnungen 63, die Abtastkontaktfleckwannenkontaktöffnungen 64, die Abtastkontaktfleckgrenzwannenkontaktöffnungen 65, die Umfangsgrenzwannenkontaktöffnungen 67 und die Umfangswannenkontaktöffnungen 66 ausgebildet werden sollen. Dabei können zur selben Zeit die Gate-Kontaktöffnungen 68 ausgebildet werden, wie später noch beschrieben wird, um die Herstellungsschritte zu vereinfachen.
  • Als Nächstes werden Metallschichten, deren Hauptbestandteil Ni ist, durch ein Sputter-Verfahren o. dgl. ausgebildet; und dann erfolgt eine Wärmebehandlung bei einer Temperatur zwischen 600 und 1100°C, so dass die Metallschichten, deren Hauptbestandteil Ni ist, mit der Siliciumcarbidschicht reagieren, um Silicid zwischen der Siliciumcarbidschicht und den Metallschichten zu bilden. Als Nächstes werden Metallschichtabschnitte mit Ausnahme des Silicids, die nicht umgesetzt auf der Zwischenlagenisolierschicht 32 verbleiben, durch Nassätzen mit Schwefelsäure, Salpetersäure oder Salzsäure oder mit einem Wasserstoffperoxidlösungsgemisch mit einer der Säuren entfernt.
  • Die Silicidabschnitte, die sich wie vorstehend in den Source-Kontaktöffnungen 61, den Abtast-Source-Kontaktöffnungen 62, den Abtastzellenumfangswannenkontaktöffnungen 63, den Abtastkontaktfleckwannenkontaktöffnungen 64, den Abtastkontaktfleckgrenzwannenkontaktöffnungen 65, den Umfangsgrenzwannenkontaktöffnungen 67 und den Umfangswannenkontaktöffnungen 66 gebildet haben, dienen als die in 3 und 4 gezeigten ohmschen Elektroden 71 zur ohmschen Verbindung mit beiden Siliciumcarbidzonen des n-Typs wie etwa den Haupt-Source-Zonen 81, und den Siliciumcarbidzonen des p-Typs wie etwa den Hauptzellenwannenzonen 41.
  • Darüber hinaus werden Abschnitte der Zwischenlagenisolierschicht 32, in denen die Gate-Kontaktöffnungen 68 ausgebildet werden sollen, unter Verwendung einer Fotolithografietechnik und einer Trockenätztechnik entfernt. Als Nächstes wird ein Metallabschnitt, dessen Hauptbestandteil Ni ist, auf der Rückseite (zweiten Hauptfläche) des Substrats 20 ausgebildet und dann erwärmt, um die hintere ohmsche Elektrode 72 auf der Rückseite des Substrats 20 auszubilden.
  • Danach wird ein Verdrahtungsmetall wie etwa „AI“ durch ein Sputter-Verfahren oder ein Dampfabscheidungsverfahren auf dem Substrat 20 ausgebildet, nachdem dieses wie vorstehend bearbeitet wurde, und dann wird das Verdrahtungsmetall durch eine Fotolithografietechnik zu vorbestimmten Formen verarbeitet, um den Source-Kontaktfleck 10, den Gate-Kontaktfleck 11, die Gate-Verdrahtung 12 und den Abtastkontaktfleck 13 auszubilden. Darüber hinaus wird die Drain-Elektrode 14 ausgebildet, indem eine Metallschicht auf der Oberfläche der hinteren ohmschen Elektrode 72 auf der Rückseite des Substrats ausgebildet wird, wodurch die Herstellung des Leistungshalbleiterbauteils abgeschlossen wird, dessen Querschnittsansichten in 3 und 4 gezeigt sind.
  • Als Nächstes wird ein elektrischer Schaltungsaufbau des Leistungshalbleiterbauteils gemäß der Ausführungsform erläutert. 7 ist ein Ersatzschaltungsschema, das den Aufbau des Leistungshalbleiterbauteils gemäß der Ausführungsform erläutert.
  • In dem wie in 7 gezeigten Leistungshalbleiterbauteil gemäß der Ausführungsform umfasst ein Haupt-MOSFET (ein MOSFET „M1“ in der Hauptzelle) eine Haupt-MOS-Diode (eine Körperdiode „D1“), und ein Abtast-MOSFET (ein MOSFET „M2“ in der Abtastzelle) umfasst eine Abtast-MOS-Diode (eine Körperdiode „D2“). Die Gates des Haupt-MOSFETs (M1) und des Abtast-MOSFETs (M2) sind an den Gate-Kontaktfleck 11 oder die Gate-Verdrahtung 12 angeschlossen. Die Sources des Haupt-MOSFETs (M1) und des Abtast-MOSFETs (M2) sind an den Source-Kontaktfleck 10 bzw. den Abtastkontaktfleck 13 angeschlossen.
  • Wie in 3 und 4 erläutert wurde, sind die p-n-Dioden (D1 bis D7) zwischen der Drift-Schicht 21 des n-Typs und den jeweiligen Wannenzonen des p-Typs (41 - 47) ausgebildet, und die Kathode jeder der Dioden ist an die Drain-Elektrode 14 angeschlossen. Die Anoden der Haupt-MOS-Diode (D1), der Abtastkontaktfleckdiode (D4), der Abtastkontaktfleckgrenzdiode (D5), der Umfangswannendiode (D6) und der Umfangsgrenzwannendiode (D7) sind an den Source-Kontaktfleck 10 angeschlossen; die Anoden der Abtast-MOS-Diode (D2) und der Abtastzellenumfangsdiode (D3) sind an den Abtastkontaktfleck 13 angeschlossen.
  • Als Nächstes werden die Funktionsabläufe des Leistungshalbleiterbauteils gemäß der Ausführungsform erklärt. Wenn Spannung an den Gate-Kontaktfleck 11 (die Gate-Verdrahtung 12) des Ersatzschaltungsschemas in 7 angelegt wird, so dass der Haupt-MOSFET (M1) und der Abtast-MOSFET (M2) vom Ein- zum Auszustand umschalten, steigt die Drain-Spannung des Haupt-MOSFETs (M1) und des Abtast-MOSFETs (M2) an, d.h. die Spannung der Drain-Elektrode 14 steigt rasch von ungefähr null Volt auf mehrere hundert Volt an. Dann bewegen sich elektrische Ladungen, die in der Haupt-MOS-Diode (D1), der Abtast-MOS-Diode (D2), der Abtastzellenumfangsdiode (D3), der Abtastkontaktfleckdiode (D4), der Abtastkontaktfleckgrenzdiode (D5), der Umfangswannendiode (D6) und der Umfangsgrenzwannendiode (D7) gespeichert sind, auf eine Weise, dass sich kathodenseitige elektrische Ladungen von der Drift-Schicht 21 durch das Substrat 20 zur Drain-Elektrode 14 begeben, und anodenseitige elektrische Ladungen sich von den Wannenzonen 41 bis 47 und der JTE-Zone 40 durch die jeweiligen Kontaktöffnungen zum Source-Kontaktfleck 10 oder dem Abtastkontaktfleck 13 begeben. Hier werden diese elektrischen Ladungsbewegungen zu Verschiebungsströmen.
  • Dabei erzeugt der anodenseitig fließende Verschiebungsstrom eine Spannung, die durch den Verschiebungsstromwert und einen Widerstandswert von Zonen, in denen der Verschiebungsstrom fließt, einschließlich von Kontaktwiderständen in der unmittelbaren Umgebung der Kontaktöffnung bestimmt ist. Weil die Hauptzellenwannenzonen 41 und die Abtastzellenwannenzonen 42 jeweils in eine einzelne Einheitszelle unterteilt sind und keine großen Flächen haben, um über geringe innere parasitäre Widerstände zu verfügen, bleibt die erzeugte Spannung innerhalb eines bestimmten Pegels, auch wenn der Strom einen großen Wert hat. Weil andererseits die Abtastkontaktfleckwannenzone 44 und eine Zone des p-Typs, die die Umfangswannenzone 46 und die daran angeschlossene JTE-Zone 40 enthält, große Flächen und fern von den Kontaktöffnungen befindliche Wannenzonen haben, um über relativ große Widerstände der Stromwege zu verfügen, entstehen große Spannungen in der unmittelbaren Umgebung der Kontaktöffnungen.
  • Je größer außerdem eine Veränderung dV/dt bei der Drain-Spannung V im Hinblick auf Zeit ist, umso größer sind auch die Spannungen, die in der unmittelbaren Umgebung der Kontaktöffnungen entstehen.
  • Wenn die Gate-Elektroden 50 auf den Gate-Isolierschichten 30 ausgebildet sind, die sich auf Wannenzonen befinden, in denen ein solch großes elektrisches Potential entsteht, tritt manchmal ein dielektrischer Durchbruch in einem Abschnitt der Gate-Isolierschichten 30 zwischen den Gate-Elektroden 50 von MOSFETs, die sich in einem Auszustand von ungefähr null Volt befinden, und einem Abschnitt auf, in dem das große elektrische Potential entsteht.
  • Bei dem Leistungshalbleiterbauteil gemäß der Ausführungsform ist die über eine große Fläche verfügende Abtastkontaktfleckwannenzone 44 mit der Feldisolierschicht 31 bedeckt, die dicker ist als die Gate-Isolierschichten 30, und die Gate-Elektroden 50 sind auf der Feldisolierschicht 31 ausgebildet. Deshalb kann selbst in einem Fall, bei dem ein Betrieb unter einer Bedingung mit hohem dV/dt eine große Spannung in der Abtastkontaktfleckwannenzone 44 erzeugt, die durch einen Verschiebungsstrom verursacht wird, die Stärke eines in den Gate-Isolierschichten 30 erzeugten elektrischen Felds gesenkt werden, was dem Leistungshalbleiterbauteil eine hohe Zuverlässigkeit verleiht.
  • Hier erfolgt erneut eine Erklärung zu einem Hochgeschwindigkeitsansteuerbetrieb, d.h. einem Ansteuerbetrieb bei hohem dV/dt, eines MOSFETs, der aus einem Halbleitermaterial mit breitem Bandabstand wie etwa Siliciumcarbid hergestellt ist.
  • Ein herkömmlicher Si-MOSFET, d.h. ein Unipolarbauteil, in dem Si (Silicium) verwendet wird, wird mit einer relativ hohen Geschwindigkeit von 20 V/nsec oder darüber betrieben; weil bei einem Betrieb bei einer Spannung von ca. 1 kV oder darüber Leitungsverluste stark zunehmen, wurde die Betriebsspannung auf einen Bereich von mehreren zehn Volt bis mehreren hundert Volt begrenzt. Somit wurde in einem hohen Spannungsbereich von ca. 1 kV oder darüber, ausschließlich ein Si-IGBT (Isolierschicht-Bipolartransistor) verwendet. Weil es sich jedoch bei dem IGBT um ein bipolares Bauteil handelt, war es wegen der Minoritätsladungsträgerwirkung schwierig, eine Hochgeschwindigkeitsschalteigenschaft wie bei einem unipolaren Bauteil zu erhalten. Weil im Spezielleren die Zunahme bei dV/dt den Schaltverlust nicht stark verringern kann, wurde er höchstens bei einer Betriebsgeschwindigkeit von ca. mehreren Volt pro Nanosekunde verwendet.
  • Hingegen kann ein MOSFET, bei dem ein Halbleitermaterial mit weitem Bandabstand wie etwa Siliciumcarbid verwendet wird, einen geringen Leitungsverlust in einem hohen Spannungsbereich von über 1 kV aufweisen. Darüber hinaus ist der MOSFET ein unipolares Bauteil, das mit einer hohen Geschwindigkeit betrieben werden kann, und sein Hochgeschwindigkeitsschaltbetrieb kann seinen Schaltverlust mindern. Deshalb können die Verluste beim Betrieb als Wechselrichter weiter gemindert werden.
  • In einer solchen Betriebsumgebung erzeugt beispielsweise ein Hochgeschwindigkeitsschaltbetrieb bei 10 V/nsec oder schneller in einem hohen Spannungsbereich von 1 kV oder darüber, in dem das herkömmliche Si-Bauteil nicht verwendet wurde, ein während des Schaltens erzeugter Verschiebungsstrom, wie in der Beschreibung der Patentschrift 1 beschrieben, eine auffälligere Spannung in den P-Wannen.
  • Darüber hinaus kommen in einem Fall, in dem ein MOSFET aus einem Siliciumcarbidhalbleitermaterial gebildet ist, keine Fremdstoffelemente des p-Typs in einer ausreichend geringen Tiefe im Siliciumcarbidbandabstand vor; somit kann kein Siliciumcarbid des p-Typs mit einem geringen spezifischen elektrischen Widerstand bei Raumtemperatur erhalten werden, und der Kontaktwiderstand zwischen dem Siliciumcarbid des p-Typs und Metall wird groß. Deshalb wird in dem Fall, in dem ein MOSFET-Leistungshalbleiterbauteil aus Siliciumcarbid aufgebaut ist, der Kontaktwiderstandswert zwischen Metall und aus Siliciumcarbid des p-Typs aufgebauten P-Wannen groß, so dass eine große Spannung durch den Verschiebungsstrom erzeugt wird.
  • Dies sind die Gründe, warum ein Ansteuerbetrieb bei hohem dV/dt eines MOSFET-Leistungshalbleiterbauteils mit einem Halbleitermaterial weiten Bandabstands, insbesondere mit Siliciumcarbid, eine sehr hohe Spannung durch Verschiebungsstrom während des Schaltens erzeugt.
  • Andererseits kann bei dem aus einem Halbleitermaterial mit weitem Bandabstand aufgebauten Leistungshalbleiterbauteil gemäß der Ausführungsform ein Betrieb selbst unter einer Bedingung mit hohem dV/dt wie etwa 10 V/nsec das elektrische Feld, das an eine Siliciumdioxidschicht, d.h. die Gate-Isolierschichten 30, angelegt wird, auf ca. 3 MV/cm oder darunter reduzieren; somit lässt sich ein hoch zuverlässiges Leistungshalbleiterbauteil erzielen.
  • Darüber hinaus werden gemäß dem Herstellungsverfahren für das in der Ausführungsform erläuterte Leistungshalbleiterbauteil Abschnitte in den Feldisolierschichten 31, die von den Kontaktöffnungen durchdrungen werden, auf dieselbe Weise bearbeitet wie Abschnitte, in denen die Gate-Isolierschichten 30 ausgebildet werden, wodurch sich das Leistungshalbleiterbauteil gemäß der Ausführungsform herstellen lässt, ohne die Herstellungsschritte im Vergleich zu denjenigen bei herkömmlichen Herstellungsverfahren für ein Leistungshalbleiterbauteil zu vermehren.
  • Außerdem hat bei dem Leistungshalbleiterbauteil gemäß der Ausführungsform die Feldisolierschicht 31 eine Größe, um die Abtastkontaktfleckwannenzone 44 abzudecken; allerdings kann die Feldisolierschicht 31 auch eine größere Fläche als diejenige der Abtastkontaktfleckwannenzone 44 abdecken und kann sich, wie in einer Querschnittsansicht von 8 gezeigt ist, zu den Oberseiten der Abtastzellenumfangswannenzone 43 und der Abtastkontaktfleckgrenzwannenzone 45 erstrecken.
  • Eine in der Querschnittsansicht von 8 gezeigte Struktur kann von der Spannung ausgehende Einflüsse mindern, die durch Verschiebungsstrom an Endabschnitten der Feldisolierschicht 31 erzeugt wird.
  • Darüber hinaus können die Abtastkontaktfleckgrenzwannenzone 45 und die Umfangsgrenzwannenzone 47 so ausgebildet sein, dass sie aneinander angeschlossen sind. 9 ist eine Draufsicht, die hauptsächlich eine Siliciumcarbidschicht eines Leistungshalbleiterbauteils zeigt, bei dem der Abtastkontaktfleck 13 angrenzend an die Gate-Verdrahtung 12 ausgebildet ist. 9 zeigt, dass die Abtastkontaktfleckgrenzwannenzone 45 und die Umfangsgrenzwannenzone 47 einen gemeinsamen Bereich haben.
  • Darüber hinaus können, wenn der Abtastkontaktfleck 13 und die Gate-Verdrahtung 12 getrennt sind und der Abtastkontaktfleck 13 eine kleinere Fläche hat als der Gate-Kontaktfleck 11, die Feldisolierschichten 31 unter dem Abtastkontaktfleck 13 und der Gate-Verdrahtung 12 aneinander angeschlossen sein, wie in einer perspektivischen Draufsicht in 10 gezeigt ist.
  • Zusätzlich sind die Formen des Source-Kontaktflecks 10, des Gate-Kontaktflecks 11, des Abtastkontaktflecks 13 u. dgl. nicht auf die in der Ausführungsform gezeigten beschränkt und es sind auch andere Formen zulässig. Beispielsweise wurde die Form des Abtastkontaktflecks 13 als Rechteck gezeigt; jedoch kann seine Form, wie in seiner Oberseitenansicht in 11 gezeigt, auch einen Abschnitt umfassen, der von einem rechteckigen Abschnitt vorsteht, und Abtastzellen (Abtastzellenwannenzonen 42) können unter dem vorstehenden Abschnitt ausgebildet sein. Eine Ausbildung der Abtastzellen unter dem vorstehenden Abschnitt kann Einflüsse auf die Eigenschaften der Abtastzellen selbst dann minimieren, wenn ein Drahtkontaktierungsabschnitt auf dem Hauptabschnitt (dem rechteckigen Abschnitt) des Abtastkontaktflecks 13 ausgebildet ist.
  • Darüber hinaus können die Umfangswannenzone 46 und die die Umfangsgrenzwannenzone 47 so ausgebildet sein, dass sie aneinander angeschlossen sind, wie in einer perspektivischen Draufsicht in 12 gezeigt ist.
  • Das Leistungshalbleiterbauteil gemäß der Ausführungsform ist aus Siliciumcarbidhalbleitern aufgebaut; deshalb ist in dem Bereich außerhalb der Gate-Verdrahtung 12 keine Feldring genannte Verdrahtung, keine an die Feldstoppzone 83 angeschlossene Verdrahtung und keine Feldplatte genannte Verdrahtung eines Massepotentials vorgesehen, die im Allgemeinen in Siliciumhalbleitern verwendet werden. Und zwar deswegen, weil Siliciumcarbidhalbleiter selbst ein großes dielektrisches elektrisches Durchbruchsfeld haben.
  • Darüber hinaus können die Abstände zwischen benachbarten Wannen gleich oder verschieden sein. Beispielsweise ist es vorzuziehen, dass die Abstände zwischen der Abtastzellenumfangswannenzone 43 und der Abtastkontaktfleckwannenzone 44, der Abstand zwischen der Abtastkontaktfleckwannenzone 44 und der Abtastkontaktfleckgrenzwannenzone 45, und der Abstand zwischen der Umfangswannenzone 46 und Umfangsgrenzwannenzone 47 enger sind als der Abstand zwischen benachbarten Hauptzellen, weil die Feldisolierschichten 31 ganz oder teilweise über diesen Abständen ausgebildet sind. Ein übermäßig weiter Abstand zwischen den Wannenzonen erhöht das elektrische Feld, das über den Abstand an eine Isolierschicht wie etwa die Feldisolierschichten 31 angelegt wird, was manchmal die Zuverlässigkeit des Leistungshalbleiterbauteils senkt.
  • Zusätzlich können der hintere ohmsche Kontakt 72 und der ohmsche Kontakt 71 zur selben Zeit durch Tempern ausgebildet werden. Ein Material wie etwa eine Intermetallverbindung für die ohmschen Elektroden 71 kann je nach den Kontaktöffnungen dasselbe oder verschieden sein. Die ohmschen Elektroden 71, die für die Source-Kontaktöffnungen 61 u. dgl. verwendet werden, müssen mit sowohl Siliciumcarbid des n-Typs als auch Siliciumcarbid des p-Typs in ohmschem Kontakt stehen; allerdings reicht es aus, dass die ohmschen Elektroden 71, die für die jeweiligen Wannenkontaktöffnungen verwendet werden, mit den Siliciumcarbiden des p-Typs in ohmschem Kontakt stehen. Deshalb werden die ohmschen Elektroden in Abhängigkeit von ihrem Zweck geeignet ausgewählt.
  • Darüber hinaus kann, wenn eine Wärmebehandlung zum Ausbilden von Silicid für die ohmschen Elektroden 71 erfolgt, eine Wiedererwärmungsbehandlung erfolgen, nachdem Metallschichten entfernt wurden, die auf der Zwischenlagenisolierschicht 32 zurückblieben. Die Wiedererwärmungsbehandlung bei einer höheren Temperatur kann ohmsche Kontakte mit einem geringeren Widerstand erzeugen. Darüber hinaus bildet sich, wenn die Wärmebehandlung zum Ausbilden von Silicid für die ohmschen Elektroden 71 erfolgt, wenn die Gate-Kontaktöffnungen ausgebildet sind, Silicid aus den Polysilicium-Gate-Elektroden 50 und einer Metallschicht, was bewirkt, dass die Gate-Kontakte einen geringen Widerstand haben.
  • Zusätzlich sind bei dem Leistungshalbleiterbauteil gemäß der Ausführungsform die elektrischen Potentiale von großflächigen Wannenzonen wie etwa der Abtastkontaktfleckwannenzone 44 und der Umfangswannenzone 46 feststehend. Deshalb ist es nicht notwendig, eine Struktur wie etwa eine Feldplatte vorzusehen, wodurch das Bauteil minimiert wird.
  • Ausführungsform 2
  • 13 ist eine perspektivische Draufsicht auf ein Leistungshalbleiterbauteil gemäß Ausführungsform 2 der vorliegenden Erfindung von oben gesehen. 14 ist eine schematische Teilquerschnittsansicht des Leistungshalbleiterbauteils gemäß der Ausführungsform entlang C-C' in der in 13 gezeigten Draufsicht.
  • 13 und 14 zeigen, dass bei dem Leistungshalbleiterbauteil gemäß dieser Ausführungsform die Abtastkontaktfleckwannenzone 44 des p-Typs und die Abtastkontaktfleckgrenzwannenzone 45 des p-Typs des Leistungshalbleiterbauteils gemäß Ausführungsform 1 so ausgebildet sind, dass sie aneinander angeschlossen sind, und die Abtastkontaktfleckwannenkontaktöffnungen 64 nahe an den Abtastkontaktfleckgrenzwannenkontaktöffnungen 65 ausgebildet sind. Die Abtastkontaktfleckwannenzone 44 ist elektrisch an den Source-Kontaktfleck 10 angeschlossen. Die anderen Bestandteile sind dieselben wie die in Ausführungsform 1 erläuterten, und deshalb werden deren Erläuterungen weggelassen.
  • Auch in dieser Ausführungsform ist die über eine große Fläche verfügende Abtastkontaktfleckwannenzone 44 mit der Feldisolierschicht 31 bedeckt; deshalb kann selbst in einem Fall, bei dem ein Betrieb unter einer Bedingung mit hohem dV/dt einen Verschiebungsstrom in der Abtastkontaktfleckwannenzone 44 erzeugt, der eine große Spannung hervorruft, das in den Gate-Isolierschichten 30 entstehende elektrische Feld unterdrückt werden, was dem Leistungshalbleiterbauteil ein hohe Zuverlässigkeit verleiht.
  • Darüber hinaus können ähnlich dem Leistungshalbleiterbauteil gemäß Ausführungsform 1 die Umfangswannenzone 46 und die Umfangsgrenzwannenzone 47 so ausgebildet sein, dass sie miteinander verbunden sind.
  • In den vorstehend beschriebenen Ausführungsformen 1 und 2 sind Fälle offenbart, bei denen es sich bei Halbleiterbauteilen, die in den Zellenzonen ausgebildet sind, um Vertikal-MOSFETs handelt. Jedoch wird selbst dann, wenn ein Halbleiterbauteil mit IGBT-Zellenzonen so aufgebaut ist, dass beispielsweise eine Kollektorschicht des zweiten Leitfähigkeitstyps zwischen dem Substrat 20 und der hinteren ohmschen Elektrode 72 auf der in 3 gezeigten Rückflächenseite vorgesehen ist, dem Halbleiterbauteil mit IGBT-Zellenzonen dieselbe wie vorstehend beschriebene Wirkung der Erfindung verliehen. Deshalb umfasst die Reichweite der durch die vorliegende Erfindung erbrachten Wirkung ein Halbleiterelement wie etwa einen MOSFET und einen IGBT, die eine MOS-Struktur haben, um als Schaltelement zu dienen. Zusätzlich entspricht in einem Fall, in dem es sich bei einem solchen Halbleiterbauteil um einen IGBT handelt, der Drain des MOSFETs einem Kollektor und die Source des MOSFETs einem Emitter.
  • Darüber hinaus kann bei einem MOSFET der Grabenbauart, bei dem Kanalzonen von Hauptzellen und Abtastzellen senkrecht zur Oberfläche eines Substrats 20 ausgebildet sind, indem Feldisolierschichten 31 durchdringende Abtastkontaktfleckwannenkontaktöffnungen 64 so unter einem Abtastkontaktfleck 13 vorgesehen werden, dass eine Verbindung zu einer Abtastkontaktfleckwannenzone 44 hergestellt ist, eine Spannung, die ein Verschiebungsstrom an/um Gate-Isolierschichten 30 in unmittelbarer Umgebung eines über eine große Fläche verfügenden Abtastkontaktflecks erzeugt, selbst im Falle eines Hochgeschwindigkeitsausschaltens gesenkt werden, wodurch die Stärke des in den Gate-Isolierschichten 30 induzierten elektrischen Felds reduziert wird.
  • Zusätzlich hängt die Wirkung der vorliegenden Erfindung, wenn ein Leistungshalbleiterbauteil mit der in den Ausführungsformen 1 und 2 beschriebenen Leistungshalbleiterbauteilstruktur versehen ist, nicht von Herstellungsverfahren ab; deshalb kann dem Leistungshalbleiterbauteil auch dann eine hohe Zuverlässigkeit verliehen werden, wenn es durch ein anderes als das in Ausführungsform 1 beschriebene Herstellungsverfahren hergestellt wird.
  • Darüber hinaus sind in der vorliegenden Erfindung Halbleiterbauteile, die selbst eine in den Ausführungsformen 1 und 2 beschriebene MOSFET-Struktur haben, als „Halbleiterbauteile“ in einem engen Sinn definiert; in einem weiten Sinn wird beispielsweise auch ein Leistungsbaustein mit eingebundenem Halbleiterbauteil selbst als „Halbleiterbauteil“ definiert, wie etwa ein Wechselrichterbaustein, der an einem Kontaktrahmen angebracht und mit einem Halbleiterbauteil mit der MOSFET-Struktur versiegelt ist, eine Freilaufdiode, die in einer umgekehrten Richtung parallel an das Halbleiterbauteil angeschlossen ist, eine Steuerschaltung zum Erzeugen einer an das Gate des Leistungshalbleiterbauteils anzulegenden Spannung, u. dgl.
  • Bezugszeichenliste
    • 10
    Source-Kontaktfleck
    11
    Gate-Kontaktfleck
    12
    Gate-Verdrahtung
    13
    Abtastkontaktfleck
    14
    Drain-Elektrode
    20
    Substrat
    21
    Drift-Schicht
    30
    Gate-Isolierschicht
    31
    Feldisolierschicht
    32
    Zwischenlagenisolierschicht
    33
    Gate-Isolierschicht-/Feldisolierschichtgrenze
    40
    JTE-Zone
    41
    Hauptzellenwannenzone
    42
    Abtastzellenwannenzone
    43
    Abtastzellenumfangswannenzone
    44
    Abtastkontaktfleckwannenzone
    45
    Abtastkontaktfleckgrenzwannenzone
    46
    Umfangswannenzone
    47
    Umfangsgrenzwannenzone
    50
    Gate-Elektrode
    61
    Source-Kontaktöffnung
    62
    Abtast-Source-Kontaktöffnung
    63
    Abtastzellenumfangswannenkontaktöffnung
    64
    Abtastkontaktfleckwannenkontaktöffnung
    65
    Abtastkontaktfleckgrenzwannenkontaktöffnung
    66
    Umfangswannenkontaktöffnung
    67
    Umfangsgrenzwannenkontaktöffnung
    68
    Gate-Kontaktöffnung
    71
    ohmsche Elektrode
    72
    hintere ohmsche Elektrode
    81
    Haupt-Source-Zone
    82
    Abtast-Source-Zone
    83
    Feldstoppzone
    91 - 97
    Kontaktzone
    D1
    Haupt-MOS-Diode
    D2
    Abtast-MOS-Diode
    D3
    Abtastzellenumfangsdiode
    D4
    Abtastkontaktfleckdiode
    D5
    Abtastkontaktfleckgrenzdiode
    D6
    Umfangswannendiode
    D7
    Umfangswannengrenzdiode
    M1
    Haupt-MOSFET
    M2
    Abtast-MOSFET

Claims (6)

  1. Leistungshalbleiterbauteil, Folgendes aufweisend: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Drift-Schicht des ersten Leitfähigkeitstyps, die auf einer ersten Hauptflächenseite des Halbleitersubstrats ausgebildet ist; mehrere Hauptzellenwannenzonen eines zweiten Leitfähigkeitstyps, die Seite an Seite in Oberflächenabschnitten der Drift-Schicht ausgebildet sind; mehrere Abtastzellenwannenzonen des zweiten Leitfähigkeitstyps, die abseits von den Hauptzellenwannenzonen Seite an Seite in Oberflächenabschnitten der Drift-Schicht ausgebildet sind; eine Abtastkontaktfleckwannenzone des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie abseits von den Abtastzellenwannenzonen und den Hauptzellenwannenzonen die Abtastzellenwannenzonen umgibt und eine Fläche hat, die größer ist als die jeweiligen Hauptzellenwannenzonen und Abtastzellenwannenzonen; eine Gate-Isolierschicht, die auf den Abtastzellenwannenzonen und den Hauptzellenwannenzonen ausgebildet ist; eine Feldisolierschicht, die auf der Abtastkontaktfleckwannenzone dicker als die Gate-Isolierschicht ausgebildet ist; einen Source-Kontaktfleck, der die Abtastkontaktfleckwannenzone und die Hauptzellenwannenzonen über Abtastkontaktfleckwannenkontaktöffnungen, die auf der Abtastkontaktfleckwannenzone, die Feldisolierschicht durchdringend ausgebildet sind, und Source-Kontaktöffnungen elektrisch anschließt, die auf den Hauptzellenwannenzonen, die Gate-Isolierschicht durchdringend ausgebildet sind; einen Abtastkontaktfleck, der über Abtast-Source-Kontaktöffnungen, die auf den Abtastzellenwannenzonen, die Gate-Isolierschicht durchdringend ausgebildet sind, elektrisch an die Abtastzellenwannenzonen angeschlossen ist; Gate-Elektroden, die in Kontakt mit der Gate-Isolierschicht über den Hauptzellenwannenzonen und den Abtastzellenwannenzonen ausgebildet sind; einen Gate-Kontaktfleck, der elektrisch an die Gate-Elektroden angeschlossen ist; und eine Drain-Elektrode, die auf einer zweiten Hauptflächenseite des Halbleitersubstrats, die der ersten Hauptfläche entgegengesetzt ist, ausgebildet ist, wobei die Feldisolierschicht die Abtastkontaktfleckwannenzone vollständig abdeckt, bis auf Stellen, an denen Kontaktöffnungen in der Feldschicht angeordnet sind.
  2. Leistungshalbleiterbauteil nach Anspruch 1, darüber hinaus aufweisend: eine Abtastzellenumfangswannenzone des zweiten Leitfähigkeitstyps, die zwischen den mehreren Abtastzellenwannenzonen und der Abtastkontaktfleckwannenzone abseits von den Abtastzellenwannenzonen und der Abtastkontaktfleckwannenzone ausgebildet ist; und Abtastzellenumfangswannenkontaktöffnungen, die auf der Abtastzellumfangswannenzone ausgebildet sind, um den Abtastkontaktfleck elektrisch an die Abtastzellumfangswannenzone anzuschließen.
  3. Leistungshalbleiterbauteil nach Anspruch 1, darüber hinaus aufweisend: eine Abtastkontaktfleckgrenzwannenzone des zweiten Leitfähigkeitstyps, die die Abtastkontaktfleckwannenzone umgebend ausgebildet ist; und Abtastkontaktfleckgrenzwannenkontaktöffnungen, die auf der Abtastkontaktfleckgrenzwannenzone ausgebildet sind, um den Source-Kontaktfleck elektrisch an die Abtastkontaktfleckgrenzwannenzone anzuschließen.
  4. Leistungshalbleiterbauteil nach Anspruch 3, wobei die Abtastkontaktfleckwannenzone und die Abtastkontaktfleckgrenzwannenzone in der Drift-Schicht verbunden sind.
  5. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 4, darüber hinaus aufweisend: eine Umfangswannenzone des zweiten Leitfähigkeitstyps, die in der Drift-Schicht, die mehreren Hauptzellenwannenzonen umgebend ausgebildet ist; und Umfangswannenkontaktöffnungen, die auf der Umfangswannenzone, die Feldisolierschicht durchdringend ausgebildet sind, um die Umfangswannenzone elektrisch an den Source-Kontaktfleck anzuschließen.
  6. Leistungshalbleiterbauteil nach einem der Ansprüche 1 bis 5, wobei die Drift-Schicht aus Siliciumcarbid hergestellt ist.
DE112010005681.1T 2010-06-24 2010-06-24 Leistungshalbleiterbauteil Active DE112010005681B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/004193 WO2011161721A1 (ja) 2010-06-24 2010-06-24 電力用半導体装置

Publications (2)

Publication Number Publication Date
DE112010005681T5 DE112010005681T5 (de) 2013-05-16
DE112010005681B4 true DE112010005681B4 (de) 2019-11-14

Family

ID=45370939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010005681.1T Active DE112010005681B4 (de) 2010-06-24 2010-06-24 Leistungshalbleiterbauteil

Country Status (6)

Country Link
US (1) US9293572B2 (de)
JP (1) JP5606529B2 (de)
KR (1) KR101527270B1 (de)
CN (1) CN102947934B (de)
DE (1) DE112010005681B4 (de)
WO (1) WO2011161721A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011104322T5 (de) 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012202180A1 (de) * 2012-02-14 2013-08-14 Robert Bosch Gmbh Halbleiteranordnung für einen Stromsensor in einem Leistungshalbleiter
KR101413294B1 (ko) * 2013-03-28 2014-06-27 메이플세미컨덕터(주) 전력용 센스 모스펫
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9064738B2 (en) * 2013-07-19 2015-06-23 Cree, Inc. Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices
CN107710401B (zh) * 2015-07-02 2021-04-20 三菱电机株式会社 半导体装置
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode
US9647075B2 (en) * 2015-09-16 2017-05-09 Nxp Usa, Inc. Segmented field plate structure
CN115498042A (zh) 2015-12-18 2022-12-20 罗姆股份有限公司 半导体装置
CN108886038B (zh) * 2016-04-11 2023-05-02 三菱电机株式会社 半导体装置
DE102016208668A1 (de) * 2016-05-19 2017-11-23 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik MOS-Transistor für strahlentolerante digitale CMOS-Schaltungen
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置
US10665713B2 (en) * 2017-09-28 2020-05-26 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP7026314B2 (ja) * 2018-02-07 2022-02-28 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP7113221B2 (ja) * 2018-02-08 2022-08-05 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP7188210B2 (ja) * 2019-03-22 2022-12-13 三菱電機株式会社 半導体装置
JP7145817B2 (ja) * 2019-06-14 2022-10-03 日立Astemo株式会社 半導体装置
JP7170894B2 (ja) * 2019-10-08 2022-11-14 三菱電機株式会社 半導体装置
JP7004117B1 (ja) * 2020-09-24 2022-01-21 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US20220140138A1 (en) * 2020-11-03 2022-05-05 Cree, Inc. Protection structures for semiconductor devices with sensor arrangements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198816A (ja) * 1991-09-27 1993-08-06 Nec Corp 半導体装置
US5410171A (en) * 1992-03-30 1995-04-25 Nippondenso Co., Ltd. Vertical type semiconductor with main current section and emulation current section
JPH0846193A (ja) * 1994-08-02 1996-02-16 Toshiba Corp 半導体装置
JP2000323707A (ja) * 1999-05-07 2000-11-24 Hitachi Ltd 半導体装置
US20100090271A1 (en) * 2006-11-03 2010-04-15 Allen Hefner Power Switching Semiconductor Devices Including Rectifying Junction-Shunts

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369159A (ja) 1989-08-08 1991-03-25 Nec Corp 半導体装置
JP3180831B2 (ja) 1991-03-22 2001-06-25 富士電機株式会社 絶縁ゲート制御半導体装置
US5844760A (en) 1991-03-22 1998-12-01 Fuji Electric Co., Ltd. Insulated-gate controlled semiconductor device
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
US5369045A (en) * 1993-07-01 1994-11-29 Texas Instruments Incorporated Method for forming a self-aligned lateral DMOS transistor
JP3183020B2 (ja) 1994-03-17 2001-07-03 株式会社日立製作所 保護回路を内蔵した絶縁ゲート型半導体装置
DE19548060A1 (de) 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
JP2785792B2 (ja) 1996-03-06 1998-08-13 株式会社デンソー 電力用半導体素子
JP3525637B2 (ja) 1996-08-09 2004-05-10 株式会社デンソー 半導体装置
JP3237612B2 (ja) 1998-05-29 2001-12-10 日本電気株式会社 半導体装置
JP2002314079A (ja) 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔ
JP4749665B2 (ja) * 2003-12-12 2011-08-17 ローム株式会社 半導体装置
JP4500639B2 (ja) * 2004-09-24 2010-07-14 トヨタ自動車株式会社 トレンチゲート型半導体装置およびその製造方法
JP4921730B2 (ja) * 2005-06-20 2012-04-25 株式会社東芝 半導体装置
JP5147203B2 (ja) 2006-06-30 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP2008235788A (ja) 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2009176884A (ja) 2008-01-23 2009-08-06 Sanken Electric Co Ltd 半導体装置
WO2011045834A1 (ja) 2009-10-14 2011-04-21 三菱電機株式会社 電力用半導体装置
KR101481878B1 (ko) 2010-04-06 2015-01-12 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치, 파워 모듈 및 전력용 반도체 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198816A (ja) * 1991-09-27 1993-08-06 Nec Corp 半導体装置
US5410171A (en) * 1992-03-30 1995-04-25 Nippondenso Co., Ltd. Vertical type semiconductor with main current section and emulation current section
JPH0846193A (ja) * 1994-08-02 1996-02-16 Toshiba Corp 半導体装置
JP2000323707A (ja) * 1999-05-07 2000-11-24 Hitachi Ltd 半導体装置
US20100090271A1 (en) * 2006-11-03 2010-04-15 Allen Hefner Power Switching Semiconductor Devices Including Rectifying Junction-Shunts

Also Published As

Publication number Publication date
KR101527270B1 (ko) 2015-06-09
DE112010005681T5 (de) 2013-05-16
KR20130023278A (ko) 2013-03-07
JPWO2011161721A1 (ja) 2013-08-19
JP5606529B2 (ja) 2014-10-15
US20130168700A1 (en) 2013-07-04
CN102947934A (zh) 2013-02-27
CN102947934B (zh) 2015-12-02
WO2011161721A1 (ja) 2011-12-29
US9293572B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013002213T5 (de) Halbleitereinrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102012207311B4 (de) Siliziumcarbid-halbleitervorrichtung und herstellungsverfahren einer siliziumcarbid-halbleitervorrichtung
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007024113A1 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE202012013723U1 (de) Halbleiterbauteil
DE202011111043U1 (de) Halbleiterbauteil
DE112009004277T5 (de) Leistungs-halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0023620000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0023620000

Effective date: 20140725

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final