JP7170894B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7170894B2
JP7170894B2 JP2021550977A JP2021550977A JP7170894B2 JP 7170894 B2 JP7170894 B2 JP 7170894B2 JP 2021550977 A JP2021550977 A JP 2021550977A JP 2021550977 A JP2021550977 A JP 2021550977A JP 7170894 B2 JP7170894 B2 JP 7170894B2
Authority
JP
Japan
Prior art keywords
metal layer
electrode
semiconductor device
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021550977A
Other languages
English (en)
Other versions
JPWO2021070252A1 (ja
Inventor
毅 大佐賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021070252A1 publication Critical patent/JPWO2021070252A1/ja
Application granted granted Critical
Publication of JP7170894B2 publication Critical patent/JP7170894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置に関し、特に、外部と電気的に接続される外部電極と半導体装置の主電極とをはんだ接合する半導体装置に関する。
従来の半導体装置では、半導体装置の通電抵抗低減のため、例えば、特許文献１では、表面電極と外部電極とをはんだ接合する構成が開示されている。この構成では、通電時の熱サイクルによって、表面電極に対し引張応力が生じ、電極端部よりクラックが生じる可能性がある。クラックは電極から半導体装置内部に向けてクラックが進展し、場合によっては半導体装置が電気的に破壊することがあり、製品の熱サイクル耐量を向上させるための課題となっている。
また、熱サイクルによりはんだと表面電極との合金化が進む場合があるので、熱サイクル耐量を確保するために、表面電極の厚膜化も必要となり、そのため、特許文献２で開示されるようにニッケル（Ｎｉ）の無電解めっきを用いて電極を形成することが一般的である。
特開２００８－１８２０７４号公報 特開２００５－１９７９８号公報
表面電極を厚膜化した場合でも表面電極の端部にクラックが発生する可能性があり、クラックが進展して半導体装置内部にまで達すると、半導体装置が電気的に破壊する可能性がある。
本発明は上記のような問題を解決するためになされたものであり、熱サイクル耐性を向上させた半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板の厚み方向に主電流が流れる半導体装置であって、前記半導体基板は、前記主電流が流れる活性領域と、前記活性領域より外側の終端領域と、を有し、前記半導体装置は、前記活性領域上に設けられた第１の主電極と、前記半導体基板の前記第１の主電極とは反対側に設けられた第２の主電極と、少なくとも前記終端領域を覆う保護膜と、前記保護膜で覆われない前記第１の主電極上に設けられた無電解めっき層と、を備え、前記第１の主電極は、中央部の中央電極と、前記中央電極とは間隔を開けて前記中央電極に沿って設けられた外周電極と、を有し、前記保護膜は、前記終端領域から前記外周電極の端縁部にかけて設けられ、前記中央電極および前記外周電極は、第１の金属層と、前記第１の金属層上に設けられたアルミニウムを含む第２の金属層と、を有し、少なくとも前記外周電極は、前記第２の金属層を貫通し前記第１の金属層に達する穴部を有している。
本発明に係る半導体装置によれば、外周電極の第２の金属層を貫通し第１の金属層に達する穴部を有することで、第１の金属層と第２の金属層との接触面積が少なくなっているので、第１の金属層と第２の金属層との界面で剥離が生じやすくなっており、熱サイクルにより保護膜と無電解めっき層との界面に沿ってクラック（界面剥離）が発生した場合でも、クラックが外周電極に達すると、第１の金属層と第２の金属層との界面で水平方向に剥離が進展し、垂直方向、すなわち、半導体装置の厚み方向にクラックが進展することが抑制され、熱サイクル耐性が向上する。
実施の形態１に係る半導体装置の上面構成を示す平面図である。 実施の形態１に係る半導体装置の構成を示す部分断面図である。 実施の形態１に係る半導体装置の構成を示す部分断面図である。 実施の形態１に係る半導体装置の構成を示す部分拡大図である。 実施の形態１に係る半導体装置に通電による熱サイクルが加わった場合に発生するクラックを模式的に示す断面図である。 実施の形態１に係る半導体装置の製造方法を説明する部分断面図である。 実施の形態１に係る半導体装置の製造方法を説明する部分断面図である。 実施の形態２に係る半導体装置の構成を示す部分断面図である。 実施の形態３に係る半導体装置の構成を示す部分断面図である。 実施の形態３に係る半導体装置の製造方法を説明する部分断面図である。 実施の形態３に係る半導体装置の製造方法を説明する部分断面図である。 実施の形態４に係る半導体装置の構成を示す部分断面図である。 実施の形態５に係る半導体装置の構成を示す部分断面図である。 エミッタ中央電極とエミッタ外周電極との間隔とめっき層の厚みとの関係を説明する図である。
＜はじめに＞
以下の説明において、「活性領域」とは半導体装置のオン状態において主電流が流れる領域である。また、以下において、「外側」とは半導体装置の外周に向かう方向であり、「内側」とは「外側」に対して反対の方向とする。また、以下の記載では、不純物の導電型に関して、Ｎ型を「第１導電型」、Ｎ型とは反対導電型のＰ型を「第２導電型」として一般的に定義するが、その逆の定義でも構わない。
なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。また、本明細書において、「～上」および「～を覆う」という場合、構成要素間に介在物が存在することが妨げられるものではない。例えば、「Ａ上に設けられたＢ」または「ＡがＢを覆う」と記載している場合、ＡとＢとの間に他の構成要素Ｃが設けられたものも設けられていないものも意味され得る。また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
また、「ＭＯＳ」という用語は、古くは金属-酸化物-半導体の接合構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜およびゲート電極の材料が改善されている。
例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶珪素が採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
従って「ＭＯＳ」という用語は必ずしも金属-酸化物-半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体-絶縁体-半導体の積層構造をも含む意義を有する。
以下、本発明に係る半導体装置の実施の形態について説明する。なお、以下では、半導体装置としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を例に採って説明する。
＜実施の形態１＞
＜装置構成＞
図１は、本発明に係る実施の形態１のＩＧＢＴ１００の上面構成を模式的に示す平面図である。図１に示すようにＩＧＢＴ１００は、平面視形状が四角形状の半導体基板１上に設けられ、その外周部に沿ってゲート配線５１が設けられている。また、ＩＧＢＴ１００の角部の１つには、四角形のゲート電極パッド５が設けられ、ゲート電極パッド５にはゲート配線５１に囲まれている。
このゲート電極パッド５およびゲート配線５１が設けられた部分以外のＩＧＢＴ１００の主面の大部分には、エミッタ電極３（第１の主電極）が設けられている。
エミッタ電極３は、ＩＧＢＴ１００の活性領域ＡＲ上に設けられ、エミッタ電極３は、中央部のエミッタ中央電極３ａと、その外側を囲むように配置されたエミッタ外周電極３ｂとに分割されている。
ゲート配線５１の外周よりも外側の領域を終端領域２と定義する。なお、終端領域２には、耐圧を保持するための不純物領域が設けられても良いが、図示は省略している。また、終端領域２とゲート配線５１を少なくとも覆うように保護膜４が設けられている。
図１におけるＡ－Ａ線での矢示方向断面図を図２に示し、Ｂ－Ｂ線での矢示方向断面図を図３に示す。図２および図３に示されるように、ＩＧＢＴ１００はＮ型のバッファ層１６の上主面上には、Ｎ型のドリフト層１５が設けられ、Ｎ型のドリフト層１５の上層部には、Ｐ型のボディ層１０が設けられている。
また、バッファ層１６の下主面上には、Ｐ型のコレクタ層１７が設けられ、コレクタ層１７の下主面上には、ＡｌＳｉ（アルミニウム－シリコン合金）の金属層１８が設けられ、金属層１８の下主面上にはＮｉの金属層１９が設けられてコレクタ電極（第２の主電極）を構成している。なお、半導体基板１は、コレクタ層１７、バッファ層１６、ドリフト層１５およびボディ層１０を含んでいる。
ボディ層１０の上層部には、Ｎ型の複数のエミッタ層１２が選択的に設けられ、エミッタ層１２およびボディ層１０を厚さ方向に貫通してドリフト層１５内に達する複数のトレンチゲート電極１１が設けられている。
また、ドリフト層１５上（ボディ層１０上）には層間絶縁膜１３が設けられ、層間絶縁膜１３には、層間絶縁膜１３を厚さ方向に貫通してエミッタ層１２に達する複数のコンタクト電極１４が設けられている。
エミッタ中央電極３ａおよびエミッタ外周電極３ｂは、複数のコンタクト電極１４に接するように層間絶縁膜１３上に設けられた金属層６（第１の金属層）と、金属層６上に設けられた金属層７（第２の金属層）との積層構造を有し、金属層７の上にめっき層８が設けられている。ここで、金属層６は、例えばＴｉＮ（窒化チタン）上にＴｉ（チタン）が積層された（Ｔｉ／ＴｉＮ）のバリアメタルであり、金属層７は、例えばアルミニウム層であり、めっき層８は、例えば、リン含有ニッケル（ＮｉＰ）の無電解ニッケルめっき層（無電解めっき層）である。
金属層７には、金属層７を厚み方向に貫通して金属層６上に達する穴部９が形成されており、穴部９にはめっき層８が充填されている。
図１におけるゲート電極パッド５の端縁部上からエミッタ外周電極３ｂの外側端縁部上、および、図２におけるエミッタ外周電極３ｂの外側端縁部上からゲート配線５１上を覆うように、例えばポリイミドで構成される保護膜４が設けられている。
ここで、図２における領域“Ｘ”の拡大図を図４に示す。図４は、トレンチゲート電極１１とコンタクト電極１４の詳細を示す図である。図４に示されるように、トレンチゲート電極１１は、エミッタ層１２およびボディ層１０を厚さ方向に貫通してドリフト層１５内に達するゲートトレンチ１１３の内面を覆うようにゲート絶縁膜１１１が設けられ、ゲート絶縁膜１１１で覆われたゲートトレンチ１１３内にゲート電極１１２が埋め込まれている。
トレンチゲート電極１１上は層間絶縁膜１３で覆われているが、図示されない部分に設けられた層間絶縁膜１３の開口部を介してゲート配線５１に電気的に接続され、ゲート電圧が供給される構成となっている。
コンタクト電極１４は、層間絶縁膜１３を厚さ方向に貫通してエミッタ層１２に達する開口部１３１内に金属層６が埋め込まれている。さらに、開口部１３１内に埋め込まれた金属層６には、開口部１４１にはタングステン（Ｗ）層１４２が埋め込まれており、金属層６とタングステン層１４２とでコンタクト電極１４が構成されている。金属層６は上部の金属層７とタングステン層１４２（コンタクト電極１４）との接触抵抗を低減するために設けられている。
図５は、めっき層８上にはんだ層２０を接合し、通電による熱サイクルが加わった場合に発生するクラック２１を模式的に示す断面図である。
図５に示されるように、熱サイクルによって発生したクラック２１は、保護膜４とめっき層８との界面に沿って進展し、金属層７と接触すると、まず、めっき層８と金属層７との界面に界面剥離（クラック）が生じる。その後、剥離が金属層６上に達すると、穴部９が形成されていることで、金属層６と金属層７との接触面積が少なくなっているので、金属層７と金属層６との界面で剥離が生じる。この結果、水平方向に剥離が進展し、垂直方向、すなわち、ＩＧＢＴ１００の厚み方向に剥離が進展することが抑制され、ＩＧＢＴ１００の素子構造が破壊されることが抑制され、従来よりも装置寿命を延ばすことができる。
なお、界面の剥離はエミッタ外周電極３ｂ上を進展するが、エミッタ外周電極３ｂとエミッタ中央電極３ａとは分離されているので、エミッタ中央電極３ａにまでクラックが及ぶことが抑制される。
＜製造方法＞
次に、製造工程を順に示す断面図である図６および図７を用いて、ＩＧＢＴ１００の製造方法について説明する。なお、層間絶縁膜１３以下の構成については、周知の構成であり、製造方法についても周知の技術を用いることができるので説明は省略する。
層間絶縁膜１３以下の構成を従来の技術を用いて形成した後、図６に示す工程において、層間絶縁膜１３内にコンタクト電極１４を形成すると共に層間絶縁膜１３上に、例えばＴｉ／ＴｉＮのバリアメタルを形成して金属層６とし、金属層６上にアルミニウム層を形成して金属層７とする。金属層７はアルミニウム合金層であっても良い。
なお、金属層６は活性領域上に形成され、ゲート電極パッド５およびゲート配線５１の形成領域には形成されず、金属層６と金属層７との積層構造は活性領域上に形成される。また、ゲート電極パッド５およびゲート配線５１の形成領域にも金属層６を形成して、金属層７との積層構造としても良い。
写真製版（フォトリソグラフィー）工程とエッチング工程を経て、金属層６と金属層７との積層構造および金属層７をパターニングし、保護膜４が層間絶縁膜１３に接する領域およびエミッタ中央電極３ａとエミッタ外周電極３ｂとを分離する領域を開口する。そして、例えばポリイミドで保護膜４を選択的に形成する。なお、金属層６および金属層７のエッチングには周知のエッチング工程を使用することができる。
次に、アルミニウムに対する無電解ＮｉＰめっきによりめっき層８を形成するのに先だって、前処理としてジンケート処理を施すことで金属層７にＡｌ孔食を発生させ、図７に示されるように、金属層７を厚み方向に貫通する複数の穴部９を形成する。
ここで、ジンケート処理によるＡｌ孔食の深さは、０．５μｍ～１μｍ程度であるので、金属層７の厚みは０．５μｍ以上１μｍ以下、より望ましく０．５μｍ程度とし、確実に穴部９が金属層７を貫通するようにする。なお、金属層６の厚みは０．１μｍ程度とし、めっき層８の厚みは５μｍ程度とする。
その後、無電解ＮｉＰめっきによりめっき層８を形成することで、図２および図３に示した断面構成を有するＩＧＢＴ１００を得る。
ジンケート処理によるＡｌ孔食を穴部９として用いるので、金属層に穴部９を形成する加工処理が省略できるため、加工に必要な工程および費用を削減することができ、穴部９を設けることによる生産性の低下を抑制できる。
＜実施の形態２＞
図８は、本発明に係る実施の形態２のＩＧＢＴ２００の構成を示す断面図であり、図１におけるＢ－Ｂ線での矢示方向断面図に対応する。なお、ＩＧＢＴ２００の上面構成は、図１に示したＩＧＢＴ１００の平面図と同じである。
図８に示すようにＩＧＢＴ２００は、エミッタ外周電極３ｂにおける穴部９１がエミッタ中央電極３ａにおける穴部９よりも大きく形成されている。エミッタ外周電極３ｂにおける穴部９１を大きくすることで、ＩＧＢＴ２００に熱サイクルが加わった場合に発生するクラック（界面剥離）をエミッタ外周電極３ｂの水平方向により確実に進展させることができ、垂直方向、すなわち、ＩＧＢＴ２００の厚み方向に剥離が進展することが抑制され、ＩＧＢＴ２００の素子構造が破壊されることが抑制され、従来よりも装置寿命を延ばすことができる。
このようにエミッタ外周電極３ｂにおける穴部９１をエミッタ中央電極３ａにおける穴部９よりも大きく形成するには、ＡｌＳｉで構成される金属層７の形成において、エミッタ中央電極３ａおよびゲート電極パッド５（図示せず）となる部分と、エミッタ外周電極３ｂとなる部分との形成工程を分け、エミッタ外周電極３ｂとなる部分の金属層７のシリコン濃度を、エミッタ中央電極３ａおよびゲート電極パッド５となる部分の金属層７のシリコン濃度よりも高濃度となるように異なる膜材料で形成する。
通常は、ＡｌＳｉのＳｉ含有率は１％程度であるが、これを１０％程度まで高めることで金属層７中にシリコンノジュール（シリコンの偏析）が多く形成される。めっき層８の形成に先立つジンケート処理時に、シリコンノジュールも金属層７から脱離することで、エミッタ外周電極３ｂとなる部分の金属層７には、エミッタ中央電極３ａにおける穴部９よりも大きな穴部９１が形成されることとなる。
金属層７の形成にはスパッタリング法を使用し、Ｓｉ組成比の異なるスパッタリングターゲットを用いることでエミッタ中央電極３ａとなる部分と、エミッタ外周電極３ｂおよびゲート電極パッド５となる部分とで、Ｓｉ濃度を変えることができる。すなわち、エミッタ中央電極３ａおよびゲート電極パッド５（図示せず）となる部分の金属層７の形成時には、Ｓｉ組成比が１％程度のスパッタリングターゲットを使用し、エミッタ外周電極３ｂとなる部分の形成時には、Ｓｉ組成比が１０％程度のスパッタリングターゲットを使用すれば良い。
＜実施の形態３＞
＜装置構成＞
図９は、本発明に係る実施の形態３のＩＧＢＴ３００の構成を示す断面図であり、図１におけるＡ－Ａ線での矢示方向断面図に対応する。なお、ＩＧＢＴ３００の上面構成は、図１に示したＩＧＢＴ１００の平面図と同じである。
図９に示すようにＩＧＢＴ３００は、エミッタ外周電極３ｂにおける穴部９２がエミッタ中央電極３ａおよびゲート電極パッド５における穴部９よりも深く大きく形成されており、エミッタ外周電極３ｂにおける穴部９２が金属層７を貫通して金属層６上に達しているのに対し、エミッタ中央電極３ａおよびゲート電極パッド５における穴部９は金属層７を貫通していない。
エミッタ外周電極３ｂにおける穴部９２を金属層７を貫通して金属層６上に達するように形成することで、ＩＧＢＴ３００に熱サイクルが加わった場合に発生するクラック（界面剥離)をエミッタ外周電極３ｂの水平方向に進展させることができ、垂直方向、すなわち、ＩＧＢＴ３００の厚み方向に剥離が進展することが抑制され、ＩＧＢＴ３００の素子構造が破壊されることが抑制され、従来よりも装置寿命を延ばすことができる。
ここで、エミッタ外周電極３ｂにおける穴部９２は、エッチングにより選択的に形成された穴であり、エミッタ中央電極３ａにおける穴部９およびゲート電極パッド５は、めっき層８の形成に先立つジンケート処理によるＡｌ孔食で形成されており、非選択的に形成された穴である。
＜製造方法＞
次に、製造工程を順に示す断面図である図１０および図１１を用いて、ＩＧＢＴ３００の製造方法について説明する。なお、層間絶縁膜１３以下の構成については、周知の構成であり、製造方法についても周知の技術を用いることができるので説明は省略する。
層間絶縁膜１３以下の構成を従来の技術を用いて形成した後、層間絶縁膜１３内にコンタクト電極１４を形成すると共に層間絶縁膜１３上に、例えばＴｉ／ＴｉＮのバリアメタルを形成して金属層６とし、金属層６上にアルミニウム層を形成して金属層７とする。なお、金属層６は活性領域上に形成され、ゲート電極パッド５およびゲート配線５１の形成領域には形成されず、金属層６と金属層７との積層構造は活性領域上に形成される。なお、ゲート電極パッド５およびゲート配線５１の形成領域にも金属層６を形成して、金属層７との積層構造としても良い。
写真製版工程とエッチング工程を経て、金属層６と金属層７との積層構造および金属層７をパターニングし、保護膜４が層間絶縁膜１３に接する領域およびエミッタ中央電極３ａとエミッタ外周電極３ｂとを分離する領域を開口する。そして、例えばポリイミドで保護膜４を選択的に形成する。
その後、再び写真製版工程を経て、図１０に示す工程において、エミッタ外周電極３ｂとなる部分の金属層７上に穴部９２となる部分が開口部ＯＰとなったレジストマスクＲＭを設ける。当該レジストマスクＲＭは、開口部ＯＰ以外の開口部は有さず、エミッタ中央電極３ａおよびゲート電極パッド５となる部分の金属層７上はレジストマスクＲＭで覆われている。
その後、エッチング工程により、開口部ＯＰを介して金属層６と金属層７との積層構造をエッチングすることで、金属層７を貫通して金属層６上に達する穴部９２を形成する。
レジストマスクＲＭを除去した後、アルミニウムに対する無電解ＮｉＰめっきによりめっき層８を形成するのに先だって、ジンケート処理を施す。これにより、図１１に示されるように、エミッタ中央電極３ａおよびゲート電極パッド５となる部分の金属層７にＡｌ孔食が発生し、穴部９が形成される。
ここで、金属層７の厚みを１．５μｍ以上とすることで、穴部９は金属層７を貫通できず、エミッタ中央電極３ａおよびゲート電極パッド５では、穴部９は金属層６上には達していない。なお、金属層７の厚みは、めっき層８の平坦性を確保する観点から、１．５μｍ以上２μｍ以下とすることが望ましい。
またジンケート処理によりエミッタ外周電極３ｂにおいてもＡｌ孔食が発生するが、金属層７の厚みが１．５μｍ以上であるので、Ａｌ孔食による穴部９は金属層７を貫通できないので、図示は省略している。
その後、無電解ＮｉＰめっきによりめっき層８を形成することで、図９に示した断面構成を有するＩＧＢＴ３００を得る。
このように、エミッタ外周電極３ｂにおける穴部９２をエッチングにより形成することで、穴部９２の大きさ、形状、個数および配置パターンを任意に設定することができるので、エミッタ外周電極３ｂにおける金属層７と金属層６との界面での界面剥離（クラック）の進展を制御することが可能となり、確実にクラックを水平方向に進展させることが可能となる。
また、エミッタ中央電極３ａおよびゲート電極パッド５の穴部９は金属層７を貫通できないので、接触抵抗の大きい、金属層６とめっき層８との接触を避けることができ、接触抵抗の小さい金属層６と金属層７との接触面積が増え、通電時の抵抗が低減してＩＧＢＴ３００の電気的な性能が向上する。
＜実施の形態４＞
図１２は、本発明に係る実施の形態４のＩＧＢＴ４００の構成を示す断面図であり、図１におけるＢ－Ｂ線での矢示方向断面図に対応する。なお、ＩＧＢＴ４００の上面構成は、図１に示したＩＧＢＴ１００の平面図と同じである。
図１２に示すようにＩＧＢＴ４００は、エミッタ中央電極３ａおよびゲート電極パッド５における金属層７の厚みが、エミッタ外周電極３ｂにおける金属層７の厚みよりも厚く形成され、エミッタ中央電極３ａの穴部９は金属層７を貫通していない。一方、エミッタ外周電極３ｂにおける穴部９は金属層７を貫通して金属層６上に達している。
このようにエミッタ中央電極３ａおよびゲート電極パッド５における金属層７の厚みをエミッタ外周電極３ｂにおける金属層７の厚みよりも厚く形成するには、金属層７の形成において、エミッタ中央電極３ａおよびゲート電極パッド５となる部分と、エミッタ外周電極３ｂとなる部分との形成工程を分ける。
そして、エミッタ中央電極３ａおよびゲート電極パッド５となる部分の金属層７の厚みを１．５μｍ以上とし、エミッタ外周電極３ｂとなる部分の金属層７の厚みは０．５μｍ以上１μｍ以下、より望ましく０．５μｍ程度とし、確実に穴部９が金属層７を貫通するようにする。なお、エミッタ中央電極３ａおよびゲート電極パッド５となる部分の金属層７の厚みは、めっき層８の平坦性を確保する観点から、１．５μｍ以上２μｍ以下とすることが望ましい。
このような構成とすることで、エミッタ外周電極３ｂにおいては、ＩＧＢＴ４００に熱サイクルが加わった場合に発生するクラック（界面剥離）をエミッタ外周電極３ｂの水平方向に進展させることができ、垂直方向、すなわち、ＩＧＢＴ４００の厚み方向に剥離が進展することが抑制され、ＩＧＢＴ４００の素子構造が破壊されることが抑制され、従来よりも装置寿命を延ばすことができる。
また、エミッタ中央電極３ａおよびゲート電極パッド５の穴部９は金属層７を貫通できないので、接触抵抗の大きい、金属層６とめっき層８との接触を避けることができ、接触抵抗の小さい金属層６と金属層７との接触面積が増え、通電時の抵抗が低減してＩＧＢＴ４００の電気的な性能が向上する。
＜実施の形態５＞
図１３は、本発明に係る実施の形態５のＩＧＢＴ５００の構成を示す断面図であり、図１におけるＢ－Ｂ線での矢示方向断面図に対応する。なお、ＩＧＢＴ５００の上面構成は、図１に示したＩＧＢＴ１００の平面図と同じである。
図１３に示すようにＩＧＢＴ５００は、エミッタ外周電極３ｂの下部にトレンチゲート電極１１を設けられていない、すなわちＩＧＢＴの最小単位構造であるユニットセルを有さない構成となっている。
上記構成を採ることで、エミッタ外周電極３ｂの金属層６の平坦性が向上し、ＩＧＢＴ５００に熱サイクルが加わった場合に発生するクラック（界面剥離）がエミッタ外周電極３ｂにおける金属層７と金属層６との界面で水平方向により進展しやすくなり、垂直方向、すなわち、ＩＧＢＴ５００の厚み方向に剥離が進展することが抑制され、ＩＧＢＴ５００の素子構造が破壊されることが抑制され、従来よりも装置寿命を延ばすことができる。
なお、エミッタ外周電極３ｂの下部にトレンチゲート電極１１を設けないので、その分だけＩＧＢＴ５００中のユニットセルの個数が減少する。従って、ユニットセルの減少を抑制するため、エミッタ外周電極３ｂの水平方向の長さはできるだけ短くし、例えば５μｍ程度とする。
＜エミッタ中央電極とエミッタ外周電極との間隔とめっき層の厚みとの関係＞
図１４は、エミッタ中央電極とエミッタ外周電極との間隔とめっき層の厚みとの関係を説明する図であり、図１におけるＢ－Ｂ線での矢示方向断面図をベースとする図である。図１４においては、エミッタ中央電極３ａとエミッタ外周電極３ｂとの間隔をｄとし、めっき層８の厚みをｔとして示しており、間隔ｄと厚みｔとの関係がｄ＞２ｔの場合を示している。
この場合、めっき層８がエミッタ中央電極３ａとエミッタ外周電極３ｂとの間隔が広くなり過ぎ、めっき層８上にはんだ層２０を接合した場合、はんだ層２０がエミッタ中央電極３ａ上のみで濡れ広がり、熱サイクルが加わった場合のクラックがエミッタ中央電極３ａ上に発生して、装置寿命が低下する可能性がある。
一方、間隔ｄと厚みｔとの関係がｄ≦２ｔとなるようにエミッタ中央電極３ａとエミッタ外周電極３ｂとの間隔を設定することで、エミッタ中央電極３ａ上およびエミッタ外周電極３ｂ上に形成されるめっき層８がなだらかに繋がり、はんだ層２０がエミッタ中央電極３ａおよびエミッタ外周電極３ｂの上方でめっき層８上の全面に濡れ広がる。このため、熱サイクルが加わった場合のクラックがエミッタ外周電極３ｂ上に発生しやすくなる。
なお、実施の形態１～５におけるＩＧＢＴ１００～５００においては、間隔ｄと厚みｔとの関係がｄ≦２ｔとなるように設定されているので、クラックはエミッタ外周電極３ｂの水平方向に進展する。
＜他の適用例＞
以上説明した実施の形態１～５においては、トレンチゲート型のＩＧＢＴを例に採って説明したが、実施の形態１～５の構成はプレーナゲート型のＩＧＢＴでもＭＯＳトランジスタにも適用可能であり、ＰＮ接合ダイオード等の各種のダイオードにも適用可能である。特に、プレーナゲート型のＩＧＢＴおよびＭＯＳトランジスタであれば、実施の形態５の構成は特に有効であり、エミッタ外周電極３ｂの金属層６の平坦性が大幅に向上することとなる。
また、以上の説明した実施の形態１～５においては、半導体基板１の材質を特に限定していなかったが、半導体基板１はシリコンでもＳｉＣ（炭化シリコン）でも良く、また、炭化シリコン以外のワイドバンドギャップ半導体、例えばＧａＮ（窒化ガリウム）であっても良い。
特に、ＳｉＣは絶縁破壊強度がＳｉの約１０倍と高く、半導体層の厚みをＳｉの約１／１０に低減できるため、ＳｉＣ半導体装置は、低オン電圧を実現でき、また高温でも動作が可能であるため、ＳｉＣ半導体装置は、Ｓｉ半導体装置に比較して小型化および高効率化が可能となる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (10)

  1. 半導体基板の厚み方向に主電流が流れる半導体装置であって、
    前記半導体基板は、
    前記主電流が流れる活性領域と、
    前記活性領域より外側の終端領域と、を有し、
    前記半導体装置は、
    前記活性領域上に設けられた第１の主電極と、
    前記半導体基板の前記第１の主電極とは反対側に設けられた第２の主電極と、
    少なくとも前記終端領域を覆う保護膜と、
    前記保護膜で覆われない前記第１の主電極上に設けられた無電解めっき層と、を備え、
    前記第１の主電極は、
    中央部の中央電極と、前記中央電極とは間隔を開けて前記中央電極に沿って設けられた外周電極と、を有し、
    前記保護膜は、前記終端領域から前記外周電極の端縁部にかけて設けられ、
    前記中央電極および前記外周電極は、
    第１の金属層と、
    前記第１の金属層上に設けられたアルミニウムを含む第２の金属層と、を有し、
    少なくとも前記外周電極は、
    前記第２の金属層を貫通し前記第１の金属層に達する穴部を有する、半導体装置。
  2. 前記穴部は、
    前記無電解めっき層を形成する前の前処理による孔食によって形成された穴である、請求項１記載の半導体装置。
  3. 前記第２の金属層はアルミニウム－シリコン合金で構成され、
    前記外周電極の前記第２の金属層のシリコン濃度は、前記中央電極の前記第２の金属層のシリコン濃度よりも高い、請求項２記載の半導体装置。
  4. 前記穴部は、選択的に形成された穴である、請求項１記載の半導体装置。
  5. 前記中央電極は、前記穴部を有し、
    前記中央電極の前記第２の金属層の厚みは、前記外周電極の前記第２の金属層の厚みよりも厚く、前記穴部が前記第２の金属層を貫通しない厚さに設定される、請求項２記載の半導体装置。
  6. 前記活性領域は、
    前記外周電極の下方において前記半導体装置の最小単位構造であるユニットセルを有さない、請求項１記載の半導体装置。
  7. 前記中央電極とは前記外周電極との間隔は、
    前記無電解めっき層の厚さよりも短く設定される、請求項１記載の半導体装置。
  8. 前記第２の金属層の厚みは、０．５μｍ以上に設定される、請求項２記載の半導体装置。
  9. 前記中央電極の前記第２の金属層の厚みおよび前記外周電極の前記第２の金属層の厚みは、１．５μｍ以上に設定される、請求項４記載の半導体装置。
  10. 前記中央電極の前記第２の金属層の厚みは、１．５μｍ以上に設定され、
    前記外周電極の前記第２の金属層の厚みは０．５μｍ以上に設定される、請求項５記載の半導体装置。
JP2021550977A 2019-10-08 2019-10-08 半導体装置 Active JP7170894B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/039677 WO2021070252A1 (ja) 2019-10-08 2019-10-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021070252A1 JPWO2021070252A1 (ja) 2021-04-15
JP7170894B2 true JP7170894B2 (ja) 2022-11-14

Family

ID=75437365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021550977A Active JP7170894B2 (ja) 2019-10-08 2019-10-08 半導体装置

Country Status (5)

Country Link
US (1) US11876062B2 (ja)
JP (1) JP7170894B2 (ja)
CN (1) CN114467165A (ja)
DE (1) DE112019007795T5 (ja)
WO (1) WO2021070252A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062781A1 (ja) * 2021-10-14 2023-04-20 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101024A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005019798A (ja) 2003-06-27 2005-01-20 Denso Corp モールド型半導体装置及びその製造方法
JP2005051091A (ja) 2003-07-30 2005-02-24 Nec Kansai Ltd 縦型電界効果トランジスタ及びその製造方法
JP2010121151A (ja) 2008-11-17 2010-06-03 Fuji Electric Systems Co Ltd 表面処理方法
JP2011219828A (ja) 2010-04-12 2011-11-04 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017069569A (ja) 2016-11-16 2017-04-06 三菱電機株式会社 半導体装置
WO2018167925A1 (ja) 2017-03-16 2018-09-20 三菱電機株式会社 半導体装置
JP2019062121A (ja) 2017-09-27 2019-04-18 日亜化学工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193326B2 (en) 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
DE102007008777B4 (de) * 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
KR101527270B1 (ko) * 2010-06-24 2015-06-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP6777245B2 (ja) * 2017-11-16 2020-10-28 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101024A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005019798A (ja) 2003-06-27 2005-01-20 Denso Corp モールド型半導体装置及びその製造方法
JP2005051091A (ja) 2003-07-30 2005-02-24 Nec Kansai Ltd 縦型電界効果トランジスタ及びその製造方法
JP2010121151A (ja) 2008-11-17 2010-06-03 Fuji Electric Systems Co Ltd 表面処理方法
JP2011219828A (ja) 2010-04-12 2011-11-04 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017069569A (ja) 2016-11-16 2017-04-06 三菱電機株式会社 半導体装置
WO2018167925A1 (ja) 2017-03-16 2018-09-20 三菱電機株式会社 半導体装置
JP2019062121A (ja) 2017-09-27 2019-04-18 日亜化学工業株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2021070252A1 (ja) 2021-04-15
JPWO2021070252A1 (ja) 2021-04-15
US20220399291A1 (en) 2022-12-15
DE112019007795T5 (de) 2022-06-30
US11876062B2 (en) 2024-01-16
CN114467165A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP6897141B2 (ja) 半導体装置とその製造方法
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
JP2011049393A (ja) 半導体装置及びその製造方法
JP2014033053A (ja) 半導体装置及びその製造方法
US20150357289A1 (en) Semiconductor device
CN104662667B (zh) 半导体装置
JP7170894B2 (ja) 半導体装置
CN105895683A (zh) 半导体器件及制造方法
JPWO2020012958A1 (ja) 半導体素子および半導体装置
JP2004079988A (ja) 半導体装置
US9735109B2 (en) Semiconductor device and semiconductor device manufacturing method
US20190214271A1 (en) Semiconductor device
JP7188230B2 (ja) 半導体装置
JP6806252B2 (ja) 半導体装置
JP6673088B2 (ja) 半導体装置
JP2011077187A (ja) 半導体装置
WO2022013991A1 (ja) 電力用半導体装置
JP2015162534A (ja) 表面電極を備えている半導体チップ
WO2016092895A1 (ja) 半導体装置および半導体装置の製造方法
JP6260711B2 (ja) 半導体装置の製造方法
JP2006216596A (ja) 半導体装置およびその製造方法
JP2006100530A (ja) 半導体装置とその製造方法
JP7415413B2 (ja) 半導体装置
US20140353675A1 (en) Electrode, mis semiconductor device and manufacturing method of electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150