JP5954856B2 - 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法 - Google Patents

縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法 Download PDF

Info

Publication number
JP5954856B2
JP5954856B2 JP2011019438A JP2011019438A JP5954856B2 JP 5954856 B2 JP5954856 B2 JP 5954856B2 JP 2011019438 A JP2011019438 A JP 2011019438A JP 2011019438 A JP2011019438 A JP 2011019438A JP 5954856 B2 JP5954856 B2 JP 5954856B2
Authority
JP
Japan
Prior art keywords
manufacturing
conductivity type
gate
power jfet
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011019438A
Other languages
English (en)
Other versions
JP2012160587A (ja
Inventor
耕一 新井
耕一 新井
康明 籠利
康明 籠利
信夫 町田
信夫 町田
横山　夏樹
夏樹 横山
悠佳 清水
悠佳 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011019438A priority Critical patent/JP5954856B2/ja
Priority to US13/363,256 priority patent/US8524552B2/en
Publication of JP2012160587A publication Critical patent/JP2012160587A/ja
Priority to US13/970,586 priority patent/US9041049B2/en
Priority to US14/536,625 priority patent/US9543395B2/en
Application granted granted Critical
Publication of JP5954856B2 publication Critical patent/JP5954856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法、すなわち、特にノーマリオフ型パワーＪＦＥＴの製造方法におけるデバイス形成技術に適用して有効な技術に関する。
日本特開２００８−６６６１９号公報（特許文献１）には、ノーマリオン（Ｎｏｒｍａｌｌｙ ＯＮ）型のＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造プロセスとして、エピタキシャル成長とゲートとなるべき部分に対するイオン注入を数回繰り返した後、一括して活性化アニールを実行するマルチエピタキシ（Ｍｕｌｔｉ−Ｅｐｉｔａｘｙ）技術が開示されている。
特開２００８−６６６１９号公報
一般に、シリコン等に比べて、格段に不純物拡散速度が遅いＳｉＣ系のノーマリオフ（Ｎｏｒｍａｌｌｙ ＯＦＦ）型ＪＦＥＴ等の半導体能動素子においては、ゲート領域にトレンチを形成し、その側壁等にイオン注入して、ゲート領域を形成する。しかし、本願発明者らが、これらの素子について、検討したところによると、以下のような問題点があることが明らかとなった。すなわち、たとえば、
（１）ＪＦＥＴの性能を確保するためには、ゲート領域間を高精度に制御する必要がる。
（２）プロセスの制約により、ソース領域内にゲート領域を形成するため、ソース領域およびゲート領域間で高濃度ＰＮ接合が形成されるため、接合電流の増加が避けられない。
（３）エッジターミネーションに特に高エネルギのイオン注入を必要とする。
（４）ゲート領域直上の電極配線が困難であるため、ゲート抵抗が高くなる。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高いＳｉＣ系ＪＦＥＴ等の半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、ノーマリオフ型パワーＪＦＥＴの製造方法であって、エピタキシャル成長、イオン注入、および活性化アニールを含むプロセスを複数回繰り返すマルチエピタキシ方式により、複数の領域からなるゲート領域を形成するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ノーマリオフ型パワーＪＦＥＴの製造方法において、エピタキシャル成長、イオン注入、および活性化アニールを含むプロセスを複数回繰り返すマルチエピタキシ方式により、複数の領域からなるゲート領域を形成するので、ゲート間隔を高精度に設定することができる。
本願の一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの一例のチップ上面図である。 図１（または図２４）のセル部および周辺部分切り出し領域Ｒ１のＸ−Ｘ’断面にほぼ対応するデバイス模式断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法に使用するＳｉＣウエハの平面構造、図１のチップに対応するチップ領域、およびウエハの結晶方位等の関係を示すウエハ上面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（下層Ｐ＋エッジターミネーション領域導入用リスグラフィ工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（下層Ｐ＋エッジターミネーション領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（下層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第１活性化アニール工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（中層Ｐ＋エッジターミネーション領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（中層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第２活性化アニール工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（上層Ｐ＋エッジターミネーション領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（上層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第３活性化アニール工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（最上層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（ポリシリコン膜埋め込み＆平坦化工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（ポリシリコンサイドウォール形成＆Ｎ＋ソース領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。 図１６のポリシリコンサイドウォール等周辺切り出し領域Ｒ２の拡大断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第４活性化アニール工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（層間絶縁膜形成工程）を説明するための図２に対応するデバイス断面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（表面＆裏面シリサイド層形成工程）を説明するための図２に対応するデバイス断面図である。 本願の一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの変形例のチップ上面図である。 図１のセル部局所切り出し領域Ｒ３の拡大平面図である。 図２１のセル部局所切り出し領域Ｒ４の拡大平面図である。 本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの一例のチップ上面図であり、図１と同様であるが、説明に関係のない拡散領域等を削除する一方、複数のメタル層の関係を模式的に示したものである。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下の工程を含むノーマリオフ型パワーＪＦＥＴの製造方法：
（ａ）第１導電型のシリコンカーバイド系半導体基板の第１主面側に、前記半導体基板よりも低濃度であって前記第１導電型と同一導電型の第１シリコンカーバイド系半導体エピタキシャル層を有する半導体ウエハを準備する工程；
（ｂ）前記半導体ウエハの前記第１主面側の前記第１シリコンカーバイド系半導体エピタキシャル層の表面に、イオン注入により、第２導電型の不純物をドープすることにより、複数の第１ゲート不純物領域を導入する工程；
（ｃ）前記工程（ｂ）の後、前記ウエハの前記第１主面側に対して、第１活性化アニールを実行する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第１主面側の前記第１エピタキシャル層の表面に、前記半導体基板よりも低濃度であって前記第１導電型と同一導電型の第２シリコンカーバイド系半導体エピタキシャル層を形成する工程；
（ｅ）前記半導体ウエハの前記第１主面側の前記第２シリコンカーバイド系半導体エピタキシャル層の表面に、イオン注入により、前記第２導電型と同一導電型の不純物をドープすることにより、各第１ゲート不純物領域と連結してゲート不純物領域を構成すべき複数の第２ゲート不純物領域を導入する工程；
（ｆ）前記工程（ｅ）の後、前記ウエハの前記第１主面側に対して、第２活性化アニールを実行する工程。
２．前記１項のノーマリオフ型パワーＪＦＥＴの製造方法において、前記第１活性化アニールおよび前記第２活性化アニールは、前記半導体ウエハの前記第１主面側の表面を炭素系膜で被覆した状態で実行される。
３．前記１または２項のノーマリオフ型パワーＪＦＥＴの製造方法において、前記パワーＪＦＥＴは、縦型である。
４．前記１から３項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、前記シリコンカーバイド系半導体基板のポリタイプは、４Ｈである。
５．前記１から４項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、前記第１主面の結晶面は、（０００１）面又はこれと等価な面である。
６．前記１から５項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第１主面側の表面に、前記半導体基板よりも低濃度であって前記第１導電型と同一導電型の第３シリコンカーバイド系半導体エピタキシャル層を形成する工程；
（ｈ）前記半導体ウエハの前記第１主面側の前記第３シリコンカーバイド系半導体エピタキシャル層の表面に、イオン注入により、前記第２導電型と同一導電型の不純物をドープすることにより、各第２ゲート不純物領域とともにゲート不純物領域を構成する複数の第３ゲート不純物領域を導入する工程；
（ｉ）前記工程（ｈ）の後、前記ウエハの前記第１主面側に対して、第３活性化アニールを実行する工程。
７．前記６項のノーマリオフ型パワーＪＦＥＴの製造方法において、前記複数の第３ゲート不純物領域の間隔は、前記複数の第２ゲート不純物領域の間隔よりも広い。
８．前記６または７項のノーマリオフ型パワーＪＦＥＴの製造方法において、前記第３活性化アニールは、前記半導体ウエハの前記第１主面側の表面を炭素系膜で被覆した状態で実行される。
９．前記６から８項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、更に以下の工程を含む：
（ｊ）前記工程（ｉ）の後であって前記炭素系膜を除去した後に、前記半導体ウエハの前記第１主面側の表面に、メタルゲート電極およびメタルソース電極を形成する工程。
１０．前記９項のノーマリオフ型パワーＪＦＥＴの製造方法において、前記メタルゲート電極および前記メタルソース電極は、前記第３シリコンカーバイド系半導体エピタキシャル層の表面上に形成されている。
１１．前記１から１０項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、前記パワーＪＦＥＴは、エッジターミネーション構造として、アクティブ領域の周辺を取り巻くリング状の前記第２導電型と同一導電型のエッジターミネーション不純物領域を有する。
１２．前記１から１１項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、前記シリコンカーバイド系半導体基板は、ＳｉＣ半導体基板である。
１３．前記１から１２項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、前記シリコンカーバイド系半導体基板は、Ｎ型基板である。
１４．前記１から１３項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、各ゲート不純物領域の平面形状は、ほぼリニア形状である。
１５．前記１から１３項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、各ゲート不純物領域の平面形状は、ほぼドット形状である。
１６．前記６から１４項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、更に以下の工程を含む：
（ｋ）前記工程（ｉ）の後に、前記半導体ウエハの前記第１主面と反対側の第２主面に、メタルドレイン電極を形成する工程。
１７．前記１から４項および６から１６項のいずれか一つのノーマリオフ型パワーＪＦＥＴの製造方法において、前記第１主面の結晶面は、（０００１）面から［１、１、−２，０］方向に１０度以内程度傾けた面、又はこれと等価な面である。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体チップ」、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ、ダイオード等を半導体チップ等（半導体チップ材料としては、たとえば単結晶ＳｉＣ基板、単結晶シリコン基板、これらの複合基板等。ＳｉＣの結晶多形としては、主に４Ｈ−ＳｉＣを対象とするが、その他の結晶多形でもよいことは、言うまでもない）上に集積したものをいう。
また、本願において、「電子回路装置」というときは、半導体チップ、半導体装置、半導体集積回路装置、抵抗、コンデンサ、ダイオード等、及び、これらの相互接続系を示す。
ここで、各種トランジスタの代表的なものとしては、接合ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。
今日のパワー系の電子回路装置、半導体装置、または半導体集積回路装置のソースおよびゲートのメタル電極は、通常、たとえば、アルミニウム系（またはタングステン系などの高融点金属系）のＭ１配線層の一層か、または、アルミニウム系（またはタングステン系などの高融点金属系）のＭ１配線層およびＭ２配線層からなる２層から構成される場合が多い。なお、これらの配線層として、銅系配線層が用いられることがある。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」または「ＳｉＣ（炭化珪素）部材」等といっても、純粋なシリコンやＳｉＣに限定されるものではなく、その他シリコンまたはＳｉＣを主要な成分とする多元半導体、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する炭化珪素単結晶ウエハ、単結晶シリコンウエハ等を指すが、エピタキシャルウエハ、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．本願において、「常温」または「室温」というときは、平均的には、たとえば、摂氏２５度程度の温度を指す。また、範囲としては、たとえば摂氏１５度程度から摂氏３５度程度の範囲である。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
１．本願の一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの構造等の説明（主に図１から図３、図２２及び図２４）
なお、ここでは、説明を具体的にするために、ソースドレイン耐圧が、８００から１０００ボルト程度のデバイスを想定して説明する。
図１は本願の一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの一例のチップ上面図である。図２は図１（又は図２４）のセル部および周辺部分切り出し領域Ｒ１のＸ−Ｘ’断面にほぼ対応するデバイス模式断面図である。図３は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法に使用するＳｉＣウエハの平面構造、図１のチップに対応するチップ領域、およびウエハの結晶方位等の関係を示すウエハ上面図である。図２２は図１のセル部局所切り出し領域Ｒ３の拡大平面図である。図２４は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの一例のチップ上面図であり、図１と同様であるが、説明に関係のない拡散領域等を削除する一方、複数のメタル層の関係を模式的に示したものである。これらに基づいて、本願の一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの構造等を説明する。
先ず、図１に示すように、シリコン系半導体デバイスと同様に、半導体チップ２（ＳｉＣチップ）は、ほぼ正方形に近い矩形形状を呈しており、その表側主面１ａ（第１主面）の中心部には、アクティブセル領域３が設けられている。このアクティブセル領域３内には、マトリクス状に複数のＰ＋ゲート領域４が設けられており、各Ｐ＋ゲート領域４は、下層Ｐ＋ゲート領域４ａ（第１ゲート不純物領域）、中層Ｐ＋ゲート領域４ｂ（第２ゲート不純物領域）、上層Ｐ＋ゲート領域４ｃ等、および最上層Ｐ＋ゲート領域４ｔ（第３ゲート不純物領域）から構成されている。アクティブセル領域３上は、たとえば上層メタル電極層１２ｂの一部であるメタルソース電極５に覆われており、アクティブセル領域３の外側には、上層メタル電極層１２ｂの一部であって、たとえばリング状を呈するメタルゲート電極６（ゲートパッドを含む）が設けられている。また、アクティブセル領域３の外側には、これに接するように、最上層Ｐ＋ゲート引き出し領域４ｔｐが設けられており、これに一部重複するように、アクティブセル領域３を取り囲むように、たとえば、リング状のＰ＋エッジターミネーション領域７が設けられている。
次に、図２４に基づいて、２層配線構造（メタル２層電極構造）を説明する。図２４に示すように、半導体チップ２の表側主面１ａ上のメタル配線構造は、たとえば下層メタル電極層１２ａと上層メタル電極層１２ｂから構成されており、下層メタル電極層１２ａと上層メタル電極層１２ｂの間は、メタル１層＆２層間接続部２９によって、相互接続されている。各Ｐ＋ゲート領域４は、ゲートコンタクト部３１の表面ニッケルシリサイド膜１８（図２）を介して（実際には、全てのＰ＋ゲート領域４にゲートコンタクト部３１が設けられているが、煩雑であるので、一部のみに表示する）下層メタル電極層１２ａの一部であるゲート引き出しメタル配線２８に接続されており、各ゲート引き出しメタル配線２８は、メタル１層＆２層間接続部２９を介して、上層メタル電極層１２ｂの一部であるメタルゲート電極６に接続されている。
次に図２（図１又は図２４のＸ−Ｘ’断面）に基づいて、デバイスの縦構造等を説明する。図２に示すように、半導体チップ２は、Ｎ型半導体基板１ｓ（Ｎ型ＳｉＣ基板）をベース部材としており、その裏側主面１ｂ（第２主面）の表面領域には、イオン注入等により、Ｎ＋高濃度ドレイン層８は設けられている。そして、チップ２の裏面１ｂには、裏面ニッケルシリサイド膜１７を介して、裏面メタルドレイン電極１０が形成されている。
一方、Ｎ型ＳｉＣ基板１ｓの表面１ａ側には、Ｎ−エピタキシャル下層１ｅａ（第１シリコンカーバイド系半導体エピタキシャル層）、Ｎ−エピタキシャル中層１ｅｂ（第２シリコンカーバイド系半導体エピタキシャル層）、Ｎ−エピタキシャル上層１ｅｃ、Ｎ−エピタキシャル最上層１ｅｔ（第３シリコンカーバイド系半導体エピタキシャル層）等からなるＮ型ＳｉＣエピタキシャル層１ｅが設けられており、Ｎ型ＳｉＣエピタキシャル層１ｅ上のＮ型ＳｉＣ基板１ｓの表側主面１ａ上には、下層層間絶縁膜１４ａ、上層層間絶縁膜１４ｂ等からなる層間絶縁膜１４が設けられている。下層層間絶縁膜１４ａと上層層間絶縁膜１４ｂの間には、下層メタル電極層１２ａ（ゲート引き出しメタル配線２８、ソース引き出しメタル配線３０等）が設けられており、コンタクトホールを介して半導体チップ２の基板部と、接続孔を介して上層メタル電極層１２ｂ（メタルソース電極５、メタルゲート電極６等）と接続されている。Ｎ型ＳｉＣエピタキシャル層１ｅの表面領域（Ｎ−エピタキシャル最上層１ｅｔの表面領域）には、複数のＮ＋ソース領域９が設けられており、これらのＮ＋ソース領域９の間には、Ｐ＋ゲート領域４（Ｎ−エピタキシャル最上層１ｅｔに関しては、最上層Ｐ＋ゲート領域４ｔ）が設けられている。Ｎ−エピタキシャル層１ｅの内部には、アクティブセル領域３の外端部に接するように、下層Ｐ＋エッジターミネーション領域７ａ、中層Ｐ＋エッジターミネーション領域７ｂ、上層Ｐ＋エッジターミネーション領域７ｃ等からなるＰ＋エッジターミネーション領域７が設けられている。図中、破線で囲った部分が縦チャネル（Ｖｅｒｔｉｃａｌ Ｃｈａｎｎｅｌ）型ＪＦＥＴのユニットセルＵＣであり、矢印で示したところが、縦チャネル部ＶＣである。
次に、図１のセル部局所切り出し領域Ｒ３の拡大上面図を図２２に示す。図２２に示すように、Ｐ＋ゲート領域最上部間の間隔Ｂは、Ｐ＋ゲート領域主要部４ｍ間の間隔Ａ（各構成要素である隣接する下層Ｐ＋ゲート領域４ａ、中層Ｐ＋ゲート領域４ｂ、上層Ｐ＋ゲート領域４ｃ間の間隔でもある）よりも広くされている。
次に、製造途中におけるウエハ１とチップ２の関係を図３に基づいて説明する。ＳｉＣウエハ１（ポリタイプは、たとえば４Ｈ）は、たとえば、７６φ（なお、ウエハの直径は、１００ファイでも、１５０ファイでも、それ以外のものでも良い）といし、主面の結晶面は、たとえば（０００１）面または、これと等価な面とする。なお、任意であるが、ここでは、主オリエンテーションフラット１５とサブオリエンテーションフラット１６を有するものを使用した。結晶方位は、たとえば主オリエンテーションフラット１５の方向が、［１−１００］方向であり、サブオリエンテーションフラット１６と反対の方向が、たとえば［１１−２０］方向である。
また、主面１ａの結晶面は、たとえば（０００１）面自体または、これと等価な面自体のみでなく、これらと結晶面の性質が類似している（０００１）面または、これと等価な面から一定の方位に１０度以内程度傾けた面でも良いことはいうまでもない。ここで、傾ける方向は、たとえば、［１、１、−２，０］方向などである。
２．本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセスの説明（主に図２及び図４から図２０）
以下のプロセスにおいて、イオン注入におけるウエハ温度は、イオン種が、窒素のときは、たとえば、摂氏４００度程度（比較的高温）であるが、それ以外のイオン種では、たとえば常温又は室温で行われる。なお、これは一例であり、これら以外の温度（更に高温または、摂氏１５度未満の冷却状態など）を排除するものではない。
図４は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（下層Ｐ＋エッジターミネーション領域導入用リスグラフィ工程）を説明するための図２に対応するデバイス断面図である。図５は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（下層Ｐ＋エッジターミネーション領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図６は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（下層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図７は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第１活性化アニール工程）を説明するための図２に対応するデバイス断面図である。図８は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（中層Ｐ＋エッジターミネーション領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図９は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（中層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図１０は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第２活性化アニール工程）を説明するための図２に対応するデバイス断面図である。図１１は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（上層Ｐ＋エッジターミネーション領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図１２は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（上層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図１３は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第３活性化アニール工程）を説明するための図２に対応するデバイス断面図である。図１４は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（最上層Ｐ＋ゲート領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図１５は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（ポリシリコン膜埋め込み＆平坦化工程）を説明するための図２に対応するデバイス断面図である。図１６は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（ポリシリコンサイドウォール形成＆Ｎ＋ソース領域導入用イオン注入工程）を説明するための図２に対応するデバイス断面図である。図１７は図１６のポリシリコンサイドウォール等周辺切り出し領域Ｒ２の拡大断面図である。図１８は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（第４活性化アニール工程）を説明するための図２に対応するデバイス断面図である。図１９は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（層間絶縁膜形成工程）を説明するための図２に対応するデバイス断面図である。図２０は本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセス（表面＆裏面シリサイド層形成工程）を説明するための図２に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における主要プロセスを説明する。
まず、図３に説明したように、たとえば、７００マイクロメートル程度（好適な範囲としては、たとえば５００から１０００マイクロメートル程度）の厚さのＮ型（第１導電型）ＳｉＣ単結晶ウエハ１を準備する。抵抗率は、たとえば、２０ｍΩ・ｃｍ程度である。次に、図３に示すように、裏面１ｂからＮ型不純物をたとえばイオン注入により導入することにより、Ｎ＋高濃度ドレイン層８を形成する。イオン注入条件としては、イオン種：たとえば窒素、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。この後、活性化アニールを実施する（たとえば、不活性ガス雰囲気下、摂氏１６５０度で３分程度）。
次に、ウエハ１の表面１ａ側のほぼ全面に、気相エピタキシャル成長により、必要な耐圧に対応して、たとえば５から１０マイクロメートル程度厚さのＮ−エピタキシャル下層１ｅａ（第１シリコンカーバイド系半導体エピタキシャル層）を形成する。Ｎ型不純物（たとえば、窒素）の濃度は、たとえば、１ｘ１０１６/ｃｍ３程度から２ｘ１０１６/ｃｍ３程度を好適な範囲として例示することができる。
次に、ウエハ１の表面１ａ側のほぼ全面に、たとえばＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により、たとえば２０００ｎｍ程度の厚さのエッジ終端領域導入用酸化シリコン膜２１を成膜する。このエッジ終端領域導入用酸化シリコン膜２１上に、エッジ終端領域導入用レジスト膜２２を塗布し、通常のリソグラフィにより、レジスト膜２２をパターニングする。続いて、パターニングされたレジスト膜２２をマスクとして、酸化シリコン膜２１を、たとえば、フルオロカーボン系エッチングガス等を用いて、異方性ドライエッチング処理を実行することにより、パターニングする。その後、不要になったレジスト膜２２をアッシング等により除去する。
次に、図５に示すように、パターニングされたエッジ終端領域導入用酸化シリコン膜２１をマスクとして、Ｐ型不純物のイオン注入を以下のように実行することにより、たとえば、０．７マイクロメートル程度の深さの下層Ｐ＋エッジターミネーション領域７ａを形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば４ｘ１０１１/ｃｍ２程度、注入エネルギ：たとえば５００ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば４００ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば１ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば２５０ＫｅＶ程度、
（４）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（５）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になったエッジ終端領域導入用酸化シリコン膜２１を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図６に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＴＥＯＳを用いたＣＶＤ等により、たとえば１５００ｎｍ程度の厚さのＰ＋ゲート領域導入用酸化シリコン膜２３を成膜する。続いて、先と同様に、Ｐ＋ゲート領域導入用酸化シリコン膜２３をパターニングし、パターニングされた酸化シリコン膜２３をマスクとして、Ｐ型（第２導電型）不純物のイオン注入を以下のように実行することにより、たとえば、０．２マイクロメートル程度の深さの下層Ｐ＋ゲート領域４ａ（第１ゲート不純物領域）を形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば６ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば１５０ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば７５ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になった酸化シリコン膜２３を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図７に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ等により、たとえば、１００ｎｍ程度の厚さの炭素膜２４（炭素系膜）を成膜する。成膜条件としては、ガス流量：たとえばＣＨ４/Ａｒ＝１０００ｓｃｃｍ/１００ｓｃｃｍ程度、処理圧力：たとえば１キロパスカル程度、高周波電力：たとえば１キロワット程度を好適なものとして例示することができる。
次に、ウエハ１の表面１ａ側のほぼ全面に、炭素膜２４が形成された状態で、活性化アニール（第１活性化アニール）を実行する。この条件としては、処理雰囲気：たとえば不活性ガス雰囲気、処理温度：たとえば摂氏１６５０度程度、処理時間：たとえば３分程度を好適なものとして例示することができる。その後、不要になった炭素膜２４をＯ２プラズマアッシング等により除去する。
次に、図８に示すように、ウエハ１の表面１ａ側のほぼ全面に、気相エピタキシャル成長により、たとえば０．５マイクロメートル程度厚さの中層Ｐ＋ゲート領域４ｂ（第２ゲート不純物領域）を形成する。Ｎ型不純物（たとえば、窒素）の濃度は、たとえば、１ｘ１０１６/ｃｍ３程度を好適な範囲として例示することができる。
次に、先と同様に、エッジ終端領域導入用酸化シリコン膜２１をパターニングし、パターニングされたエッジ終端領域導入用酸化シリコン膜２１をマスクとして、Ｐ型不純物のイオン注入を以下のように実行することにより、たとえば、０．５マイクロメートル程度の深さの中層Ｐ＋エッジターミネーション領域７ｂを形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば４００ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば１ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば２５０ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（４）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になったエッジ終端領域導入用酸化シリコン膜２１を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図９に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＴＥＯＳを用いたＣＶＤ等により、たとえば１５００ｎｍ程度の厚さのＰ＋ゲート領域導入用酸化シリコン膜２３を成膜する。続いて、先と同様に、Ｐ＋ゲート領域導入用酸化シリコン膜２３をパターニングし、パターニングされた酸化シリコン膜２３をマスクとして、Ｐ型不純物のイオン注入を以下のように実行することにより、たとえば、０．５マイクロメートル程度の深さの中層Ｐ＋ゲート領域４ｂ（第２ゲート不純物領域）を形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば１ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば４００ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば２５０ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（４）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になった酸化シリコン膜２３を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図１０に示すように、先と同様に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ等により、たとえば、１００ｎｍ程度の厚さの炭素膜２４（炭素系膜）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、炭素膜２４が形成された状態で、先と同様に、活性化アニール（第２活性化アニール）を実行する。その後、不要になった炭素膜２４をＯ２プラズマアッシング等により除去する。
次に、図１１に示すように、ウエハ１の表面１ａ側のほぼ全面に、気相エピタキシャル成長により、たとえば０．５マイクロメートル程度厚さの上層Ｐ＋ゲート領域４ｃを形成する。Ｎ型不純物（たとえば、窒素）の濃度は、たとえば、１ｘ１０１６/ｃｍ３程度を好適な範囲として例示することができる。
次に、先と同様に、エッジ終端領域導入用酸化シリコン膜２１をパターニングし、パターニングされたエッジ終端領域導入用酸化シリコン膜２１をマスクとして、Ｐ型不純物のイオン注入を以下のように実行することにより、たとえば、０．５マイクロメートル程度の深さの上層Ｐ＋エッジターミネーション領域７ｃを形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば４００ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば１ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば２５０ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（４）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１２/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になったエッジ終端領域導入用酸化シリコン膜２１を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図１２に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＴＥＯＳを用いたＣＶＤ等により、たとえば１５００ｎｍ程度の厚さのＰ＋ゲート領域導入用酸化シリコン膜２３を成膜する。続いて、先と同様に、Ｐ＋ゲート領域導入用酸化シリコン膜２３をパターニングし、パターニングされた酸化シリコン膜２３をマスクとして、Ｐ型不純物のイオン注入を以下のように実行することにより、たとえば、０．５マイクロメートル程度の深さの上層Ｐ＋ゲート領域４ｃを形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば１ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば４００ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば２５０ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（４）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になった酸化シリコン膜２３を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図１３に示すように、先と同様に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ等により、たとえば、１００ｎｍ程度の厚さの炭素膜２４を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、炭素膜２４が形成された状態で、先と同様に、活性化アニールを実行する。その後、不要になった炭素膜２４をＯ２プラズマアッシング等により除去する。
次に、図１４に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＴＥＯＳを用いたＣＶＤ等により、たとえば５００ｎｍ程度の厚さのＰ＋ゲート領域導入用酸化シリコン膜２３を成膜する。続いて、先と同様に、Ｐ＋ゲート領域導入用酸化シリコン膜２３をパターニングし、パターニングされた酸化シリコン膜２３をマスクとして、Ｐ型不純物のイオン注入を以下のように実行することにより、たとえば、０．２マイクロメートル程度の深さの最上層Ｐ＋ゲート領域４ｔ（第３ゲート不純物領域、Ｐ＋ゲート領域最上部）を形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえばアルミニウム、ドーズ量：たとえば２ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば２００ＫｅＶ程度、
（２）イオン種：たとえばアルミニウム、ドーズ量：たとえば３ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（３）イオン種：たとえばアルミニウム、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度、
（４）イオン種：たとえばアルミニウム、ドーズ量：たとえば７ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば３０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になった酸化シリコン膜２３を、たとえば、弗酸系酸化シリコン膜エッチング液により、除去する。
次に、図１５に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＣＶＤ等により、たとえば１０００ｎｍ程度の厚さのポリシリコン膜２６を成膜する。次に、たとえばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により、表面の平坦化を実行することにより、Ｐ＋ゲート領域導入用酸化シリコン膜２３上のポリシリコン膜２６を除去する。その後、たとえば、弗酸系酸化シリコン膜エッチング液により、酸化シリコン膜２３を除去する。
次に、図１６に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＣＶＤ等により、たとえば２００ｎｍ程度の厚さのポリシリコン膜２７を成膜する。続いて、たとえば、塩素/酸素系エッチングガスを用いた異方性ドライエッチング等によりエッチバックを実行し、ポリシリコン膜サイドウォール２７を形成する。次に、アクティブセル領域３以外をたとえば３００ｎｍ程度の厚さのＮ＋ソース領域導入用酸化シリコン膜２５で被覆した状態で、酸化シリコン膜２５をマスクとして、Ｎ型不純物のイオン注入を以下のように実行することにより、たとえば、０．１マイクロメートル程度の深さのＮ＋ソース領域９を形成する。すなわち、以下の各ステップを実行する。たとえば、
（１）イオン種：たとえば窒素、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば１００ＫｅＶ程度、
（２）イオン種：たとえば窒素、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば７５ＫｅＶ程度、
（３）イオン種：たとえば窒素、ドーズ量：たとえば５ｘ１０１４/ｃｍ２程度、注入エネルギ：たとえば５０ＫｅＶ程度を好適なものとして例示することができる。その後、不要になった酸化シリコン膜２５を弗酸系酸化シリコン膜エッチング液により除去する。
次に、図１７に図１６のポリシリコンサイドウォール等周辺切り出し領域Ｒ２の拡大断面図を示す。図１７に、各部の寸法の一例を示す。すなわち、Ｐ＋ゲート領域主要部４ｍの間隔Ａは、たとえば１．１マイクロメートル程度、Ｐ＋ゲート領域最上部４ｔの間隔Ｂは、たとえば０．９マイクロメートル程度、ソースゲート間隔Ｃは、たとえば０．２マイクロメートル程度、ゲート領域主要部幅ＧＭたとえば１．１マイクロメートル程度、ゲート領域最上部幅ＧＴたとえば０．９マイクロメートル程度、ソース領域幅Ｓたとえば０．９マイクロメートル程度である。
次に、酸化シリコン膜２５のウエットエッチング等による除去の後、たとえば、弗硝酸（弗酸と硝酸の混合水溶液）等によるウエットエッチングにより、ポリシリコン膜２６およびポリシリコン膜サイドウォール２７を除去する。
次に、図１８に示すように、先と同様に、ウエハ１の表面１ａ側のほぼ全面に、たとえば、プラズマＣＶＤ等により、たとえば、１００ｎｍ程度の厚さの炭素膜２４（炭素系膜）を成膜する。次に、ウエハ１の表面１ａ側のほぼ全面に、炭素膜２４が形成された状態で、活性化アニール（第３活性化アニール）を実行する（たとえば、不活性ガス雰囲気下、摂氏１８００度で３０秒程度）。その後、不要になった炭素膜２４をＯ２プラズマアッシング等により除去する。なお、必要であれば、バックグラインディング等を実施する。
次に、図１９に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばＴＥＯＳを用いたＣＶＤ等により、たとえば５００ｎｍ程度の厚さの下層層間絶縁膜１４ａを成膜する。次に、ウエハ１の裏面１ｂのほぼ全面に、たとえばスパッタリング成膜により、ニッケル膜（たとえば、厚さ５０ｎｍ程度）を形成し、続いて、通常のリソグラフィにより、下層層間絶縁膜１４ａにゲート及びソースコンタクト孔を開口する。次に、ウエハ１の表面１ａ側のほぼ全面に、たとえばスパッタリング成膜により、ニッケル膜（たとえば、厚さ５０ｎｍ程度）を形成し、１次シリサイデーションアニールを実施する（たとえば、不活性ガス雰囲気下、摂氏６００度、６０分程度）。続いて、たとえば、硫酸と過酸化水素の混合水溶液等に浸漬することにより、ウエハ１の表裏に残存するニッケル膜を除去する。その後、２次シリサイデーションアニールを実施する（たとえば、不活性ガス雰囲気下、摂氏１０００度、３０秒程度）ことにより、表面ニッケルシリサイド膜１８および裏面ニッケルシリサイド膜１７を形成する。
次に、図２０に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばスパッタリング成膜により、順次、タンタル膜（たとえば厚さ５０ｎｍ程度）、窒化タンタル膜（たとえば厚さ１００ｎｍ程度）、アルミニウム系メタル膜（たとえば厚さ５００ｎｍ程度）等からなる下層メタル電極層１２ａを成膜する。続いて、この下層メタル電極層１２ａを通常のリソグラフィによりパターニングして、ゲート引き出しメタル配線２８、ソース引き出しメタル配線３０等を形成する。
次に、図２に示すように、ウエハ１の表面１ａ側のほぼ全面に、たとえばたとえばＴＥＯＳを用いたＣＶＤ等により、たとえば５００ｎｍ程度の厚さの上層層間絶縁膜１４ｂを成膜する。続いて、通常のリソグラフィにより、上層層間絶縁膜１４ｂに相互接続孔を開口する。次に、ウエハ１の表面１ａ側のほぼ全面に、たとえばスパッタリング成膜により、順次、チタン膜（たとえば厚さ５０ｎｍ程度）、窒化チタン膜（たとえば厚さ１００ｎｍ程度）、アルミニウム系メタル膜（たとえば厚さ５００ｎｍ程度）等からなる上層メタル電極層１２ｂを成膜する。続いて、この上層層間絶縁膜１４ｂを通常のリソグラフィによりパターニングして、メタルソース電極５、メタルゲート電極６等を形成する。その後、必要に応じて、ポリイミド膜等のファイナルパッシベーション膜等を形成する。その後、ウエハ１の裏面１ｂのほぼ全面に、裏面メタルドレイン電極１０（裏面に近い側から、たとえば、チタン、ニッケル、金等）をたとえばスパッタリング成膜等により形成する。その後、ダイシング等により、チップ２に分割する。
３．本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの平面構造の変形例等の説明（主に図２１及び図２３）
セクション１に説明したデバイス構造は、リニアゲート領域に関するものであるが、このセクションの例は、ドット上のゲート領域をほぼ正方格子状に配置したものである。この構造は、面積効率が高いというメリットを有する。なお、図２４に示すゲート及びソースの取り出し方法に関しては、セクション１とほぼ同じであるので、説明は繰り返さない。
図２１は本願の一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの変形例のチップ上面図である。図２３は図２１のセル部局所切り出し領域Ｒ４の拡大平面図である。これらに基づいて、本願の前記一実施の形態のノーマリオフ型パワーＪＦＥＴの製造方法における対象デバイスの平面構造の変形例等を説明する。
図２１に示すように、基本的な構造は図１とほぼ同様であるが、図１の例では、Ｐ＋ゲート領域４の平面構造が、細長い長方形（リニア形状）を呈していたが、この例ではほぼ正方形のドット形状を呈しており、ほぼ正方格子を構成するマトリクス状に配列されている点が相違している。図２１のセル部局所切り出し領域Ｒ４の拡大上面図を図２３に示す。図２３に示すように、図２２と同様に、Ｐ＋ゲート領域最上部の間隔Ｂは、Ｐ＋ゲート領域主要部の間隔Ａよりも広くなっている。
４．本願の前記一実施の形態（変形例を含む）等に関する補足的説明及び全般に対する考察（主に図２、図１７、図２２、図２４等を参照）
不純物拡散速度が比較的速いシリコン等のシリコン系半導体においては、高温のエピタキシ成長、イオン注入および高温の活性化アニール処理を繰り返すマルチエピタキシ処理は、横方向の精度が要求されるところでは、好ましくないと考えられている。しかし、ＳｉＣ系の半導体では、不純物拡散速度が圧倒的に遅いので、高温所リサイクルを複数回繰り返しても、横方向の拡散による精度低下や図形寸法の肥大化は、あまり問題とならない。従って、ＳｉＣ系の半導体では、マルチエピタキシ処理のマスクによってゲートパターンを既定すると、容易に高精度のゲート領域を定義することができる。
また、ノーマリオフ素子を作るためには、ゲート領域間隔は一定程度以下でなければならず、複数のゲート領域間隔のばらつきも低く抑える必要がある。また、ゲート領域間に多数のソース領域を配置する必要から、基板表面領域のゲート領域間隔は一定程度以上長くなければならない。この矛盾する要求を満たすために、前記実施の形態では、Ｐ＋ゲート領域主要部４ｍの間隔は、確実なノーマリオフ動作を確保するために比較的狭くし、その表面部分である最上層Ｐ＋ゲート領域４ｔ（トップゲート部）の間隔は、電極の取り出し機能さえ確保できれば良いので、比較的広くすることで、その分、ソース領域９を配置するスペースを十分にとることができるようになっている。同様の理由により、ゲート領域とソース領域の間隔も余裕があるので、両領域間の接触によるリーク増大を防止することが容易である。
一方、通常の製法では、ジャンクションによるエッジターミネーション構造の作製には、極めて高エネルギ（たとえば２ＭｅＶ程度）のイオン打ち込みを適用する必要があるが、マルチエピタキシ処理の各ステップを利用して作製するのであれば、比較的薄いジャンクションを各エピタキシャル層毎に積み重ねてゆけば、通常のレベルの打ち込みエネルギ（たとえば、高い方で７００ＫｅＶ程度）のイオン打ち込み処理だけで作製が可能である。
また、ソース引き出し配線やゲート引き出し配線をトレンチで凹凸が激しくなった部分に作るのではなく、前記実施の形態のように、比較的平坦な基板表面上に形成する場合には、メタルによる裏打ち配線が比較的容易に適用できるので、ゲート抵抗等を低減することが容易である。
５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主にＮチャネル型パワーＪＦＥＴについて具体的に説明したが、本発明はそれに限定されるものではなく、Ｐチャネル型パワーＪＦＥＴについても適用できることは言うまでもない。また、前記実施の形態では、主にノーマリオフ型パワーＪＦＥＴについて具体的に説明したが、本発明はそれに限定されるものではなく、ノーマリオン型パワーＪＦＥＴについても適用できることは言うまでもない。更に、前記実施の形態では、主にパワーＪＦＥＴについて具体的に説明したが、本発明はそれに限定されるものではなく、パワーＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）についても適用できることは言うまでもない。また、前記実施の形態では、主にＳｉＣ等のシリコンカーバイド系の半導体基板（ポリタイプは４Ｈに限らず、他のものでも良い）を使用した能動デバイス（ＦＥＴ，ＩＧＢＴ，ダイオードなど）について具体的に説明したが、本発明はそれに限定されるものではなく、ＧａＮ系の能動デバイスについても適用できることは言うまでもない。
１ 半導体ウエハ（ＳｉＣウエハ）
１ａ ウエハ又はチップの表面（第１主面）
１ｂ ウエハ又はチップの裏面（第２主面）
１ｅ Ｎ−エピタキシャル層
１ｅａ Ｎ−エピタキシャル下層（第１シリコンカーバイド系半導体エピタキシャル層）
１ｅｂ Ｎ−エピタキシャル中層（第２シリコンカーバイド系半導体エピタキシャル層）
１ｅｃ Ｎ−エピタキシャル上層
１ｅｔ Ｎ−エピタキシャル最上層（第３シリコンカーバイド系半導体エピタキシャル層）
１ｓ Ｎ型半導体基板（Ｎ型ＳｉＣ基板）
２ 半導体チップ又はチップ領域
３ アクティブセル領域
４ Ｐ＋ゲート領域
４ａ 下層Ｐ＋ゲート領域（第１ゲート不純物領域）
４ｂ 中層Ｐ＋ゲート領域（第２ゲート不純物領域）
４ｃ 上層Ｐ＋ゲート領域
４ｍ Ｐ＋ゲート領域主要部
４ｔ 最上層Ｐ＋ゲート領域（第３ゲート不純物領域、Ｐ＋ゲート領域最上部）
４ｔｐ 最上層Ｐ＋ゲート引き出し領域
５ メタルソース電極配置領域（またはメタルソース電極）
６ メタルゲート電極配置領域（またはメタルゲート電極）
７ Ｐ＋エッジターミネーション領域
７ａ 下層Ｐ＋エッジターミネーション領域
７ｂ 中層Ｐ＋エッジターミネーション領域
７ｃ 上層Ｐ＋エッジターミネーション領域
８ Ｎ＋高濃度ドレイン層
９ Ｎ＋ソース領域
１０ 裏面メタルドレイン電極
１１ 裏面メタル電極膜
１２ メタル電極層
１２ａ 下層メタル電極層
１２ｂ 上層メタル電極層
１４ 層間絶縁膜
１４ａ 下層層間絶縁膜
１４ｂ 上層層間絶縁膜
１５ 主オリエンテーションフラット
１６ サブオリエンテーションフラット
１７ 裏面ニッケルシリサイド膜
１８ 表面ニッケルシリサイド膜
２１ エッジ終端領域導入用酸化シリコン膜
２２ エッジ終端領域導入用レジスト膜
２３ Ｐ＋ゲート領域導入用酸化シリコン膜
２４ 炭素系膜
２５ Ｎ＋ソース領域導入用酸化シリコン膜
２６ ポリシリコン膜
２７ ポリシリコン膜サイドウォール
２８ ゲート引き出しメタル配線
２９ メタル１層＆２層間接続部
３０ ソース引き出しメタル配線
３１ ゲートコンタクト部
Ａ Ｐ＋ゲート領域主要部の間隔
Ｂ Ｐ＋ゲート領域最上部の間隔
Ｃ ソースゲート間隔
ＧＭ ゲート領域主要部幅
ＧＴ ゲート領域最上部幅
Ｒ１ セル部および周辺部分切り出し領域
Ｒ２ ポリシリコンサイドウォール等周辺切り出し領域
Ｒ３，Ｒ４ セル部局所切り出し領域
Ｓ ソース領域幅
ＵＣ ユニットセル
ＶＣ 縦チャネル部

Claims (15)

  1. 以下の工程を含む縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法：
    （ａ）第１導電型のシリコンカーバイド系半導体基板の第１主面側に、前記半導体基板よりも低濃度であって前記第１導電型と同一導電型の第１シリコンカーバイド系半導体エピタキシャル層を有する半導体ウエハを準備する工程；
    （ａ’）前記第１導電型のシリコンカーバイド系半導体基板の裏面に、イオン注入により、前記第１導電型と同一導電型の不純物をドープすることにより、高濃度ドレイン層を形成する工程；
    （ｂ）前記半導体ウエハの前記第１主面側の前記第１シリコンカーバイド系半導体エピタキシャル層の表面に、イオン注入により、第２導電型の不純物をドープすることにより、複数の第１ゲート不純物領域を導入する工程；
    （ｃ）前記工程（ｂ）の後、前記ウエハの前記第１主面側に対して、第１活性化アニールを実行する工程；
    （ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第１主面側の前記第１エピタキシャル層の表面に、前記半導体基板よりも低濃度であって前記第１導電型と同一導電型の第２シリコンカーバイド系半導体エピタキシャル層を形成する工程；
    （ｅ）前記半導体ウエハの前記第１主面側の前記第２シリコンカーバイド系半導体エピタキシャル層の表面に、イオン注入により、前記第２導電型と同一導電型の不純物をドープすることにより、各第１ゲート不純物領域と連結してゲート不純物領域を構成すべき複数の第２ゲート不純物領域を導入する工程；
    （ｆ）前記工程（ｅ）の後、前記ウエハの前記第１主面側に対して、第２活性化アニールを実行する工程；
    （ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第１主面側の表面に、前記半導体基板よりも低濃度であって前記第１導電型と同一導電型の第３シリコンカーバイド系半導体エピタキシャル層を形成する工程；
    （ｈ）前記半導体ウエハの前記第１主面側の前記第３シリコンカーバイド系半導体エピタキシャル層の表面に、イオン注入により、前記第２導電型と同一導電型の不純物をドープすることにより、各第２ゲート不純物領域とともにゲート不純物領域を構成する複数の第３ゲート不純物領域を導入する工程；
    （ｈ’）前記半導体ウエハの前記第１主面側の前記第３シリコンカーバイド系半導体エピタキシャル層の表面の前記複数の第３ゲート不純物領域の間に、イオン注入により、前記第１導電型と同一導電型の不純物をドープすることにより、複数のソース領域を導入する工程；
    （ｉ）前記工程（ｈ）の後、前記ウエハの前記第１主面側に対して、第３活性化アニール
    を実行する工程、
    ここで、前記複数の第３ゲート不純物領域の間隔は、前記複数の第２ゲート不純物領域の間隔よりも広い。
  2. 請求項１に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記第１活性化アニールおよび前記第２活性化アニールは、前記半導体ウエハの前記第１主面側の表面を炭素系膜で被覆した状態で実行される。
  3. 請求項２に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記パワーＪＦＥＴは、縦型である。
  4. 請求項３に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記シリコンカーバイド系半導体基板のポリタイプは、４Ｈである。
  5. 請求項４に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記第１主面の結晶面は、（０００１）面又はこれと等価な面である。
  6. 請求項１に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記第３活性化アニールは、前記半導体ウエハの前記第１主面側の表面を炭素系膜で被覆した状態で実行される。
  7. 請求項６に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、更に以下の工程を含む：
    （ｊ）前記工程（ｉ）の後であって前記炭素系膜を除去した後に、前記半導体ウエハの前記第１主面側の表面に、メタルゲート電極およびメタルソース電極を形成する工程。
  8. 請求項７に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記メタルゲート電極および前記メタルソース電極は、前記第３シリコンカーバイド系半導体エピタキシャル層の表面上に形成されている。
  9. 請求項８に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記パワーＪＦＥＴは、エッジターミネーション構造として、アクティブ領域の周辺を取り巻くリング状の前記第２導電型と同一導電型のエッジターミネーション不純物領域を有する。
  10. 請求項９に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記シリコンカーバイド系半導体基板は、ＳｉＣ半導体基板である。
  11. 請求項１０に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、前記シリコンカーバイド系半導体基板は、Ｎ型基板である。
  12. 請求項１１に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、各ゲート不純物領域の平面形状は、リニア形状である。
  13. 請求項１１に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、各ゲート不純物領域の平面形状は、ドット形状である。
  14. 請求項１２に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、更に以下の工程を含む：
    （ｋ）前記工程（ｉ）の後に、前記半導体ウエハの前記第１主面と反対側の第２主面に、メタルドレイン電極を形成する工程。
  15. 請求項１１に記載の縦チャネル型ノーマリオフ型パワーＪＦＥＴの製造方法において、各ゲート不純物領域は平面視において離間されたストライプ形状である。
JP2011019438A 2011-02-01 2011-02-01 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法 Active JP5954856B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011019438A JP5954856B2 (ja) 2011-02-01 2011-02-01 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
US13/363,256 US8524552B2 (en) 2011-02-01 2012-01-31 Normally-off power JFET and manufacturing method thereof
US13/970,586 US9041049B2 (en) 2011-02-01 2013-08-19 Power JFET
US14/536,625 US9543395B2 (en) 2011-02-01 2014-11-09 Normally-off power JFET and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011019438A JP5954856B2 (ja) 2011-02-01 2011-02-01 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015078194A Division JP2015159309A (ja) 2015-04-07 2015-04-07 パワーｊｆｅｔ

Publications (2)

Publication Number Publication Date
JP2012160587A JP2012160587A (ja) 2012-08-23
JP5954856B2 true JP5954856B2 (ja) 2016-07-20

Family

ID=46576606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011019438A Active JP5954856B2 (ja) 2011-02-01 2011-02-01 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法

Country Status (2)

Country Link
US (3) US8524552B2 (ja)
JP (1) JP5954856B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112335057A (zh) * 2018-12-04 2021-02-05 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
US12125881B2 (en) * 2018-12-04 2024-10-22 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and silicon carbide semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
JP6362484B2 (ja) * 2014-09-03 2018-07-25 昭和電工株式会社 半導体ウエハのダイシング方法
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
US20170309484A1 (en) * 2016-04-22 2017-10-26 Infineon Technologies Ag Carbon Vacancy Defect Reduction Method for SiC
JP6855700B2 (ja) * 2016-08-05 2021-04-07 富士電機株式会社 半導体装置およびその製造方法
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
CN108962418B (zh) * 2018-02-08 2022-04-26 长安大学 一种Pm-147碳化硅缓变肖特基同位素电池及其制造方法
CN110556193B (zh) * 2018-02-08 2021-04-13 长安大学 一种Pm-147碳化硅缓变N区同位素电池及其制造方法
US11056585B2 (en) * 2018-04-20 2021-07-06 Ipower Semiconductor Small pitch super junction MOSFET structure and method
CN110611011A (zh) * 2018-08-02 2019-12-24 深圳市芯思杰联邦国际科技发展有限公司 Be离子扩散保护环雪崩光电探测器芯片及其制作方法
US11876062B2 (en) * 2019-10-08 2024-01-16 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9605709D0 (en) 1996-03-19 1996-05-22 Cortecs Ltd Method
JP4530432B2 (ja) * 1996-03-27 2010-08-25 クリー、インコーポレイテッド 注入工程を使用してＳｉＣ半導体層を有する半導体デバイスを製造する方法
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4934903B2 (ja) * 2001-04-26 2012-05-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4085604B2 (ja) * 2001-08-29 2008-05-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3652322B2 (ja) * 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
JP3831353B2 (ja) 2003-03-27 2006-10-11 株式会社東芝 磁気ランダムアクセスメモリ
JP3784393B2 (ja) * 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
JP2005229105A (ja) 2004-01-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP4418794B2 (ja) 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
US7355207B2 (en) * 2004-05-24 2008-04-08 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US7173841B2 (en) 2004-12-03 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory array
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
JP4935160B2 (ja) * 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2008066619A (ja) 2006-09-11 2008-03-21 Rohm Co Ltd 接合型電界効果トランジスタおよびその製造方法
JP2008084901A (ja) * 2006-09-26 2008-04-10 Nec Electronics Corp 半導体装置およびその製造方法
JP2008130995A (ja) 2006-11-24 2008-06-05 Toshiba Corp 半導体記憶装置
JP2008311261A (ja) 2007-06-12 2008-12-25 Panasonic Corp 半導体装置およびその製造方法
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112335057A (zh) * 2018-12-04 2021-02-05 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
US12125881B2 (en) * 2018-12-04 2024-10-22 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and silicon carbide semiconductor device

Also Published As

Publication number Publication date
US20130334542A1 (en) 2013-12-19
US9543395B2 (en) 2017-01-10
JP2012160587A (ja) 2012-08-23
US8524552B2 (en) 2013-09-03
US20120193641A1 (en) 2012-08-02
US9041049B2 (en) 2015-05-26
US20150060887A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP5954856B2 (ja) 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
US9691908B2 (en) Vertical-channel type junction SiC power FET and method of manufacturing same
JP5883563B2 (ja) 半導体装置の製造方法
JP6253885B2 (ja) 縦型パワーｍｏｓｆｅｔ
JP6911486B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7087280B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2011021413A1 (ja) 半導体装置
JP7029710B2 (ja) 半導体装置
JP2012054378A (ja) 半導体装置
JP5145694B2 (ja) ＳｉＣ半導体縦型ＭＯＳＦＥＴの製造方法。
JP2011181809A (ja) Ｐチャネル型パワーｍｏｓｆｅｔ
JP2018110164A (ja) 半導体装置
US9293453B2 (en) Electronic circuit device
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP6589263B2 (ja) 半導体装置
JP6737379B2 (ja) 半導体装置
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP2015222817A (ja) Ｐチャネル型パワーｍｏｓｆｅｔの製造方法
JP2015159309A (ja) パワーｊｆｅｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150414

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160610

R150 Certificate of patent or registration of utility model

Ref document number: 5954856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150