JP4830285B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4830285B2 JP4830285B2 JP2004323514A JP2004323514A JP4830285B2 JP 4830285 B2 JP4830285 B2 JP 4830285B2 JP 2004323514 A JP2004323514 A JP 2004323514A JP 2004323514 A JP2004323514 A JP 2004323514A JP 4830285 B2 JP4830285 B2 JP 4830285B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- trench
- silicon carbide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 175
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 77
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 31
- 239000012535 impurity Substances 0.000 claims description 133
- 239000000758 substrate Substances 0.000 claims description 84
- 238000005468 ion implantation Methods 0.000 claims description 46
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 125000004432 carbon atom Chemical group C* 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 229
- 238000010586 diagram Methods 0.000 description 36
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 34
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 34
- 239000002019 doping agent Substances 0.000 description 34
- 239000011229 interlayer Substances 0.000 description 16
- 239000002994 raw material Substances 0.000 description 13
- 125000004429 atom Chemical group 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1に、本発明の第1実施形態におけるトレンチ型の縦型パワーMOSFETの断面構成を示す。以下、この図を本実施形態の縦型パワーMOSFETの構造について説明する。なお、本図において、紙面左側は縦型パワーMOSFETのセル領域の断面構成、右側は外周領域の断面構成を示している。
まず、主表面が[1−100]オフ面となっているN+型基板1の表面に、N−型ドリフト層2、P+型ベース領域3およびN+型ソース領域4がエピタキシャル成長させられた基板を用意する。例えば、N+型基板1のドーパント濃度は1×1019cm-3、N−型ドリフト層2のドーパント濃度は5×1015cm-3、P+型ベース領域3のドーパント濃度は1×1018cm-3、N+型ソース領域4のドーパント濃度は1×1020cm-3となっている。そして、このような基板の表面は、各層がN+型基板1の表面状態を承継するため、[1−100]オフ面となっている。
基板の表面にトレンチ5および凹部20の形成予定位置が開口したマスク30を作成し、このマスク30の上から4〜5μmエッチングを行う。これにより、セル領域にはトレンチ5が形成され、外周領域には凹部20が形成される。このとき、例えば、トレンチ5の側壁面が(1−100)面または(11−20)面と一致するようなレイアウトを採用してしている。
マスク30を除去したのち、CVD法により、N−型層31を形成し、そのまま続けてN+型層32を形成する。例えば、1600℃、成長レート1.0μm/h、C/Si原料ガス導入比が1.0以下となる条件下においてN−型層31およびN+型層32を形成している。このとき、N−型層31およびN+型層32にN型不純物としてNまたはAlが導入されるように、例えば窒素(N2)を雰囲気中に導入する。
このとき、トレンチ5に関しては、トレンチ5の底面上に形成されるものと、側壁面上に形成されるもの、さらには基板の表面上に形成されるものとで、N−型層31およびN+型層32の膜厚やドーパント濃度が変わる。具体的には、不純物層のうちトレンチ5の側壁面上に形成される部分の方が底面上に形成される部分よりも膜厚が薄く、ドーパント濃度が高くなる。また、不純物層のうちトレンチ5の底面上に形成される部分の方が基板の表面上に形成される部分よりも厚くなる。
d2=2×d1
(数2)
d2=3×d3
なお、この膜厚の関係は、成長条件などによって変わるもので、例えば、数式2ではd2がd3の3倍となるものとして示してあるが、およそ3〜5倍の範囲となる。例えば、N−型層31およびN+型層32の成長レートが、トレンチ5の側壁面上では10nm/hrとなるのに対し、トレンチ5の底面上では30〜50nm/hrとなるため、上記範囲となる。
エッチバック処理により、N−型層31およびN+型層32のうち基板の表面上に形成された部分を除去する。これにより、N+型ソース領域4が露出すると共に、トレンチ5内に残されたN−型層31により、N−型チャネル層6が形成される。
セル領域および外周領域のうちのP+型21の形成予定領域以外の部分をマスク33で覆う。その後、マスク33の上からP型不純物として、AlまたはBのイオン注入を行うことで、P+型層21を形成する。
マスク33を除去した後、EQRを構成するためのN+型層24の形成予定領域以外の部分をマスク34で覆う。その後、マスク34の上からN型不純物としてPまたはNのイオン注入を行うことで、N+型層24を形成する。
マスク34を除去した後、コンタクト用トレンチ12の形成予定領域以外の部分をマスク35で覆う。その後、マスク35を用いたエッチングを行うことで、N+型ソース領域4を貫通してP+型ベース領域3に達するコンタクト用トレンチ12を形成する。
コンタクト用トレンチ12を形成する際に用いたマスク35をそのまま用い、P型不純物としてAlまたはBのイオン注入を行い、その後、アニール処理によって注入されたイオンを活性化させることで、P+型コンタクト領域13を形成する。
必要に応じて犠牲酸化等を行った後、熱酸化によってN+型層32を酸化させることで、N型不純物がドーピングされた酸化膜8を形成する。この酸化膜8にドーピングされたN型不純物の濃度は、基本的には、酸化されるN+型層32に含まれているN型不純物の濃度となる。
酸化膜8の表面に、不純物をドーピングしたポリシリコン層または金属層を配置した後、それをエッチングバックすることで、トレンチ5内を埋め込むためのもののみを残すことで、ゲート電極9を形成する。
熱酸化処理を行ったのち、CVD法によって酸化膜を堆積することで層間絶縁膜10を形成する。
続いて、図示しないマスクを用いたエッチングを行うことで、層間絶縁膜10および酸化膜8を部分的に除去することで、コンタクトホール10bおよび25を形成する。
P型半導体に対してオーミック接触が為されるAl膜やTi膜などの金属膜をデポジションしたのち、この金属膜をパターニングすることでP+型コンタクト領域13の上にのみ残す。これにより、第1電極14の一部14aが形成される。
N型半導体に対してオーミック接触が為されるNi膜などの金属膜をデポジションしたのち、この金属膜をパターニングすることでN+型ソース領域4の上に残す。これにより、第1電極14の一部14bが形成されると共に、EQR用の電極26の一部26aが形成される。
N+型基板1の裏面側に、Ti/Niの2層構造の金属膜をデポジションすることで、ドレイン電極を構成する第2電極19を形成する。
図示しないがマスクを用いたエッチングにより、層間絶縁膜10に対してコンタクトホール10aを形成する。
層間絶縁膜10の表面を含め、第1電極14の一部14bおよびEQR用の電極26の表面を覆うように、Auなどからなる1st配線層を成膜する。そして、1st配線層をパターニングすることで、1stゲート配線11、第1電極14の残りの部分およびEQR用の電極26の残りの部分を形成する。
熱酸化処理を行ったのち、CVD法によって酸化膜を堆積することで層間絶縁膜15を形成する。続いて、図示しないマスクを用いたエッチングを行うことで、層間絶縁膜15を部分的に除去することで、コンタクトホール15a、15bを形成する。
層間絶縁膜15の表面に2nd配線層を形成したのち、この2nd配線層をパターニングすることで、2ndゲート配線16および2ndソース配線17を形成する。これら2ndゲート配線16および2ndソース配線17は、コンタクトホール15a、15bを通じて、それぞれ、1stゲート配線11と第1電極14に電気的に接続される。
本発明の第2実施形態について説明する。図23は、本実施形態におけるトレンチ型の縦型パワーMOSFETの断面構成を示したものである。以下、図23を参照して、本実施形態の縦型パワーMOSFETの構成について説明するが、基本的な構成は上記第1実施形態と同様であるため、異なる部分についてのみ説明する。
まず、第1実施形態に示した図3に示した基板を用意する。ただし、本実施形態では、N+型基板1として、表面が[11−20]オフ面となるものを用いることで、各層の表面が[11−20]オフ面となる基板とする。そして、トレンチ5の形成予定領域が開口するマスク40を用いてエッチングを行うことで、トレンチ5を形成する。
マスク40を除去したのち、CVD法により、N−型層31を形成し、そのまま続けてN+型層32を形成する。例えば、1600℃以下、成長レート1.0μm/h、C/Si原料ガス導入比が1.0以下となる条件下においてN−型層31およびN+型層32を形成する。このとき、N−型層31およびN+型層32にN型不純物としてNまたはAlが導入されるように、例えば窒素(N2)を雰囲気中に導入する。
N−型層31およびN+型層32のうちN+型ソース領域4の表面に形成された部分をエッチバックによって除去した後、基板の表面に垂直にN型不純物となるPやNをイオン注入し、トレンチ5の底面に位置するN−型層31およびN+型層32に加え、N+型ソース領域4の表面を高濃度化させる。これにより、N+型低抵抗領域7における領域7aおよびN+型ソース領域4における領域4aが形成される。なお、このとき形成される領域7aは、トレンチ5の底面にセルフアラインで形成されることから、トレンチ5の両側壁面から等距離の場所で終端することになる。
図示しないマスクを用いて基板を部分的にエッチングすることで、外周領域に凹部20を形成する。その後、エッチングに用いたマスクを一旦除去したのち、再度、P+型領域21の形成予定領域のみが開口するマスク41を形成し、このマスク41の上からP型不純物となるAlまたはBをイオン注入する。これにより、P+型領域21が形成される。
本発明の第3実施形態について説明する。図30は、本実施形態におけるトレンチ型の縦型パワーMOSFETのセル領域の断面構成を示したものである。以下、図30を参照して、本実施形態の縦型パワーMOSFETの構成について説明するが、基本的な構成は上記第2実施形態と同様であるため、異なる部分についてのみ説明する。
まず、第1実施形態に示した図3に示した基板を用意する。ただし、本実施形態では、N+型基板1として、表面が[11−20]オフ面となるものを用いることで、各層の表面が[11−20]オフ面となる基板とする。そして、第2実施形態の図25で示したように、トレンチ5の形成予定領域が開口するマスクを用いてエッチングを行うことで、トレンチ5を形成する。その後、マスクを除去した後、CVD法により、基板の表面に例えば1×1016cm-3のドーパント濃度を有するN−型層31を形成する。
基板の上方から斜めイオン注入を行うことにより、イオン注入領域50を形成する。このとき、注入するイオンとしては、N型不純物、P型不純物もしくは不純物とならないSiC原料が原子(SiまたはC)を用い、ドーピング濃度が1×1020cm-3となるようにしている。
基板の上方から、基板の表面に垂直にN型不純物となるNまたはPをイオン注入する。これにより、イオン注入領域50およびN−型層31のうち基板の表面から露出した部分およびトレンチ5の底面に位置する部分にN型不純物がドーピングされ、N型不純物領域51が形成される。
必要に応じて犠牲酸化等を行った後、熱酸化によってN型不純物層51およびトレンチ5の側壁におけるイオン注入領域50を酸化させることで、N型不純物またはP型不純物もしくはSiC原料となる原子(SiまたはC)がドーピングされた酸化膜8を形成する。この酸化膜8にドーピングされたN型不純物またはP型不純物もしくはSiC原料となる原子(SiまたはC)の濃度は、基本的には、酸化されるN型不純物層51およびイオン注入領域50に含まれているN型不純物またはP型不純物もしくはSiC原料となる原子(SiまたはC)の濃度となる。
本発明の第4実施形態について説明する。本実施形態は、第3実施形態の構造の縦型パワーMOSFETにおけるN−型チャネル層6、N+型低抵抗層7および酸化膜8への不純物などのドーピングをすべてイオン注入によって行うものである。したがって、本実施形態の縦型パワーMOSFETの構造は、第3実施形態の図30で示した構造と同様となる。また、図30中のA−B線上におけるN−型チャネル層6および酸化膜8の膜厚およびN型不純物のドーパント濃度のプロファイルに関しても、ほぼ図31と同様のものとなる。
まず、第3実施形態と同様に、第1実施形態に示した図3に示した基板を用意する。そして、トレンチ5の形成予定領域が開口するマスクを用いてエッチングを行うことで、トレンチ5を形成する。
トレンチ5を形成するために用いたマスクを除去した後、N型不純物を斜めイオン注入を行うことで、基板の表面に例えば1×1016cm-3のドーパント濃度を有するN−型層31を形成する。
基板の上方から再度斜めイオン注入を行うことにより、イオン注入領域50を形成する。このとき、注入するイオンとしては、N型不純物、P型不純物もしくは不純物とならないSiC原料が原子(SiまたはC)を用い、ドーピング濃度が1×1020cm-3となるようにしている。
基板の上方から、基板の表面に垂直にN型不純物となるNまたはPをイオン注入する。これにより、イオン注入領域50およびN−型層31のうち基板の表面から露出した部分およびトレンチ5の底面に位置する部分にN型不純物がドーピングされ、N型不純物領域51が形成される。
上記各実施形態では、N−型チャネル層6を有する蓄積型の縦型パワーMOSFETについて説明したが、N−型チャネル層6を有しない反転型の縦型パワーMOSFETにも本発明を適用することができる。
Claims (15)
- 第1導電型または第2導電型の炭化珪素基板(1)の上に、該炭化珪素基板(1)よりも低濃度な第1導電型の炭化珪素からなる第1半導体層(2)、第2導電型の炭化珪素からなる第2半導体層(3)、第1導電型の炭化珪素からなる第3半導体層(4)が順に形成された、前記炭化珪素基板(1)と前記第1〜第3半導体層(2〜4)とを有してなる半導体基板を用意する工程と、
前記半導体基板のセル領域において、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達するトレンチ (5)を形成する工程と、
前記トレンチ(5)内に、エピタキシャル成長によって第1導電型の第4半導体層(32)を形成する工程と、
前記第4半導体層(32)のうち前記トレンチ(5)の側壁面上に形成された領域が完全に酸化されるように熱酸化を行い、前記トレンチ(5)内にゲート酸化膜として機能する部分を含む酸化膜(8)を形成する工程と、
前記トレンチ(5)内において、前記酸化膜(8)の表面にゲート電極(9)を形成する工程と、
前記第3半導体層(4)と電気的に接続される第1電極(14)を形成する工程と、
前記炭化珪素基板(1)に電気的に接続される第2電極(19)を形成する工程と、を含み、
前記トレンチ(5)を形成する工程では、前記トレンチ(5)の側壁面の面方位を(1−100)面または(11−20)面とすることで、
前記第4半導体層(32)を形成する工程において、前記トレンチ(5)の側壁面上よりも底面上の方で前記第4半導体層(32)が厚くなるようにすることを特徴とする炭化珪素半導体装置の製造方法。 - 前記第4半導体層(32)を形成する工程では、該第4半導体層(32)のうち、前記トレンチ(5)の底面上に形成される部分が側壁面上に形成される部分の3倍となるようにすることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- 前記酸化膜(8)を形成する工程では、前記第4半導体層(32)のうち前記トレンチ(5)の底面の下方に位置する部分の一部が酸化されないまま残るような熱処理を行うことで、前記第4半導体層(32)による低抵抗層(7)を形成することを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。
- 第1導電型または第2導電型の炭化珪素基板(1)の上に、該炭化珪素基板(1)よりも低濃度な第1導電型の炭化珪素からなる第1半導体層(2)、第2導電型の炭化珪素からなる第2半導体層(3)、第1導電型の炭化珪素からなる第3半導体層(4)が順に形成された、前記炭化珪素基板(1)と前記第1〜第3半導体層(2〜4)とを有してなる半導体基板を用意する工程と、
前記半導体基板のセル領域において、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達するトレンチ (5)を形成する工程と、
前記トレンチ(5)内に、エピタキシャル成長によって、前記トレンチ(5)の側壁面上と底面上とで同等の膜厚となるように第1導電型の第4半導体層(32)を形成する工程と、
前記半導体基板の上方から第1導電型不純物をイオン注入することにより、前記トレンチ(5)の底面において、前記第4半導体層(32)よりも下方まで前記第1導電型不純物がドーピングされるようにして低抵抗層(7)を形成する工程と、
前記第4半導体層(32)のうち前記トレンチ(5)の側壁面上に形成された領域が完全に酸化されるように熱酸化を行い、前記トレンチ(5)内にゲート酸化膜として機能する部分を含む酸化膜(8)を形成する工程と、
前記トレンチ(5)内において、前記酸化膜(8)の表面にゲート電極(9)を形成する工程と、
前記第3半導体層(4)と電気的に接続される第1電極(14)を形成する工程と、
前記炭化珪素基板(1)に電気的に接続される第2電極(19)を形成する工程と、を含むことを特徴とする炭化珪素半導体装置 の製造方法。 - 前記酸化膜(8)を形成する工程では、前記トレンチ(5)の底面において、前記第4半導体層(32)の下方に形成された前記低抵抗層(7)が残るような熱処理を行うことを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。
- 前記第4半導体層(32)を形成する工程では、該第4半導体層(32)に含まれる第1導電型不純物の不純物濃度を2×10 16 cm-3以上かつ1×10 20 cm-3以下とすることを特徴とする請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記トレンチ (5)の内壁面に、エピタキシャル成長によってチャネル層(6)として機能する第1導電型の第5半導体層(31)を形成する工程を含み、
前記第4半導体層(32)を形成する工程では、該第4半導体層(32)を前記第5半導体層(31)の上に形成すると共に、該第4半導体層(32)に含まれる第1導電型不純物の不純物濃度が前記第5半導体層(31)よりも高くなるようにすることを特徴とする請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置の製造方法。 - 前記半導体基板(6)の外周領域において、
前記トレンチ(5)を形成する工程にて、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達する凹部(20)も形成し、
前記第5半導体層(31)を形成する工程にて、前記凹部(20)内にも前記第5半導体層(31)を形成し、
前記第4半導体層(32)を形成する工程にて、前記凹部(20)内における前記第5半導体層(31)の表面に前記第4半導体層(32)を形成するようになっており、
さらに、前記セル領域をマスク(33)で覆うことにより、前記凹部(20)内に形成された前記第4、第5半導体層(31、32)のうち、前記セル領域側に位置する部分に第2導電型不純物をイオン注入することにより、第2導電型領域(21)を形成する工程を含んでいることを特徴とする請求項7に記載の炭化珪素半導体装置の製造方法。 - 第1導電型または第2導電型の炭化珪素基板(1)の上に、該炭化珪素基板(1)よりも低濃度な第1導電型の炭化珪素からなる第1半導体層(2)、第2導電型の炭化珪素からなる第2半導体層(3)、第1導電型の炭化珪素からなる第3半導体層(4)が順に形成された、前記炭化珪素基板(1)と前記第1〜第3半導体層(2〜4)とを有してなる半導体基板を用意する工程と、
前記半導体基板のセル領域において、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達するトレンチ (5)を形成する工程と、
前記トレンチ(5)内に、エピタキシャル成長によって第1導電型の第4半導体層(32)を形成する工程と、
前記第4半導体層(32)のうち前記トレンチ(5)の側壁面上に形成された領域が完全に酸化されるように熱酸化を行い、前記トレンチ(5)内にゲート酸化膜として機能する部分を含む酸化膜(8)を形成する工程と、
前記トレンチ(5)内において、前記酸化膜(8)の表面にゲート電極(9)を形成する工程と、
前記第3半導体層(4)と電気的に接続される第1電極(14)を形成する工程と、
前記炭化珪素基板(1)に電気的に接続される第2電極(19)を形成する工程と、を含み、
前記トレンチ (5)の内壁面に、エピタキシャル成長によってチャネル層(6)として機能する第1導電型の第5半導体層(31)を形成する工程を含み、
前記第4半導体層(32)を形成する工程では、該第4半導体層(32)を前記第5半導体層(31)の上に形成すると共に、該第4半導体層(32)に含まれる第1導電型不純物の不純物濃度が前記第5半導体層(31)よりも高くなるようにすることを特徴とする炭化珪素半導体装置の製造方法。 - 前記第4半導体層(32)を形成する工程では、該第4半導体層(32)に含まれる第1導電型不純物の不純物濃度を2×10 16 cm-3以上かつ1×10 20 cm-3以下とすることを特徴とする請求項9に記載の炭化珪素半導体装置の製造方法。
- 前記半導体基板(6)の外周領域において、
前記トレンチ(5)を形成する工程にて、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達する凹部(20)も形成し、
前記第5半導体層(31)を形成する工程にて、前記凹部(20)内にも前記第5半導体層(31)を形成し、
前記第4半導体層(32)を形成する工程にて、前記凹部(20)内における前記第5半導体層(31)の表面に前記第4半導体層(32)を形成するようになっており、
さらに、前記セル領域をマスク(33)で覆うことにより、前記凹部(20)内に形成された前記第4、第5半導体層(31、32)のうち、前記セル領域側に位置する部分に第2導電型不純物をイオン注入することにより、第2導電型領域(21)を形成する工程を含んでいることを特徴とする請求項9または10に記載の炭化珪素半導体装置の製造方法。 - 第1導電型または第2導電型の炭化珪素基板(1)の上に、該炭化珪素基板(1)よりも低濃度な第1導電型の炭化珪素からなる第1半導体層(2)、第2導電型の炭化珪素からなる第2半導体層(3)、第1導電型の炭化珪素からなる第3半導体層(4)が順に形成された、前記炭化珪素基板(1)と前記第1〜第3半導体層(2〜4)とを有してなる半導体基板を用意する工程と、
前記半導体基板のセル領域において、前記第3、第2半導体層(4、3)を貫通して前記第1半導体層(2)まで達するトレンチ (5)を形成する工程と、
前記半導体基板に対して第1導電型不純物、第2導電型不純物もしくは炭化珪素材料となるSiまたはC原子を斜めイオン注入することで、前記トレンチ(5)の側壁を含む内壁に、イオン注入領域(50)を形成する工程と、
前記イオン注入領域(50)のうち前記トレンチ(5)の側壁に形成された領域が完全に酸化されるように熱酸化を行い、前記トレンチ(5)内にゲート酸化膜として機能する部分を含む酸化膜(8)を形成する工程と、
前記トレンチ(5)内において、前記酸化膜(8)の表面にゲート電極(9)を形成する工程と、
前記第3半導体層(4)と電気的に接続される第1電極(14)を形成する工程と、
前記炭化珪素基板(1)に電気的に接続される第2電極(19)を形成する工程と、を含むことを特徴とする炭化珪素半導体装置 の製造方法。 - 前記半導体基板の上方から第1導電型不純物をイオン注入することで、前記トレンチ(5)の底面に、前記イオン注入領域(50)よりも深い第1導電型不純物領域(51)を形成する工程を含み、
前記酸化膜(8)を形成する工程では、前記第1導電型不純物領域(51)が前記トレンチ(5)の底面の下方に残るようにすることで低抵抗層(7)を形成することを特徴とする請求項12に記載の炭化珪素半導体装置の製造方法。 - 前記トレンチ(5)の内壁面に、エピタキシャル成長によってチャネル層(6)として機能する第1導電型の第4半導体層(31)を形成する工程を含み、
前記イオン注入領域(50)を形成する工程では、該第4半導体層(31)に対してイオン注入を行うことで、前記イオン注入領域(50)を形成することを特徴とする請求項12または13に記載の炭化珪素半導体装置の製造方法。 - 前記トレンチ(5)の内壁面に対して第1導電型不純物をイオン注入することで、チャネル層(6)として機能する第1導電型の第4半導体層(31)を形成する工程を含み、
前記イオン注入領域(50)を形成する工程では、該第4半導体層(31)に対してイオン注入を行うことで、前記イオン注入領域(50)を形成することを特徴とする請求項12または13に記載の炭化珪素半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323514A JP4830285B2 (ja) | 2004-11-08 | 2004-11-08 | 炭化珪素半導体装置の製造方法 |
US11/268,612 US7399676B2 (en) | 2004-11-08 | 2005-11-08 | Silicon carbide semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004323514A JP4830285B2 (ja) | 2004-11-08 | 2004-11-08 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006135150A JP2006135150A (ja) | 2006-05-25 |
JP4830285B2 true JP4830285B2 (ja) | 2011-12-07 |
Family
ID=36315422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004323514A Expired - Fee Related JP4830285B2 (ja) | 2004-11-08 | 2004-11-08 | 炭化珪素半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7399676B2 (ja) |
JP (1) | JP4830285B2 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4830285B2 (ja) * | 2004-11-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4545800B2 (ja) * | 2006-02-07 | 2010-09-15 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
US7595241B2 (en) * | 2006-08-23 | 2009-09-29 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
JP4291875B2 (ja) | 2007-07-20 | 2009-07-08 | パナソニック株式会社 | 炭化珪素半導体装置およびその製造方法 |
US7691711B2 (en) * | 2008-01-31 | 2010-04-06 | General Electric Company | Method for fabricating silicon carbide vertical MOSFET devices |
US7825487B2 (en) * | 2008-09-30 | 2010-11-02 | Northrop Grumman Systems Corporation | Guard ring structures and method of fabricating thereof |
US7906427B2 (en) * | 2008-10-14 | 2011-03-15 | General Electric Company | Dimension profiling of SiC devices |
JP2010238738A (ja) | 2009-03-30 | 2010-10-21 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2011049393A (ja) * | 2009-08-27 | 2011-03-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP5621340B2 (ja) * | 2010-06-16 | 2014-11-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JP5533677B2 (ja) * | 2011-01-07 | 2014-06-25 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5954856B2 (ja) | 2011-02-01 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 縦チャネル型ノーマリオフ型パワーjfetの製造方法 |
JP5592997B2 (ja) * | 2011-05-30 | 2014-09-17 | パナソニック株式会社 | 半導体素子およびその製造方法 |
JP2013004636A (ja) * | 2011-06-15 | 2013-01-07 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
JP5505443B2 (ja) * | 2012-03-09 | 2014-05-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6064366B2 (ja) * | 2012-05-18 | 2017-01-25 | 住友電気工業株式会社 | 半導体装置 |
JP6061504B2 (ja) * | 2012-06-07 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
TW201403782A (zh) * | 2012-07-04 | 2014-01-16 | Ind Tech Res Inst | 基底穿孔的製造方法、矽穿孔結構及其電容控制方法 |
WO2014073127A1 (ja) * | 2012-11-09 | 2014-05-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP6007769B2 (ja) * | 2012-12-14 | 2016-10-12 | 豊田合成株式会社 | 半導体装置 |
JP6007770B2 (ja) * | 2012-12-14 | 2016-10-12 | 豊田合成株式会社 | 半導体装置 |
JP5602256B2 (ja) * | 2013-01-11 | 2014-10-08 | 株式会社東芝 | 半導体装置の製造方法 |
JP6164604B2 (ja) | 2013-03-05 | 2017-07-19 | ローム株式会社 | 半導体装置 |
JP6164636B2 (ja) | 2013-03-05 | 2017-07-19 | ローム株式会社 | 半導体装置 |
JP6107453B2 (ja) * | 2013-06-13 | 2017-04-05 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP6125420B2 (ja) * | 2013-12-26 | 2017-05-10 | 株式会社豊田中央研究所 | 半導体装置 |
CN105336785B (zh) * | 2014-08-15 | 2019-03-29 | 北大方正集团有限公司 | 一种耗尽型vdmos器件及其制作方法 |
CN105448733A (zh) * | 2014-09-02 | 2016-03-30 | 北大方正集团有限公司 | 一种耗尽型vdmos器件及其制造方法 |
JP6705155B2 (ja) * | 2015-11-13 | 2020-06-03 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6485382B2 (ja) * | 2016-02-23 | 2019-03-20 | 株式会社デンソー | 化合物半導体装置の製造方法および化合物半導体装置 |
JP6617657B2 (ja) * | 2016-07-29 | 2019-12-11 | 富士電機株式会社 | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
JP6928336B2 (ja) * | 2016-12-28 | 2021-09-01 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP6817895B2 (ja) * | 2017-05-24 | 2021-01-20 | 株式会社東芝 | 半導体装置 |
US10950494B2 (en) | 2018-01-19 | 2021-03-16 | Infineon Technologies Ag | Semiconductor device including first and second contact layers and manufacturing method |
JP7127389B2 (ja) * | 2018-06-28 | 2022-08-30 | 富士電機株式会社 | 炭化珪素半導体装置 |
JP7404722B2 (ja) * | 2019-09-06 | 2023-12-26 | 富士電機株式会社 | 半導体装置 |
JP7476502B2 (ja) * | 2019-09-06 | 2024-05-01 | 富士電機株式会社 | 半導体装置 |
JP2022180233A (ja) * | 2021-05-24 | 2022-12-06 | 富士電機株式会社 | 炭化珪素半導体装置 |
CN116546815B (zh) * | 2023-06-21 | 2023-11-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2910573B2 (ja) * | 1993-09-10 | 1999-06-23 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
JP3471509B2 (ja) * | 1996-01-23 | 2003-12-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP3217690B2 (ja) * | 1996-03-22 | 2001-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
JP2917922B2 (ja) * | 1996-07-15 | 1999-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3461274B2 (ja) * | 1996-10-16 | 2003-10-27 | 株式会社東芝 | 半導体装置 |
US6570185B1 (en) * | 1997-02-07 | 2003-05-27 | Purdue Research Foundation | Structure to reduce the on-resistance of power transistors |
JP2000150877A (ja) * | 1998-11-16 | 2000-05-30 | Nec Corp | 縦型mosfetの製造方法 |
JP4044332B2 (ja) * | 2001-12-26 | 2008-02-06 | 関西電力株式会社 | 高耐電圧半導体装置 |
JP4051971B2 (ja) * | 2002-03-15 | 2008-02-27 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP4114390B2 (ja) * | 2002-04-23 | 2008-07-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP4110875B2 (ja) * | 2002-08-09 | 2008-07-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP4206803B2 (ja) * | 2003-04-07 | 2009-01-14 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
US7223669B2 (en) * | 2004-06-16 | 2007-05-29 | International Business Machines Corporation | Structure and method for collar self-aligned to buried plate |
JP4830285B2 (ja) * | 2004-11-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US7132324B2 (en) * | 2004-12-09 | 2006-11-07 | International Business Machines Corporation | SOI device with different crystallographic orientations |
US20060166433A1 (en) * | 2005-01-26 | 2006-07-27 | Min-Soo Kim | Recessed collar etch for buried strap window formation without poly2 |
-
2004
- 2004-11-08 JP JP2004323514A patent/JP4830285B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-08 US US11/268,612 patent/US7399676B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060097267A1 (en) | 2006-05-11 |
US7399676B2 (en) | 2008-07-15 |
JP2006135150A (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4830285B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR101051850B1 (ko) | 탄화규소 반도체장치 및 그 제조방법 | |
JP6572423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5687956B2 (ja) | 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 | |
JP5428116B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
US9117836B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
JP6032831B2 (ja) | SiC半導体装置及びその製造方法 | |
JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4965576B2 (ja) | 半導体装置及びその製造方法 | |
JP5995347B2 (ja) | SiC半導体装置及びその製造方法 | |
JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2014107420A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP4678902B2 (ja) | 炭化けい素umos半導体素子およびその製造方法 | |
CN109417098B (zh) | 半导体装置及其制造方法 | |
JP5797266B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
JP5669863B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP3759145B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
TW201044587A (en) | Mosfet and method for manufacturing mosfet | |
JP2018206872A (ja) | 半導体装置 | |
JP5059989B1 (ja) | 半導体装置とその製造方法 | |
JP2020035867A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5895750B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP3675414B2 (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4830285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |