CN114467165A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114467165A
CN114467165A CN201980101038.9A CN201980101038A CN114467165A CN 114467165 A CN114467165 A CN 114467165A CN 201980101038 A CN201980101038 A CN 201980101038A CN 114467165 A CN114467165 A CN 114467165A
Authority
CN
China
Prior art keywords
metal layer
electrode
semiconductor device
outer peripheral
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980101038.9A
Other languages
English (en)
Inventor
大佐贺毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114467165A publication Critical patent/CN114467165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体装置，半导体基板具有流动主电流的有源区域以及比有源区域更靠外侧的末端区域，半导体装置具有：第1主电极，其设置于有源区域之上；第2主电极，其设置于半导体基板的与第1主电极相反侧；保护膜，其至少将末端区域覆盖；以及非电解镀层，其设置于没有被保护膜覆盖的第1主电极之上，第1主电极具有：中央部的中央电极；以及外周电极，其与中央电极隔开间隔地沿中央电极设置，保护膜从末端区域设置到外周电极的端缘部，中央电极及外周电极具有：第1金属层；以及第2金属层，其设置于第1金属层之上且包含铝，至少外周电极具有孔部，该孔部将第2金属层贯穿而到达第1金属层。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及将与外部电连接的外部电极和半导体装置的主电极进行焊料接合的半导体装置。
背景技术
在现有半导体装置中，为了降低半导体装置的通电电阻，例如，在专利文献1中公开了将表面电极和外部电极进行焊料接合的结构。在该结构中，由于通电时的热循环，对表面电极产生拉伸应力，有可能从电极端部产生裂缝。就裂缝而言，裂缝从电极向半导体装置内部发展，根据情况，半导体装置有时会电破损，成为用于使产品的热循环耐量提高的课题。
另外，由于有时焊料与表面电极通过热循环而合金化，因此为了确保热循环耐量，还需要使表面电极厚膜化，因此，如专利文献2所公开的那样通常使用镍(Ni)的非电解镀来形成电极。
专利文献1：日本特开2008-182074号公报
专利文献2：日本特开2005-19798号公报
发明内容
即使在使表面电极厚膜化的情况下也有可能在表面电极的端部产生裂缝，如果裂缝发展而到达半导体装置内部，则半导体装置有可能电破损。
本发明就是为了解决上述那样的问题而提出的，其目的在于提供使热循环耐性提高的半导体装置。
本发明涉及的半导体装置在半导体基板的厚度方向上流动主电流，在该半导体装置中，所述半导体基板具有：有源区域，其流动所述主电流；以及比所述有源区域更靠外侧的末端区域，所述半导体装置具有：第1主电极，其设置于所述有源区域之上；第2主电极，其设置于所述半导体基板的与所述第1主电极相反侧；保护膜，其至少将所述末端区域覆盖；以及非电解镀层，其设置于没有被所述保护膜覆盖的所述第1主电极之上，所述第1主电极具有：中央部的中央电极；以及外周电极，其与所述中央电极隔开间隔地沿所述中央电极设置，所述保护膜从所述末端区域设置到所述外周电极的端缘部，所述中央电极及所述外周电极具有：第1金属层；以及第2金属层，其设置于所述第1金属层之上且包含铝，至少所述外周电极具有孔部，该孔部将所述第2金属层贯穿而到达所述第1金属层。
发明的效果
根据本发明涉及的半导体装置，具有将外周电极的第2金属层贯穿而到达第1金属层的孔部，从而第1金属层与第2金属层的接触面积变少，因此在第1金属层与第2金属层的界面处容易产生剥离，即使在由于热循环而沿保护膜与非电解镀层的界面产生了裂缝(界面剥离)的情况下，如果裂缝到达外周电极，则在第1金属层与第2金属层的界面处剥离也会沿水平方向发展，对裂缝沿垂直方向即半导体装置的厚度方向发展进行抑制，热循环耐性提高。
附图说明
图1是表示实施方式1涉及的半导体装置的上表面结构的俯视图。
图2是表示实施方式1涉及的半导体装置的结构的局部剖视图。
图3是表示实施方式1涉及的半导体装置的结构的局部剖视图。
图4是表示实施方式1涉及的半导体装置的结构的局部放大图。
图5是示意性地表示在对实施方式1涉及的半导体装置施加了由通电形成的热循环的情况下产生的裂缝的剖视图。
图6是说明实施方式1涉及的半导体装置的制造方法的局部剖视图。
图7是说明实施方式1涉及的半导体装置的制造方法的局部剖视图。
图8是表示实施方式2涉及的半导体装置的结构的局部剖视图。
图9是表示实施方式3涉及的半导体装置的结构的局部剖视图。
图10是说明实施方式3涉及的半导体装置的制造方法的局部剖视图。
图11是说明实施方式3涉及的半导体装置的制造方法的局部剖视图。
图12是表示实施方式4涉及的半导体装置的结构的局部剖视图。
图13是表示实施方式5涉及的半导体装置的结构的局部剖视图。
图14是说明发射极中央电极和发射极外周电极的间隔与镀层的厚度之间的关系的图。
具体实施方式
<前言>
在下面的说明中，“有源区域”是指在半导体装置的导通状态下流动主电流的区域。另外，下面，“外侧”是朝向半导体装置的外周的方向，“内侧”是与“外侧”相反的方向。另外，在下面的记载中，关于杂质的导电型，通常将N型定义为“第1导电型”，将与N型相反导电型的P型定义为“第2导电型”，但也可以是其相反的定义。
此外，附图只是示意性地示出的，在不同的附图各自示出的图像的尺寸及位置的相互关系未必是准确地记载的，能够进行适当变更。另外，在下面说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称及功能也相同。因此，有时会省略对它们的详细的说明。另外，在本说明书中，在“～之上”及“将～覆盖”这样的情况下，不排除在结构要素之间存在夹杂物。例如，在记载为“在A之上设置的B”或“A将B覆盖”的情况下，可能是指在A和B之间设置有其它结构要素C，也可能是指没有设置其它结构要素C。另外，在下面的说明中，有时使用“上”、“下”、“侧”、“底”、“表”或“背”等表示特定的位置及方向的术语，这些术语只是为了容易对实施方式的内容进行理解，出于方便使用的，与实际实施时的方向没有关系。
另外，“MOS”这样的术语以前用于金属-氧化物-半导体的接合构造，采用了Metal-Oxide-Semiconductor的首字母。但是，特别地，在具有MOS构造的场效应晶体管(下面，仅称为“MOS晶体管”)中，从近年来的集成化、制造工艺的改善等观点出发，栅极绝缘膜及栅极电极的材料不断被改善。
例如，在MOS晶体管中，主要从自对准地形成源极、漏极的观点出发，作为栅极电极的材料能够替代金属而采用多晶硅。另外，从改善电气特性的观点出发，作为栅极绝缘膜的材料采用高介电常数的材料，但该材料未必限于氧化物。
因此，“MOS”这样的术语未必仅限于用在金属-氧化物-半导体的层叠构造中，在本说明书中不以这样的限定为前提。即，鉴于技术常识，这里，“MOS”不仅作为源自其词源的缩写，具有广义上连同导体-绝缘体-半导体的层叠构造也包含在内的意义。
下面，对本发明涉及的半导体装置的实施方式进行说明。此外，下面，作为半导体装置以IGBT(Insulated Gate BipolarTransistor)为例进行说明。
<实施方式1>
<装置结构>
图1是示意性地表示本发明涉及的实施方式1的IGBT 100的上表面结构的俯视图。如图1所示，IGBT 100设置于俯视形状为四边形状的半导体基板1之上，沿其外周部设置有栅极配线51。另外，在IGBT 100的角部之一设置四边形的栅极电极焊盘5，栅极电极焊盘5被栅极配线51包围。
在设置有该栅极电极焊盘5及栅极配线51的部分之外的IGBT 100的主面的大部分设置有发射极电极3(第1主电极)。
发射极电极3设置于IGBT 100的有源区域AR之上，发射极电极3被分割为中央部的发射极中央电极3a、将发射极中央电极3a的外侧包围地配置的发射极外周电极3b。
将比栅极配线51的外周更靠外侧的区域定义为末端区域2。此外，也可以在末端区域2设置用于保持耐压的杂质区域，但省略了图示。另外，以至少将末端区域2和栅极配线51覆盖的方式设置有保护膜4。
在图2中示出图1中的A-A线处的箭头方向剖视图，在图3中示出B-B线处的箭头方向剖视图。如图2及图3所示，IGBT 100在N型的缓冲层16的上主面之上设置N型的漂移层15，在N型的漂移层15的上层部设置有P型的体层10。
另外，在缓冲层16的下主面之上设置P型的集电极层17，在集电极层17的下主面之上设置AlSi(铝-硅合金)的金属层18，在金属层18的下主面之上设置Ni的金属层19而构成集电极(collector)电极(electrode)(第2主电极)。此外，半导体基板1包含集电极层17、缓冲层16、漂移层15及体层10。
在体层10的上层部，选择性地设置N型的多个发射极层12，设置有在厚度方向上将发射极层12及体层10贯穿而到达漂移层15内的多个沟槽栅极电极11。
另外，在漂移层15之上(体层10之上)设置层间绝缘膜13，在层间绝缘膜13设置有在厚度方向上将层间绝缘膜13贯穿而到达发射极层12的多个接触电极14。
发射极中央电极3a及发射极外周电极3b具有金属层6(第1金属层)和金属层7(第2金属层)的层叠构造，该金属层6以与多个接触电极14接触的方式设置于层间绝缘膜13之上，该金属层7设置于金属层6之上，在金属层7之上设置有镀层8。这里，金属层6例如是在TiN(氮化钛)之上层叠了Ti(钛)的(Ti/TiN)阻挡金属，金属层7例如是铝层，镀层8例如是含有磷的镍(NiP)的非电解镀镍层(非电解镀层)。
在金属层7形成有在厚度方向上将金属层7贯穿而到达金属层6之上的孔部9，在孔部9填充有镀层8。
以从图1中的栅极电极焊盘5的端缘部之上将发射极外周电极3b的外侧端缘部之上覆盖，并且从图2中的发射极外周电极3b的外侧端缘部之上将栅极配线51之上覆盖的方式，设置有例如由聚酰亚胺构成的保护膜4。
这里，在图4中示出图2中的区域“X”的放大图。图4是表示沟槽栅极电极11和接触电极14的详情的图。如图4所示，就沟槽栅极电极11而言，以覆盖在厚度方向上将发射极层12及体层10贯穿而到达漂移层15内的栅极沟槽113的内表面的方式设置栅极绝缘膜111，在被栅极绝缘膜111覆盖的栅极沟槽113内埋入有栅极电极112。
沟槽栅极电极11之上被层间绝缘膜13覆盖，但成为如下结构，即，经由在未图示的部分设置的层间绝缘膜13的开口部与栅极配线51电连接，被供给栅极电压。
接触电极14构成为，在开口部131内埋入有金属层6，该开口部131在厚度方向上将层间绝缘膜13贯穿而到达发射极层12。而且，在被埋入至开口部131内的金属层6中，在开口部141埋入有钨(W)层142，金属层6与钨层142构成接触电极14。金属层6是为了降低上部的金属层7与钨层142(接触电极14)的接触电阻而设置的。
图5是示意性地表示在将焊料层20接合于镀层8之上，施加了由通电形成的热循环的情况下产生的裂缝21的剖视图。
如图5所示，通过热循环产生的裂缝21沿保护膜4和镀层8的界面发展，如果与金属层7接触，则首先，在镀层8和金属层7的界面处产生界面剥离(裂缝)。之后，如果剥离到达金属层6之上，则由于形成有孔部9，从而金属层6与金属层7的接触面积变少，因此在金属层7和金属层6的界面处产生剥离。其结果，剥离在水平方向上发展，对剥离在垂直方向即IGBT100的厚度方向上发展进行抑制，对IGBT 100的元件构造破损进行抑制，与以往相比能够延长装置寿命。
此外，界面的剥离在发射极外周电极3b之上发展，但发射极外周电极3b与发射极中央电极3a是分离的，因此对裂缝达到发射极中央电极3a进行抑制。
<制造方法>
接着，使用按顺序表示制造工序的剖视图即图6及图7，对IGBT 100的制造方法进行说明。此外，层间绝缘膜13以下的结构为公知的结构，制造方法也能够使用公知的技术，因此省略说明。
在使用现有技术形成了层间绝缘膜13以下的结构后，在图6所示的工序中，在层间绝缘膜13内形成接触电极14，并且在层间绝缘膜13之上形成例如Ti/TiN的阻挡金属作为金属层6，在金属层6之上形成铝层作为金属层7。金属层7也可以是铝合金层。
此外，金属层6形成于有源区域之上，未形成于栅极电极焊盘5及栅极配线51的形成区域，金属层6与金属层7的层叠构造形成于有源区域之上。另外，也可以在栅极电极焊盘5及栅极配线51的形成区域也形成金属层6，设为与金属层7的层叠构造。
经过照相制版(光刻)工序和蚀刻工序，将金属层6和金属层7的层叠构造及金属层7图案化，在保护膜4与层间绝缘膜13接触的区域及将发射极中央电极3a和发射极外周电极3b分离的区域开设开口。然后，例如通过聚酰亚胺选择性地形成保护膜4。此外，金属层6及金属层7的蚀刻能够使用公知的蚀刻工序。
接着，在通过相对于铝的非电解NiP镀敷形成镀层8之前，通过实施锌酸盐处理作为前置处理而使金属层7产生Al点蚀，如图7所示，形成在厚度方向上将金属层7贯穿的多个孔部9。
这里，由锌酸盐处理形成的Al点蚀的深度为0.5μm～1μm左右，因此金属层7的厚度大于或等于0.5μm而小于或等于1μm，更优选设为0.5μm左右，使得孔部9可靠地将金属层7贯穿。此外，将金属层6的厚度设为0.1μm左右，将镀层8的厚度设为5μm左右。
之后，通过利用非电解NiP镀敷形成镀层8，从而得到具有图2及图3所示的剖面结构的IGBT 100。
由于将通过锌酸盐处理形成的Al点蚀用作孔部9，因此能够省略在金属层形成孔部9的加工处理，因此能够削减加工所需要的工序及费用，能够对由设置孔部9造成的生产率的降低进行抑制。
<实施方式2>
图8是表示本发明涉及的实施方式2的IGBT 200的结构的剖视图，与图1中的B-B线处的箭头方向剖视图对应。此外，IGBT200的上表面结构与图1所示的IGBT 100的俯视图相同。
如图8所示，IGBT 200的发射极外周电极3b处的孔部91比发射极中央电极3a处的孔部9形成得大。通过将发射极外周电极3b处的孔部91设得大，从而能够更可靠地使在对IGBT 200施加了热循环的情况下产生的裂缝(界面剥离)在发射极外周电极3b的水平方向上发展，能够对剥离在垂直方向即IGBT 200的厚度方向上发展进行抑制，对IGBT 200的元件构造破损进行抑制，与以往相比延长装置寿命。
这样，为了将发射极外周电极3b处的孔部91形成得比发射极中央电极3a处的孔部9大，在由AlSi构成的金属层7的形成中，将成为发射极中央电极3a及栅极电极焊盘5(未图示)的部分的形成工序和成为发射极外周电极3b的部分的形成工序分开，以成为发射极外周电极3b的部分的金属层7的硅浓度比成为发射极中央电极3a及栅极电极焊盘5的部分的金属层7的硅浓度高的方式由不同的膜材料形成。
通常，AlSi的Si含有率为1％左右，但通过将其提高至10％左右，在金属层7中大量地形成硅粒(硅的偏析)。在形成镀层8之前的锌酸盐处理时，硅粒也从金属层7脱离，由此在成为发射极外周电极3b的部分的金属层7形成比发射极中央电极3a处的孔部9大的孔部91。
金属层7的形成使用溅射法，通过使用Si组成比不同的溅射靶材，能够在成为发射极中央电极3a的部分和成为发射极外周电极3b及栅极电极焊盘5的部分改变Si浓度。即，在形成成为发射极中央电极3a及栅极电极焊盘5(未图示)的部分的金属层7时，使用Si组成比为1％左右的溅射靶材，在形成成为发射极外周电极3b的部分时，使用Si组成比为10％左右的溅射靶材即可。
<实施方式3>
<装置结构>
图9是表示本发明涉及的实施方式3的IGBT 300的结构的剖视图，与图1中的A-A线处的箭头方向剖视图对应。此外，IGBT300的上表面结构与图1所示的IGBT 100的俯视图相同。
如图9所示，就IGBT 300而言，发射极外周电极3b处的孔部92形成得比发射极中央电极3a及栅极电极焊盘5处的孔部9深且大，发射极外周电极3b处的孔部92将金属层7贯穿而到达金属层6之上，相对于此，发射极中央电极3a及栅极电极焊盘5处的孔部9没有将金属层7贯穿。
通过以将金属层7贯穿而到达金属层6之上的方式形成发射极外周电极3b处的孔部92，从而能够使在对IGBT 300施加热循环的情况下产生的裂缝(界面剥离)在发射极外周电极3b的水平方向上发展，能够对剥离在垂直方向即IGBT 300的厚度方向上发展进行抑制，对IGBT 300的元件构造破损进行抑制，与以往相比延长装置寿命。
这里，发射极外周电极3b处的孔部92是通过蚀刻选择性地形成的孔，发射极中央电极3a处的孔部9及栅极电极焊盘5通过由在形成镀层8之前的锌酸盐处理形成的Al点蚀形成，是非选择性地形成的孔。
<制造方法>
接着，使用按顺序表示制造工序的剖视图即图10及图11，对IGBT 300的制造方法进行说明。此外，层间绝缘膜13以下的结构为公知的结构，制造方法也能够使用公知的技术，因此省略说明。
在使用现有技术形成了层间绝缘膜13以下的结构后，在层间绝缘膜13内形成接触电极14，并且在层间绝缘膜13之上形成例如Ti/TiN的阻挡金属作为金属层6，在金属层6之上形成铝层作为金属层7。此外，金属层6形成于有源区域之上，未形成于栅极电极焊盘5及栅极配线51的形成区域，金属层6与金属层7的层叠构造形成于有源区域之上。此外，也可以在栅极电极焊盘5及栅极配线51的形成区域也形成金属层6，设为与金属层7的层叠构造。
经过照相制版工序和蚀刻工序，将金属层6和金属层7的层叠构造及金属层7图案化，在保护膜4与层间绝缘膜13接触的区域及将发射极中央电极3a和发射极外周电极3b分离的区域开设开口。然后，例如通过聚酰亚胺选择性地形成保护膜4。
之后，再次经过照相制版工序，在图10所示的工序中，在成为发射极外周电极3b的部分的金属层7之上设置成为孔部92的部分为开口部OP的抗蚀剂掩模RM。该抗蚀剂掩模RM不具有开口部OP之外的开口部，成为发射极中央电极3a及栅极电极焊盘5的部分的金属层7之上被抗蚀剂掩模RM覆盖。
之后，通过蚀刻工序，经由开口部OP对金属层6与金属层7的层叠构造进行蚀刻，由此形成将金属层7贯穿而到达金属层6之上的孔部92。
在除去了抗蚀剂掩模RM后，在通过相对于铝的非电解NiP镀敷而形成镀层8之前，实施锌酸盐处理。由此，如图11所示，在成为发射极中央电极3a及栅极电极焊盘5的部分的金属层7产生Al点蚀，形成孔部9。
这里，通过将金属层7的厚度设为大于或等于1.5μm，从而孔部9无法将金属层7贯穿，在发射极中央电极3a及栅极电极焊盘5处，孔部9没有到达金属层6之上。此外，从确保镀层8的平坦性的观点出发，优选将金属层7的厚度设为大于或等于1.5μm而小于或等于2μm。
另外，通过锌酸盐处理在发射极外周电极3b也产生Al点蚀，但由于金属层7的厚度大于或等于1.5μm，因此由Al点蚀形成的孔部9无法将金属层7贯穿，因此省略了图示。
之后，通过利用非电解NiP镀敷形成镀层8，从而得到具有图9所示的剖面结构的IGBT 300。
这样，通过利用蚀刻来形成发射极外周电极3b处的孔部92，能够任意地对孔部92的大小、形状、个数及配置图案进行设定，因此能够对发射极外周电极3b处的金属层7和金属层6的界面处的界面剥离(裂缝)的发展进行控制，能够可靠地使裂缝在水平方向上发展。
另外，由于发射极中央电极3a及栅极电极焊盘5的孔部9无法将金属层7贯穿，因此能够避免接触电阻大的金属层6与镀层8的接触，接触电阻小的金属层6与金属层7的接触面积增加，通电时的电阻降低，IGBT 300的电气性能提高。
<实施方式4>
图12是表示本发明涉及的实施方式4的IGBT 400的结构的剖视图，与图1中的B-B线处的箭头方向剖视图对应。此外，IGBT400的上表面结构与图1所示的IGBT 100的俯视图相同。
如图12所示，就IGBT 400而言，发射极中央电极3a及栅极电极焊盘5处的金属层7的厚度形成得比发射极外周电极3b处的金属层7的厚度厚，发射极中央电极3a的孔部9没有将金属层7贯穿。另一方面，发射极外周电极3b处的孔部9将金属层7贯穿而到达金属层6之上。
这样，为了使发射极中央电极3a及栅极电极焊盘5处的金属层7的厚度形成得比发射极外周电极3b处的金属层7的厚度厚，在金属层7的形成中，将成为发射极中央电极3a及栅极电极焊盘5的部分的形成工序和成为发射极外周电极3b的部分的形成工序分开。
而且，将成为发射极中央电极3a及栅极电极焊盘5的部分的金属层7的厚度设为大于或等于1.5μm，成为发射极外周电极3b的部分的金属层7的厚度大于或等于0.5μm而小于或等于1μm，更优选设为0.5μm左右，使得孔部9可靠地将金属层7贯穿。此外，从确保镀层8的平坦性的观点出发，优选将成为发射极中央电极3a及栅极电极焊盘5的部分的金属层7的厚度设为大于或等于1.5μm而小于或等于2μm。
通过设为这样的结构，从而在发射极外周电极3b处，能够使在对IGBT 400施加了热循环的情况下产生的裂缝(界面剥离)在发射极外周电极3b的水平方向上发展，能够对剥离在垂直方向即IGBT 400的厚度方向上发展进行抑制，对IGBT 400的元件构造破损进行抑制，与以往相比延长装置寿命。
另外，由于发射极中央电极3a及栅极电极焊盘5的孔部9无法将金属层7贯穿，因此能够避免接触电阻大的金属层6与镀层8的接触，接触电阻小的金属层6与金属层7的接触面积增加，通电时的电阻降低，IGBT 400的电气性能提高。
<实施方式5>
图13是表示本发明涉及的实施方式5的IGBT 500的结构的剖视图，与图1中的B-B线处的箭头方向剖视图对应。此外，IGBT500的上表面结构与图1所示的IGBT 100的俯视图相同。
如图13所示，IGBT 500成为在发射极外周电极3b的下部没有设置沟槽栅极电极11，即，不具有IGBT的最小单位构造即单位单元(unit cell)的结构。
通过采用上述结构，发射极外周电极3b的金属层6的平坦性提高，在对IGBT 500施加了热循环的情况下产生的裂缝(界面剥离)在发射极外周电极3b处的金属层7与金属层6的界面处容易沿水平方向发展，能够对剥离在垂直方向即IGBT 500的厚度方向上发展进行抑制，对IGBT 500的元件构造破损进行抑制，与以往相比延长装置寿命。
此外，由于在发射极外周电极3b的下部没有设置沟槽栅极电极11，因此IGBT 500中的单位单元的个数相应地减少。因此，为了对单位单元的减少进行抑制，使发射极外周电极3b的水平方向上的长度尽可能短，例如设为5μm左右。
<发射极中央电极和发射极外周电极的间隔与镀层的厚度之间的关系>
图14是说明发射极中央电极和发射极外周电极的间隔与镀层的厚度之间的关系的图，是以图1中的B-B线处的箭头方向剖视图为基础的图。在图14中，示出将发射极中央电极3a与发射极外周电极3b的间隔设为d，将镀层8的厚度设为t，示出间隔d与厚度t之间的关系为d>2t的情况。
在该情况下，相对于镀层8，发射极中央电极3a与发射极外周电极3b的间隔过宽，在将焊料层20接合于镀层8之上的情况下，焊料层20仅在发射极中央电极3a之上润湿扩展，施加了热循环的情况下的裂缝在发射极中央电极3a之上产生，装置寿命有可能降低。
另一方面，通过以间隔d与厚度t之间的关系成为d≤2t的方式对发射极中央电极3a和发射极外周电极3b的间隔进行设定，从而在发射极中央电极3a之上及发射极外周电极3b之上形成的镀层8平滑地连接，焊料层20在发射极中央电极3a及发射极外周电极3b的上方在镀层8之上的整面润湿扩展。因此，施加了热循环的情况下的裂缝容易在发射极外周电极3b之上产生。
此外，就实施方式1～5中的IGBT 100～500而言，由于以间隔d与厚度t之间的关系为d≤2t的方式进行设定，因此裂缝在发射极外周电极3b的水平方向上发展。
<其它应用例>
在以上说明过的实施方式1～5中，以沟槽栅型的IGBT为例进行了说明，但实施方式1～5的结构既能够应用于平面栅型的IGBT，也能够应用于MOS晶体管，还能够应用于PN结二极管等各种二极管。特别地，如果是平面栅型的IGBT及MOS晶体管，则实施方式5的结构特别有效，发射极外周电极3b的金属层6的平坦性大幅提高。
另外，在以上说明过的实施方式1～5中，没有对半导体基板1的材质进行特别限定，但半导体基板1可以是硅，也可以是SiC(碳化硅)，另外，也可以是碳化硅之外的宽带隙半导体，例如GaN(氮化镓)。
特别地，SiC的绝缘破坏强度高至Si的约10倍，能够将半导体层的厚度降低为Si的约1/10，因此SiC半导体装置能够实现低导通电压，另外，在高温下也能够进行动作，因此SiC半导体装置与Si半导体装置相比能够实现小型化及高效化。
虽然对本发明进行了详细说明，但上述的发明在全部的方面都只是例示，本发明并不限定于此。应当理解为，在不脱离本发明的范围的情况下，会设想到未例示的无数的变形例。
此外，本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。

Claims (10)

1.一种半导体装置，其在半导体基板的厚度方向上流动主电流，
在该半导体装置中，
所述半导体基板具有：
有源区域，其流动所述主电流；以及
比所述有源区域更靠外侧的末端区域，
所述半导体装置具有：
第1主电极，其设置于所述有源区域之上；
第2主电极，其设置于所述半导体基板的与所述第1主电极相反侧；
保护膜，其至少将所述末端区域覆盖；以及
非电解镀层，其设置于没有被所述保护膜覆盖的所述第1主电极之上，
所述第1主电极具有：
中央部的中央电极；以及
外周电极，其与所述中央电极隔开间隔地沿所述中央电极设置，
所述保护膜从所述末端区域设置到所述外周电极的端缘部，
所述中央电极及所述外周电极具有：
第1金属层；以及
第2金属层，其设置于所述第1金属层之上且包含铝，
至少所述外周电极具有孔部，该孔部将所述第2金属层贯穿而到达所述第1金属层。
2.根据权利要求1所述的半导体装置，其中，
所述孔部是通过点蚀形成的孔，该点蚀由形成所述非电解镀层前的前置处理形成。
3.根据权利要求2所述的半导体装置，其中，
所述第2金属层由铝-硅合金构成，
所述外周电极的所述第2金属层的硅浓度比所述中央电极的所述第2金属层的硅浓度高。
4.根据权利要求1所述的半导体装置，其中，
所述孔部为选择性地形成的孔。
5.根据权利要求2所述的半导体装置，其中，
所述中央电极具有所述孔部，
所述中央电极的所述第2金属层的厚度被设定为，比所述外周电极的所述第2金属层的厚度厚，并且所述孔部没有将所述第2金属层贯穿的厚度。
6.根据权利要求1所述的半导体装置，其中，
所述有源区域在所述外周电极的下方不具有所述半导体装置的最小单位构造即单位单元。
7.根据权利要求1所述的半导体装置，其中，
所述中央电极与所述外周电极的间隔设定得比所述非电解镀层的厚度小。
8.根据权利要求2所述的半导体装置，其中，
所述第2金属层的厚度设定为大于或等于0.5μm。
9.根据权利要求4所述的半导体装置，其中，
所述中央电极的所述第2金属层的厚度及所述外周电极的所述第2金属层的厚度设定为大于或等于1.5μm。
10.根据权利要求5所述的半导体装置，其中，
所述中央电极的所述第2金属层的厚度设定为大于或等于1.5μm，
所述外周电极的所述第2金属层的厚度设定为大于或等于0.5μm。
CN201980101038.9A 2019-10-08 2019-10-08 半导体装置 Pending CN114467165A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/039677 WO2021070252A1 (ja) 2019-10-08 2019-10-08 半導体装置

Publications (1)

Publication Number Publication Date
CN114467165A true CN114467165A (zh) 2022-05-10

Family

ID=75437365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980101038.9A Pending CN114467165A (zh) 2019-10-08 2019-10-08 半导体装置

Country Status (5)

Country Link
US (1) US11876062B2 (zh)
JP (1) JP7170894B2 (zh)
CN (1) CN114467165A (zh)
DE (1) DE112019007795T5 (zh)
WO (1) WO2021070252A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062781A1 (ja) * 2021-10-14 2023-04-20 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101024A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005019798A (ja) 2003-06-27 2005-01-20 Denso Corp モールド型半導体装置及びその製造方法
US7193326B2 (en) 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4627399B2 (ja) 2003-07-30 2011-02-09 ルネサスエレクトロニクス株式会社 縦型電界効果トランジスタ及びその製造方法
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
DE102007008777B4 (de) * 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
JP2010121151A (ja) 2008-11-17 2010-06-03 Fuji Electric Systems Co Ltd 表面処理方法
JP5649322B2 (ja) * 2010-04-12 2015-01-07 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR101527270B1 (ko) * 2010-06-24 2015-06-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP6101183B2 (ja) * 2013-06-20 2017-03-22 株式会社東芝 半導体装置
JP6834156B2 (ja) * 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP2017069569A (ja) * 2016-11-16 2017-04-06 三菱電機株式会社 半導体装置
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
KR102184252B1 (ko) 2017-03-16 2020-11-30 미쓰비시덴키 가부시키가이샤 반도체 장치
JP7057488B2 (ja) * 2017-09-27 2022-04-20 日亜化学工業株式会社 半導体装置及び半導体装置の製造方法
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2021070252A1 (ja) 2021-04-15
JP7170894B2 (ja) 2022-11-14
JPWO2021070252A1 (zh) 2021-04-15
DE112019007795T5 (de) 2022-06-30
US20220399291A1 (en) 2022-12-15
US11876062B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
JP6835241B2 (ja) 半導体装置
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10403554B2 (en) Method for manufacturing semiconductor device
JP2008518445A (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
TW200929408A (en) Wafer level chip scale packaging
JP2006173437A (ja) 半導体装置
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
CN114467165A (zh) 半导体装置
US10903354B2 (en) Semiconductor device
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
JP2020036048A (ja) ＳｉＣ半導体装置
JP2020150137A (ja) 半導体装置
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
JP2010050315A (ja) ショットキーバリアダイオード
JP7346855B2 (ja) 半導体装置
JP2021168418A (ja) 半導体装置
US20160163806A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2008085199A (ja) 半導体装置
US20230215840A1 (en) Semiconductor device
JP7415413B2 (ja) 半導体装置
JP6630410B1 (ja) ＳｉＣ半導体装置
JP2008085190A (ja) 半導体装置
JP7400487B2 (ja) 半導体装置
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7310356B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination