JP5649322B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5649322B2
JP5649322B2 JP2010091131A JP2010091131A JP5649322B2 JP 5649322 B2 JP5649322 B2 JP 5649322B2 JP 2010091131 A JP2010091131 A JP 2010091131A JP 2010091131 A JP2010091131 A JP 2010091131A JP 5649322 B2 JP5649322 B2 JP 5649322B2
Authority
JP
Japan
Prior art keywords
metal layer
plating
semiconductor device
plating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010091131A
Other languages
English (en)
Other versions
JP2011219828A (ja
Inventor
洋平 竹本
洋平 竹本
竜太 川下
竜太 川下
裕一郎 鈴木
裕一郎 鈴木
砂本 昌利
昌利 砂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010091131A priority Critical patent/JP5649322B2/ja
Publication of JP2011219828A publication Critical patent/JP2011219828A/ja
Application granted granted Critical
Publication of JP5649322B2 publication Critical patent/JP5649322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • ing And Chemical Polishing (AREA)

Description

この発明は、パターン外析出を抑制し、密着力の低下を防止することができる半導体装置および半導体装置の製造方法に関するものである。
IGBT(Insulated Gate Bipolar Transistor)等のパワー半導体素子の裏面電極は、半導体ウエハ全面に形成され、複数の電極材料から成る多層構造に成っている。例えば、IGBTの場合、裏面電極には接続に必要なはんだ付け性が満足するよう、一般的にAl、Ni、Auから成る多層構造の表面処理が施されている。電極の形成方法として、スパッタ、蒸着等の乾式成膜法とめっき等の湿式成膜法がある。乾式成膜法は電極の成膜方法として一般的な方法であるが、スループット(単位時間あたりの半導体ウエハ処理量)の増大、コスト削減の点から、近年では湿式成膜による電極の形成が注目されており、その湿式成膜法の一つとして無電解めっきが広く用いられている。
一般的に半導体素子用の無電解めっきは前処理液の液性により、アルカリ法と酸性法があり、アルカリ法は前処理液の基本組成が水酸化ナトリウムであるため、半導体ウエハのパターン保護等に使用されているレジストに損傷を与え、Na汚染の懸念がある。一方、酸性法は、液の基本組成がフッ化物、硫酸等の酸であり、アルカリ法と比べレジストの損傷が軽微であるため、レジストが多用されている半導体ウエハに対して多く使用されている。酸性法においては、前処理液に硫酸、塩酸、リン酸、フッ化水素酸から成る液から1種または2種以上を組み合わせた酸性タイプの液を使用し、めっきする方法がある(例えば、特許文献1参照)。
特開2004−263267号公
従来の半導体装置および半導体装置の製造方法は酸性法をパワー半導体素子の電極形成に利用する場合、Al合金電極に対する反応性がアルカリ法よりも低いため、Al電極のエッチング量を最小限に抑えられるメリットがある反面、後に形成されるめっき膜とのアンカー効果が小さくなり、Al電極とめっき膜間の密着力が非常に小さくなるという問題点がある。
また、酸性法はエッチング工程でAlスマット除去をかねる場合があるため、エッチング液、そしてジンケート液にフッ化物系の酸を使用することが多い。フッ化物系の酸はAl電極だけではなく、パターン外ベアシリコンの自然酸化膜も同時にエッチングしてしまうため、半導体ウエハ端面、ダイシングライン等のベアシリコン部位に非選択的にめっきが析出してしまう問題点があった。
さらにはそのことにより、装置の誤認知が発生し、搬送ミスやダイシング工程におけるダイシングブレードの破損、結果、半導体ウエハチッピングを誘発し、歩留まりが低下するという問題点があった。さらには、近年、高速ダイシング、高品質ダイシング等が可能な透過性レーザ光を利用したステルスダイシングが利用されており、このステルスダイシングについては、ダイシングラインへの非選択的なめっきの析出がレーザ光の集光位置を変化させるという問題点があった。
この発明は上記のような課題を解決するために成されたものであり、パターン外析出を抑制し、密着力の低下を防止することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
この発明は、半導体Siウエハと、半導体Siウエハ上にパターンニングして形成され最表面に複数の凹部が形成されたAl−Si金属層と、複数の凹部が形成されたAl−Si金属層上に形成されたAl2O3酸化膜およびと半導体Siウエハが露出した箇所上に形成されたSiO2酸化膜と、複数の凹部が形成されたAl−Si金属層上にAl2O3酸化膜を介して各凹部を埋め込むように形成されたNiめっき膜とを備えたものである。
また、この発明は半導体Siウエハの表裏面にパターニングして形成されたAl−Si金属層の最表面に複数のSi粒を形成を100〜400℃の間で処理するベーク処理工程と、
各Si粒を選択的に除去し各マイクロ孔を形成するとともにAl−Si金属層上にAl2O3酸化膜および半導体Siウエハが露出した箇所上にSiO2酸化膜を形成するエッチング処理工程と、
各マイクロ孔の大きさを大きくして凹部として形成するジンケート処理工程と、
Al−Si金属層上に各凹部が埋め込まれるようにNiめっき膜を形成する無電解めっき法工程とを備えたものである。
この発明の半導体装置は、上記のように構成されているので、パターン外析出を抑制し、密着力の低下を防止することができる。
また、この発明の半導体装置の製造方法は、上記のように行われているので、パターン外析出を抑制し、密着力の低下を防止することができる。
この発明の実施の形態1の半導体装置の構成を示す断面図である。 この発明の実施の形態1の半導体装置の製造方法を示す断面図である。 この発明の実施の形態2の半導体装置および半導体装置の製造方法を示す断面図である。 この発明の比較例1の半導体装置の断面図である。
実施の形態1.
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1における半導体装置の構成を示す図、図2は図1に示した半導体装置の製造方法を示す図である。図において、Siを主原料とした半導体ウエハ1と、半導体ウエア1の表裏面上の所望の箇所にパターニングして形成された、配線層としてのAl−Si金属層2およびダイシングするためのラインとしてのダイシングライン13およびこれらAl−Si金属層2およびダイシングライン13をパターンするための有機材料にて成るレジスト5と、Al−Si金属層2の最表面に形成された深さが例えば50nm〜500nmにて成る凹部9と、Al−Si金属層2および半導体ウエハ1の露出した箇所、すなわち、ダイシングライン13上および半導体ウエハ1のエッジ部分上に形成された酸化膜11と、Al−Si金属層2上にこの酸化膜11を介して凹部9内を埋め込むように形成されためっき膜15とを備えている。そして、めっき膜15は、Al−Si金属層2上に形成された例えばNiから成るNiめっき膜3と、Niめっき膜3上に形成された例えばAuから成るAuめっき膜4とにて構成されている。尚、半導体ウエハが露出した箇所とは、Al−Si金属層のパターニングにおいて露出している箇所を示すものであり、レジスト5が形成されている箇所には酸化膜11は形成されていないものである。
次に上記のように構成された実施の形態1の半導体装置の製造方法について図2を交えて説明する。まず、半導体ウエハ1の表面にレジスト5にて所定の位置に所定の形状で開口電極がパターニングされたAl−Si合金層2およびダイシングライン13を形成する(図2(a))。この、Al−Si金属層2は例えばスパッタ法にて成膜され、膜厚は適宜設定が可能であるが、0.5μm〜5μmであることが好ましい。
次に、ベーク処理を行う。このベーク処理は加熱を行う処理のことであり、Al−Si金属層2内に分散しているSiの一部をAl−Si金属層2の最表面に凝集させ複数のSi粒7を形成する(図2(b))。ベーク処理の具体的な方法としては、ベーク処理の温度、時間は個々のスパッタ装置の性能、Al−Si金属層2のSi含有量等により、形成されるAl−Si金属層2の膜質が異なるため、特に限定されないが、ポリイミドの変形や灰化の抑制等、パターン保護の点から、例えば、100℃〜400℃で30分〜120分のベーク処理が好ましい。このようなベーク処理を行うと、Al−Si金属層2の最表面に平均深さ数十nm程度のSi粒7を凝集させて形成することができる。次に、脱脂処理を行い、Al−Si金属層2から有機異物、無機異物等の表面汚染物を除去し、液ぬれ性を確保する。
次に、エッチング処理を行い、Al−Si金属層2の最表面に凝集させた複数のSi粒7を選択的にエッチングし、Al−Si金属層2の最表面に数十nm程度のマイクロ孔8を形成する(図2(c))。エッチング処理の工程とは、一般的なエッチング処理の工程同様にAl−Si金属層2の最表面全体をエッチングし、Al−Si金属層2を活性化させる工程と、本発明の特徴と成るAl−Si金属層2の後述工程にて形成されるNiめっき層3との密着力の低下を防止させるため、Al−Si金属層2の最表面に形成されたSi粒7を選択的に除去する工程、および半導体ウエハ1の露出したベアシリコン上に酸化膜11を形成する工程を同時に行うものである。
エッチング処理の具体的な方法としては、エッチング処理に使用するエッチング液として、フッ化物に酸化剤を混合させたエッチング液を用いることである。また、例えば、フッ化物としては、フッ化水素酸、または、フッ化アンモニウムを用いることが好ましく、酸化剤としては過酸化水素または硝酸を用いることが好ましい。より好ましくは、0.1wt%〜0.5wt%に調整したフッ化水素酸または0.5wt%〜1.0wt%に調整したフッ化アンモニア水溶液に0.1wt%〜10wt%に調整した過酸化水素または0.1wt%〜10wt%に調整した硝酸を加え調整したエッチング液のいずれかを用いることが好ましい。尚、本発明において特に断らない限りwt%は、調整した溶液全体に対する値を示す。
このような特定の濃度に調整したフッ化物と酸化剤とを混合したエッチング液によりエッチング処理することで、上記のSi粒7の除去をより完全なものとし、後述工程にて形成されるNiめっき膜3との密着力を高めることができる。また、エッチング処理におけるエッチング液への浸漬時間は、後述のエッチング液の液温などにも影響されるため、特に限定されないが、通常、30秒〜180秒とすることで、Si粒7の除去を完全なものとし、後述工程にて形成されるNiめっき膜3との密着力を高めることができる。また、エッチング処理におけるエッチング液を液温は、室温で処理することが可能であるが、適宜液温を調整してもよい。また、エッチング効率および電極保護等の点から、15℃〜30℃に調整しておくことがより好ましい。
以上のことを考慮すると、エッチング処理の種類と液温と時間との組み合わせとしては、例えば、0.5wt%のフッ化アンモニウム水溶液に0.1wt%〜10wt%の過酸化水素を混合した水溶液をエッチング液として使用する場合、液温、15℃〜25℃、処理時間60秒〜180秒であることが好ましい。フッ化物と酸化剤との混合されたエッチング液の使用により、Si粒7の除去と同時にダイシングライン13、半導体ウエハ1のエッジ等のベアシリコン上の酸化膜が形成される。このためNiめっき膜との密着力の低下を防止するとベアシリコンへの非選択的なNiめっき膜の析出は抑制できる。
このような上記エッチング液を使用することにより、このAl−Si金属層2の最表面に形成されたSi粒7を選択的に除去し、Al−Si金属層2にマイクロ孔8を形成することができる理由について説明する。それは、酸化剤の作用により、Al−Si電極層2の最表面に形成されたSi粒7は酸化されSiO2と成り、SiO2がエッチング液のフッ化物により溶解除去されるためである。また、半導体ウエハ1が露出している部分は上記に示した部分(ベアシリコンの部分)と同様、スライトエッチングされる。しかしながら、エッチング後のベアシリコンには上記酸化剤の効果により酸化膜11が形成されるため、非選択的なNiめっき膜の析出が抑制できる。
ここで、この非選択的なNiめっき膜の析出が抑制できる理由について説明する。通常のフッ化物のみの酸性エッチング液を使用した場合、ベアシリコンに形成されている自然酸化膜が、一部エッチングされ、自然酸化膜が除去された後にベアシリコン(Si)が露出する。このように、ベアシリコンが露出することで次々工程のNiめっき法工程でNiがSi上に析出することに成る。この理由としては、Siの標準酸化還元電位は−0.86(Vvs.NHE)であり、Niの標準酸化還元電位は−0.25(Vvs.NHE)より低いためである。
無電解Niめっき液中において、Siの酸化膜11上にNi核は析出しないが、清浄なSi上にはNi核が析出する。つまり、Ni2+イオンはSiに比べ高い酸化還元電位を持つため、Siを表面から電子を引き抜いて還元し、Ni核と成ってSi表面に付着する。その結果、無電解Niめっき法の自己触媒析出性により、非選択的に析出したNiを核として、半導体ウエハ1の露出している端面、および、ダイシングライン等のベアシリコン上には非選択的にNiが成長、析出することに成る。しかし、本発明ではパターン外のベアシリコン上および半導体ウエハ1の端面は酸化されているため、上記Niの析出が起こらない。このことにより、フッ化物と酸化剤とが混合されたエッチング液の使用により、Al−Si金属層2の最表面へのマイクロ孔8の形成とベアシリコンへの非選択的なめっきの析出抑制を行うことが可能である。
次に、ジンケート処理を行い、マイクロ孔8を深さ50nm〜500nm程度の凹部9に成長させる(図2(d))。このジンケート処理工程は、清浄化したAl−Si金属層2にZnめっき膜6を付与すると同時に上記エッチング工程で形成したマイクロ孔8を凹部9に成長させる工程である。ジンケート液は上記エッチング液のフッ化物と、酸化剤として過酸化水素を組み合わせた液をベースとしジンケート液が使用できる。本発明では上記ジンケート液を使用することで、マイクロ孔8を凹部9に成長させることができる。これは、半導体ウエハ1をジンケート液に浸漬させるとAlとZnとの置換反応が進行し、Al−Si金属層2上にZnが析出し、Znめっき膜6が形成される。このとき、Znめっき膜6は接液面積が大きいマイクロ孔8に優先的に析出する。その結果、マイクロ孔8に多く析出したZnがAlと局部電池を形成するため、マイクロ孔8の周辺近傍で優先的にAlの溶出が起こり、その結果、深さ50nm〜500nm程度の凹部9に成長する。尚、Znめっき膜6は便宜上、図において厚みを有するように示されているが、実際の厚みは、〜0.1μmと薄膜である。
ジンケート処理工程におけるジンケート液への浸漬時間は、後述の液温などにも影響されるため、特に限定されないが、通常、30秒〜180秒とすることで、凹部9の形成を完全なものとし、後述工程に形成されるNiめっき膜3との密着力を高めることができる。また、上記ジンケート液を用いる場合は、室温で処理することができるが、適宜液温を調整してもよい。電極保護の点からジンケート液の液温は15℃〜30℃に調整しておくことがより好ましい。ジンケート処理の液温と時間の組み合わせとしては、0.5wt%のフッ化アンモニウム水溶液に0.1wt%〜10wt%の過酸化水素を混合した液をベースとしたジンケート液を用いる場合、液温、15℃〜25℃、処理時間30秒〜180秒であることが好ましい。その結果、Al−Si金属層2とめっき膜15の密着力の低下を防止することができる。
次に、無電解Niめっき法工程を行い、Al−Si金属膜2上に凹部9を埋め込むようにNiめっき膜3を形成する(図2(e))。一般的に無電解Niめっき法工程は、前工程でAl−Si金属層2に付与したZnめっき膜6が溶出すると同時に、Niが還元析出した後、Niが自己触媒析出する工程である。この工程に用いる無電解Niめっき液は、無電解Niめっきのための従来公知のめっき液が使用できる。例えば、金属塩として2wt%の硫酸ニッケル、還元剤として2wt%の次亜リン酸ナトリウム、酸化剤として10wt%のクエン酸、リンゴ酸、コハク酸等を含み、硫酸または水酸化ナトリウムを用いてpHを4.5に調整しためっき液等が使用できる。半導体ウエハ1の無電解Niめっき液への浸漬時間と液温については、所望の膜厚のNiめっき膜3を得ることができるよう、適宜設定することができる。例えば、液温80℃、めっき時間20分とすることで膜厚が4μm程度のNiめっき膜3を得ることができる。
次に、置換型無電解Auめっき処理を行い、Niめっき膜3上にAuめっき膜4を形成し、Niめっき膜3およびAuめっき膜4にて成るめっき膜15を形成する(図2)。置換型無電解Auめっき液は、従来から用いられている、シアン系、亜硫酸金系のAuめっき液が使用できる。シアン系の置換型無電解Auめっき液としては、例えばシアン化金カリウム、シアン化ナトリウム等を含み、pHを6.8に調整した液、亜硫酸金系のめっき液としては、亜硫酸金ナトリウム等を含み、pHを7.0に調整した液が使用できる。半導体ウエハ1の置換型無電解Auめっき液への浸漬時間と液温については、所望の膜厚のAuめっき膜4を得ることができるよう、適宜設定することができる。例えばシアン系の置換型無電解Auめっき液を使用した場合、液温90℃、めっき時間10分とすることで、膜厚が0.05μm程度のAuめっき膜4を得ることができる。尚、めっき処理の各工程間には1分間の純水洗浄処理工程を含む。また、ここではAuめっき膜4を形成する場合について説明したが、Agめっき膜でも同様に行うことができる。
以上のような本願発明に至ったのは、一般に半導体のめっき用酸性タイプのエッチング液は、Al−Si金属層2中に含まれる微量のSi等のスマットをAlのエッチングと同時に除去することが望まれるため、フッ化水素酸、または、フッ化アンモニウム等、フッ化物系の酸が多用される。このフッ化物系の酸は、Al−Si金属層2との反応性がアルカリ法で使用される薬液に比べ低く、エッチング量が少ないため、その後に形成されるNiめっき膜3とAl−Si金属層2のアンカー効果が小さくなる。そのため、酸性法はアルカリ法に比べ一般的に密着力が低いとされている。ところが、本発明者は、この密着力が低い主要の原因はAl−Si金属層2とNiめっき膜2との間に形成されているAlの酸化膜11(自然酸化膜)であることを見出した。
すなわち、酸性法でめっき膜を形成した場合、Al−Si金属層2の酸化膜11は一般的にジンケート処理で除去されるため、Al−Si金属層2とNiめっき膜3との間に存在しないと考えられていた。しかし、実際には酸性法でNiめっき膜3およびAuめっき膜4を形成した場合、酸化膜11は残存しており、Al−Si金属層2とNiめっき膜3との間で金属結合が形成できないため、密着力が低いと考えられる。これは、酸性ジンケート処理条件のpH:4〜5近傍ではAlの安定化構造は酸化膜(Al2O3)であるためで、Alの特性上の問題と考えられる。そこで、本発明ではエッチング処理工程(図2(b))とジンケート処理工程(図2(c))とに使用するエッチング液、ジンケート液として、フッ化物と酸化剤との混合液を使用する。酸化剤はAlを酸化し密着力を低下させる懸念があったため、使用を控えることが一般的であったが、上記の通り、酸性法では酸化膜11(自然酸化膜)が残存するため、エッチング工程(図2(b))、ジンケート工程(図2(c))で酸化剤を使用してもさらには密着力の低下を誘発するおそれはないことが判明した。
上記のように構成された実施の形態1の半導体装置によれば、ジンケート処理で密着力の低下を防止させるため、Al−Si金属層に深さ50nm〜500nmの凹部を有し、所望のパターンニングされたAl−Si金属層が形成された半導体ウエハのパターン外の半導体ウエハの露出している部分への非選択的なめっきの析出が抑制することができる。また、Al−Si金属層の最表面に凹部が形成され、凹部内には酸化膜を介してNiめっき膜が埋め込まれて形成されているため、Al−Si金属層/Niめっき膜間の密着力の低下を防止し、皮膜剥離を抑制することができる。よって、膜剥がれ等のチップ不良、半導体ウエハのチッピングが低減する。また、一般的なAl−Si金属層の膜厚(裏面)は1μm以下であるため、凹部の深さを50nm〜500nmとすることにより、密着力を効果的に高めることができる。
また、無電解めっき法を使用することにより、めっき膜の密着力の低下を防止することができると同時にパターン外の半導体ウエハの露出した部分(ベアシリコン)への非選択的なめっきの析出が抑制可能と成り、ダイシングブレード等の破損によるチッピングを防ぎ、歩留まりを向上させることができる。また、エッチング処理工程を行うことにより、Al−Si金属層の最表面に形成されたSi粒を酸化し、選択的にエッチング除去し、マイクロ孔を形成することができる。同時にパターン外のベアシリコンを酸化保護することができる。
また、ジンケート処理工程を行うことにより、エッチング処理工程で形成されたマイクロ孔をアンカー効果を有する程度の凹部に成長させることができる。また、フッ化水素酸またはフッ化アンモニウムの2種のフッ化物が使用可能であり、プロセス適用時に選択の幅が広がる。特にパターン外析出の発生を抑制した半導体装置を形成できる。また、過酸化水素または硝酸の2種の酸化剤が使用可能であり、プロセス適用時に選択の幅が広がる。特に密着力を重視した半導体装置を形成できる。
実施の形態2.
図3はこの発明の実施の形態2における半導体装置および半導体装置の製造方法を示した断面図である。図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。Al−Si金属層2の最表面に形成された深さが例えば50nm〜500nmにて成る凹部10で、凹部10の側壁部の横断面面積の大きさが凹部10の開口部の横断面面積の大きさより大きく形成された箇所を有する(以下、「サイドエッチの構造」と称する)にて形成されている。そして、Al−Si金属層2およびダイシングライン13上および半導体ウエハ1のエッジ部分に形成された酸化膜12が形成されている。この酸化膜12は、上記実施の形態1にて形成された酸化膜11より厚みが薄く形成されているものである。
次に、上記のように構成された実施の形態2の半導体装置の製造方法について説明する。まず、上記実施の形態1と同様の工程を経て、図2(c)に示すように、エッチング処理を行い、Al−Si金属層2のマイクロ孔8を形成する。次に、ジンケート処理工程は清浄化したAl−Si金属層2にZnめっき膜6を付与すると同時に上記エッチング工程で形成したマイクロ孔8をサイドエッチの構造の凹部10に形成する(図3(a))。
この際の、ジンケート液は、従来から用いられているフッ化物のみの酸性ジンケート液が使用できる。本発明ではこのような酸性ジンケート液を使用することで、エッチング工程で形成したマイクロ孔8をサイドエッチの構造の凹部10に形成することができる。
この原理について以下に説明する。半導体ウエハ1を酸性ジンケート液に浸漬させるとAlとZnとの置換反応が進行し、Al−Si金属層2上にZnが析出する。このとき、Znは接液面積が大きいマイクロ孔8に優先的に析出する。その結果、マイクロ孔8に多く析出したZnがAlと局部電池を形成するため、マイクロ孔8の周囲で優先的にAlの溶出が起こり、深さ50nm〜500nm程度の凹部10に成長する。
上記実施の形態1と異なる点は、形成される凹部10の形状である。これはAlと酸化膜12(Al2O3)との酸性ジンケート液に対するエッチングレートが異なるため、上記半導体ウエハ1をフッ化物ベースのみの酸性ジンケート液で処理すると、まず、Znめっき膜6が多く析出するマイクロ孔8の酸化膜12が最初に消失する。その後、酸化膜12が消失したマイクロ孔8周辺ではAl2O3よりも溶解レートが高いAlが溶解するため、サイドエッチが進んだ凹部10が形成される。
上記ジンケート処理工程におけるジンケート液への浸漬時間は、後述の液温などにも影響されるため、特に限定されないが、通常、30秒〜180秒とすることで、凹部10の形成を完全なものとし、後に形成されるNiめっき膜3との密着力を高めることができる。また、上記酸性ジンケート液を用いる場合は、室温で処理することができるが、適宜液温を調整してもよい。上記エッチング工程で形成したベアシリコン上の酸化膜が除去されるのを抑制するという点から、酸性ジンケート液の液温は15〜30℃に調整しておくことがより好ましい。ジンケート処理の液温と時間との組み合わせとしては、0.5wt%のフッ化アンモニウム水溶液をベースとした酸性ジンケート液を用いる場合、液温、15〜25℃、処理時間30秒〜180秒であることが好ましい。
次に、上記実施の形態1と同様に無電解めっき法工程を行い、Al−Si金属層2の凹部10を埋め込むようにNiめっき膜3を形成し、Niめっき膜3上にAuめっき膜4を形成し、めっき膜15を構成する(図3(c))。
上記のように構成された実施の形態2の半導体装置によれば、上記実施の形態1と同様の効果を奏するのはもちろんのこと、凹部がサイドエッチされているため、上記実施の形態1で形成される半導体装置よりもさらには、Al−Si金属膜とNiめっき膜との密着力の低下を防止することができる。
以下、本願発明の実施例および比較例とをあげてより詳細に説明する。尚、本発明はこれら実施例に限定されるものではない。
実施例1〜8は上記に示した実施の形態1に基づくものである。
具体的には、半導体ウエハのサイズは6インチ、基板厚100μm〜200μm、表裏面にAl−Si金属層を形成し、表面側はレジストにて開口電極にAl−Si金属層がパターニングされた半導体ウエハを、上記実施の形態1にて示した方法で半導体ウエハのベーク処理した後、脱脂処理を行った。脱脂処理工程においては、有機物除去のため、レジストに極力損傷を与えないよう弱アルカリ性の脱脂剤トップアルクリーン161(奥野製薬工業(株)製)を使用し、その後、純水に上記半導体ウエハを浸漬して1分間放置した後、取り出した。次に、上記実施の形態1に説明したエッチング処理に従い、エッチング液を表1に示すそれぞれの条件にてエッチング処理を行った。次に、上記実施の形態1において説明したジンケート処理に従い、ジンケート液を表1に示すそれぞれの条件にて行った。次に、上記実施の形態1において説明した無電解Niめっき法工程、置換型無電解Auめっき法工程を施し、膜厚4μmのNiめっき膜と膜厚0.05μmのAuめっき膜を形成した。無電解Niめっき法工程においては、トップニコロンBL(奥野製薬工業(株)製)を用いて、液温85℃の条件で10分間浸漬した。また、置換型Auめっき法工程においては、フラッシュゴールド2000(奥野製薬工業(株)製)を用いて、液温85℃の条件で5分間浸漬した。尚、各工程間には1分間の純水洗浄を含む。
実施例9〜16は上記に示した実施の形態2に基づくものである。
上記実施例1〜8と同様の半導体ウエハを用いて実施例1〜8と同様にベーク処理、脱脂処理、エッチング処理を行った。その後、上記実施の形態2にて示したジンケート処理に従い、ジンケート液を表1に示すそれぞれの条件にて行った。次に、上記実施の形態2において説明した無電解Niめっき、置換型無電解Auめっき方法に従って(上記実施例1〜8と同様に)、Niめっき膜、Auめっき膜を形成した。尚、無電解Ni、置換型無電解Auめっきの各工程において用いた試薬は上記実施例1〜8と同様のものを用いた。
比較例1〜4は本願発明と比較するためのものである。
上記各実施例と同様の半導体ウエハを用いて、無電解めっきを行った。そして、表1に示した条件でエッチング処理、ジンケート処理を実施した。上記各実施例との相違点は半導体ウエハのベーク処理を行っていないこと。そして、エッチング液、ジンケート液に酸化剤を使用していないことである。その他は上記各実施例と全く同じ条件にて行ったものである。
Figure 0005649322
次に、本願発明による実施例1〜16と、比較例1〜4との比較として、半導体ウエハ上へのNi/Auめっき析出状態(パターン外析出状態)と、密着力試験とを行いそれぞれの結果を表2に示す。パターン外析出の有無は実体顕微鏡観察(100〜500倍)によりカウントして行った。また、密着力は引っ張り試験により行って判断した。パターン外析出が無しの場合は◎、〜10%未満である場合は○(パターン外析出無し)、パターン外析出が10%を超える場合は×(パターン外析出あり)としてそれぞれ記した。また、密着力試験については無電解めっき後、60℃で乾燥処理し、半導体ウエハを1×2cmの断片に割断した後(割断は裏面から行う)、テープをめっき面に密着させ、テープをめっき面に垂直に強く、瞬間的に引き剥がした。この操作を繰り返し10回行い、Ni/Auめっき膜が3回以内で剥離した場合は×、4〜10回で剥離した場合を○、剥離が生じなかった場合は◎としてそれぞれ記した。
Figure 0005649322
表2に示す評価結果から明らかなように、半導体ウエハのベーク処理がなく、エッチング液、ジンケート液に酸化剤を使用しなかった比較例1〜4では、パターン外の半導体ウエハが露出した部分(ベアシリコン部位)に、例えば図4に示すようなNi/Auめっき膜が非選択的にパターン外析出部14が析出したり、また、Al−Si金属膜の最表面に凹部が形成されていないため密着力が弱く、めっき剥れの現象が生じた。しかし、これに対し、本願発明では半導体ウエハのベーク処理を行い、エッチング液、ジンケート液に酸化剤を使用した実施例1〜16に示すようにNi/Auのパターン外析出がなく、めっき剥れは認められなかった。このように本願発明の明らかな効果を確認することができた。
1 半導体ウエハ、2 Al−Si金属層、3 Niめっき膜、4 Auめっき膜、
5 レジスト、6 Znめっき膜、7 Si粒、8 マイクロ孔、9 凹部、
10 凹部、11 酸化膜、12 酸化膜、13 ダイシングライン、
14 パターン外析出部。

Claims (10)

  1. 半導体Siウエハと、上記半導体Siウエハ上にパターンニングして形成され最表面に複数の凹部が形成されたAl−Si金属層と、上記複数の凹部が形成されたAl−Si金属層上に形成されたAl2O3酸化膜および上記半導体Siウエハが露出した箇所上に形成されたSiO2酸化膜と、上記複数の凹部が形成されたAl−Si金属層上に上記Al2O3酸化膜を介して上記各凹部を埋め込むように形成されたNiめっき膜とを備えたことを特徴とする半導体装置。
  2. 上記複数の凹部が形成されたAl−Si金属層の各凹部は、当該各凹部の側壁部の横断面面積の大きさが上記各凹部の開口部の横断面面積の大きさより大きく形成された箇所を備えたことを特徴とする請求項1に記載の半導体装置。
  3. 上記複数の凹部が形成されたAl−Si金属層の各凹部の深さが50nm〜500nmにて形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 上記Niめっき膜上にAuめっき膜またはAgめっき膜が形成されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体装置。
  5. 半導体Siウエハの表裏面にパターニングして形成されたAl−Si金属層の最表面に複数のSi粒の形成を100〜400℃の間で処理するベーク処理工程と、
    上記各Si粒を選択的に除去し各マイクロ孔を形成するとともに上記Al−Si金属層上にAl2O3酸化膜および上記半導体Siウエハが露出した箇所上にSiO2酸化膜を形成するエッチング処理工程と、
    上記各マイクロ孔の大きさを大きくして凹部として形成するジンケート処理工程と、
    上記Al−Si金属層上に形成された各凹部が埋め込まれるようにNiめっき膜を形成する無電解めっき法工程を備えたことを特徴とする半導体装置の製造方法。
  6. 上記無電解めっき法工程は、
    上記Al−Si金属層上にNiめっき膜を形成する無電解Niめっき法工程と、
    上記Niめっき膜上にAuめっき膜またはAgめっき膜を形成する置換型無電解AuまたはAgめっき法工程とを備えたことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 上記エッチング処理工程は、フッ化物および酸化剤の混合物にて成るエッチング液を用いて行うことを特徴とする請求項5または請求項6に記載の半導体装置の製造方法。
  8. 上記エッチング処理工程で用いるフッ化物は、0.1wt%〜0.5wt%に調整したフッ化水素酸または0.5wt%〜1.0wt%に調整したフッ化アンモニウムであり、
    上記エッチング処理工程で用いる酸化剤は、0.1wt%〜10wt%に調整した過酸化水素または0.1wt%〜10wt%に調整した硝酸であることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 上記ジンケート処理工程は、フッ化物またはフッ化物および酸化剤の混合物にて成るジンケート液を用いて行うことを特徴する請求項5ないし請求項8のいずれか1項に記載の半導体装置の製造方法。
  10. 上記ジンケート処理工程で用いるフッ化物は、0.1wt%〜0.5wt%に調整したフッ化水素酸または0.5wt%〜1.0wt%に調整したフッ化アンモニウムであり、
    上記ジンケート処理工程で用いる酸化剤は、0.1wt%〜10wt%に調整した過酸化水素であることを特徴とする請求項9に記載の半導体装置の製造方法。
JP2010091131A 2010-04-12 2010-04-12 半導体装置および半導体装置の製造方法 Active JP5649322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010091131A JP5649322B2 (ja) 2010-04-12 2010-04-12 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010091131A JP5649322B2 (ja) 2010-04-12 2010-04-12 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011219828A JP2011219828A (ja) 2011-11-04
JP5649322B2 true JP5649322B2 (ja) 2015-01-07

Family

ID=45037170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010091131A Active JP5649322B2 (ja) 2010-04-12 2010-04-12 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5649322B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035865A (zh) * 2018-06-19 2021-06-25 新唐科技日本株式会社 半导体装置
US11217688B2 (en) 2019-09-06 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040082859A1 (en) 2002-07-01 2004-04-29 Alan Schaer Method and apparatus employing ultrasound energy to treat body sphincters
EP3132828B1 (en) 2009-10-30 2017-10-11 ReCor Medical, Inc. Apparatus for treatment of hypertension through percutaneous ultrasound renal denervation
CN106178294B (zh) 2013-03-14 2018-11-20 瑞蔻医药有限公司 一种血管内的基于超声波的消融系统
JP6337080B2 (ja) * 2013-03-14 2018-06-06 リコール メディカル インコーポレイテッドReCor Medical, Inc. 超音波トランスデューサーをめっき又はコーティングする方法
JP2016143804A (ja) * 2015-02-03 2016-08-08 トヨタ自動車株式会社 半導体装置
CN110178202B (zh) * 2017-01-13 2023-10-27 三菱电机株式会社 半导体装置及其制造方法
JP6884054B2 (ja) * 2017-07-11 2021-06-09 三菱電機株式会社 電力用半導体装置およびその製造方法
KR102245155B1 (ko) * 2018-06-19 2021-04-27 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치
JP7170894B2 (ja) * 2019-10-08 2022-11-14 三菱電機株式会社 半導体装置
WO2021246241A1 (ja) * 2020-06-03 2021-12-09 三菱電機株式会社 半導体素子および半導体素子の製造方法
JP2021007182A (ja) * 2020-10-19 2021-01-21 三菱電機株式会社 半導体装置及びその製造方法
JPWO2022186192A1 (ja) * 2021-03-02 2022-09-09

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03197686A (ja) * 1989-12-26 1991-08-29 Aichi Steel Works Ltd アルミニウム合金ダイカストへのニッケルめっき方法
JPH10265879A (ja) * 1997-03-25 1998-10-06 Kobe Steel Ltd 電解コンデンサ用アルミニウム箔
TWI431150B (zh) * 2007-01-12 2014-03-21 Uyemura C & Co Ltd 鋁或鋁合金之表面處理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035865A (zh) * 2018-06-19 2021-06-25 新唐科技日本株式会社 半导体装置
CN113035865B (zh) * 2018-06-19 2021-10-08 新唐科技日本株式会社 半导体装置
US11217688B2 (en) 2019-09-06 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
JP2011219828A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5649322B2 (ja) 半導体装置および半導体装置の製造方法
US10446440B2 (en) Semiconductor devices comprising nickel— and copper—containing interconnects
JP4605409B2 (ja) アルミニウム又はアルミニウム合金の表面処理方法
CN107665820B (zh) 蚀刻方法、半导体芯片的制造方法及物品的制造方法
US11335595B2 (en) Method of manufacturing a semiconductor element front side electrode
KR20110139654A (ko) 알루미늄 산화피막용 제거액 및 알루미늄 또는 알루미늄합금의 표면처리방법
JP4355201B2 (ja) タングステン金属除去液及びそれを用いたタングステン金属の除去方法
JP2006210778A (ja) 半導体装置の製造方法およびエッチング液
KR100964030B1 (ko) 알루미늄 호일을 이용한 관통형 전극 형성방법
JP3959044B2 (ja) アルミニウムおよびアルミニウム合金のめっき前処理方法
US6992006B2 (en) Method for fabricating semiconductor device
KR20150032424A (ko) 구리를 함유하는 금속의 식각에 사용되는 액체 조성물 및 이를 이용한 반도체 장치의 제조 방법
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
WO2020208998A1 (ja) 半導体装置及びその製造方法
JP5135617B2 (ja) 無電解めっき方法
CN106663615B (zh) 半导体装置的制造方法、半导体装置
US20150348925A1 (en) Reduced titanium undercut in etch process
JP2004273790A (ja) 半導体装置の製造方法
JP2010121151A (ja) 表面処理方法
JP2018019058A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
KR20170079522A (ko) 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
JP2011184748A (ja) めっき方法
WO2019163484A1 (ja) 半導体素子及びその製造方法
JP6333062B2 (ja) 半導体装置の製造方法
CN102140669A (zh) 硅片电镀铜后的清洗方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250