CN113035865B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113035865B
CN113035865B CN202110225613.5A CN202110225613A CN113035865B CN 113035865 B CN113035865 B CN 113035865B CN 202110225613 A CN202110225613 A CN 202110225613A CN 113035865 B CN113035865 B CN 113035865B
Authority
CN
China
Prior art keywords
layer
semiconductor device
main surface
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110225613.5A
Other languages
English (en)
Other versions
CN113035865A (zh
Inventor
藤冈知惠
吉田弘
松岛芳宏
水原秀树
浜崎正生
坂本光章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN113035865A publication Critical patent/CN113035865A/zh
Application granted granted Critical
Publication of CN113035865B publication Critical patent/CN113035865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Laser Beam Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

半导体装置(1)具有：半导体层(40)，具有主面(40a及40b)；金属层(31)，具有主面(31a及31b)，主面(31a)与主面(40b)接触，比半导体层(40)厚，由第1金属材料构成；金属层(30)，具有主面(30a及30b)，主面(30a)与主面(31b)接触，由杨氏模量比第1金属材料大的金属材料构成；以及晶体管(10及20)；晶体管(10)在半导体层(40)的主面(40a)侧具有源极电极(11)及栅极电极(19)；晶体管(20)在半导体层(40)的主面(40a)侧具有源极电极(21)及栅极电极(29)，将从源极电极(11)经由金属层(31)到源极电极(21)的双向路径作为主电流路径。

Description

半导体装置
本申请是申请日为2019年1月17日、申请号为201980040521.0、发明名称为“半导体装置”的发明专利申请的分案。
技术领域
本发明涉及半导体装置，特别涉及能够进行倒装的芯片尺寸封装型的半导体装置。
背景技术
以往，提出了一种半导体装置，具备：具有第1主面及第2主面的半导体层、跨从该第1主面到该第2主面而设置的2个纵型场效应晶体管和形成在该第2主面上的金属层。在该结构中，作为从第1晶体管向第2晶体管流动的电流路径，不仅使用半导体基板内部的水平方向路径，还能够使用导通电阻低的金属层中的水平方向路径，所以能够降低半导体装置的导通电阻。
在专利文献1中，提出了除了上述结构以外、还在金属层的与半导体基板相反侧形成有导电层的半导体装置。通过该导电层，在将芯片单片化的工序中能够抑制金属层的毛刺的发生。
此外，在专利文献2中，提出了除了上述结构以外、还在金属层的与半导体基板相反侧形成有绝缘覆膜的半导体装置。通过该绝缘覆膜，能够维持半导体装置的薄型化，并且能够防止伤痕或缺陷等破损。
现有技术文献
专利文献
专利文献1：日本特开2016－86006号公报
专利文献2：日本特开2012－182238号公报
发明内容
发明要解决的课题
但是，在专利文献1及专利文献2所公开的半导体装置中，金属层的热膨胀系数比半导体基板的热膨胀系数大，所以发生因温度变化带来的半导体装置的翘曲。
在专利文献1中，在金属层的与半导体基板相反侧形成有导电层，但导电层的主材料是与金属层相同种类的金属，所以形成足够减轻因温度变化带来的半导体装置的翘曲的厚度的导电层在制造方面并不容易。
在专利文献2中，在金属层的与半导体基板相反侧形成有用来实现半导体装置的薄型化及破损的防止的绝缘覆膜，但在金属层的厚度是为了确保低导通电阻而需要的厚度的情况下，在绝缘覆膜中不发生足够减轻半导体装置的翘曲的应力。
即，在专利文献1及2所公开的半导体装置中，不能兼顾导通电阻的降低和半导体装置的翘曲的抑制。
所以，本发明的目的是提供兼顾了导通电阻的降低和翘曲的抑制的芯片尺寸封装型的半导体装置。
用来解决课题的手段
为了解决上述课题，有关本发明的半导体装置的一技术方案，是能够倒装的芯片尺寸封装型的半导体装置，具有：半导体层，具有相互背对的第1主面及第2主面，由硅、氮化镓或碳化硅构成；第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层比上述半导体层厚，由第1金属材料构成；第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由杨氏模量比上述第1金属材料大的第2金属材料构成；第1纵型场效应晶体管，形成于上述半导体层的第1区域中；以及第2纵型场效应晶体管，在上述半导体层中，形成于在沿着上述第1主面的方向上与上述第1区域相邻的第2区域中；上述第1纵型场效应晶体管在上述半导体层的上述第1主面侧具有第1源极电极及第1栅极电极；上述第2纵型场效应晶体管在上述半导体层的上述第1主面侧具有第2源极电极及第2栅极电极；上述第1金属层作为上述第1纵型场效应晶体管及上述第2纵型场效应晶体管的共用漏极电极发挥功能；将从上述第1源极电极经由上述共用漏极电极到上述第2源极电极的双向路径作为主电流路径。
根据该结构，由于具有用来确保低导通电阻的厚度的第1金属层与杨氏模量比第1金属层大且比半导体层厚的第2金属层接触，所以能够抑制由半导体层与第1金属层的接触而发生的半导体装置的翘曲。因此，能够提供兼顾了导通电阻的降低和翘曲的抑制的芯片尺寸封装型的半导体装置。
发明效果
根据有关本发明的半导体装置，能够提供实现兼顾了导通电阻的降低和半导体装置的翘曲的抑制的能够倒装的芯片尺寸封装型的半导体装置。
附图说明
图1是表示有关实施方式的半导体装置的结构的一例的剖视图。
图2是表示有关实施方式的半导体装置的电极结构的一例的俯视图及表示双向电流的流动的截面概略图。
图3是表示有关实施方式的半导体装置对充放电电路的应用例的电路图。
图4A是表示具有Si层/Ag层的层叠结构的半导体装置中的、表示与Ag层厚/Si层厚对应的翘曲量及导通电阻的曲线图。
图4B是通过试制实验确认了具有Si层/Ag层/Ni层的层叠结构的半导体装置中的与Ni层厚对应的翘曲量的结果的曲线图。
图5A是通过试制实验确认了具有Si层/Ag层/Ni层或Si层/Ag层的层叠结构的半导体装置中的与Si层厚对应的导通电阻的结果的曲线图。
图5B是是通过试制实验确认了具有Si层/Ag层/Ni层的层叠结构的半导体装置中的与Ni层厚对应的导通电阻的结果的曲线图。
图6的(a)是有关实施方式的半导体装置中的Ni层的主面的电子显微镜摄影图，图6的(b)是有关实施方式的半导体装置中的Ni层的截面的电子显微镜摄影图。
图7是有关实施方式的半导体装置中的Ni层/Ag层的截面的电子显微镜摄影图。
图8是具有Si层/Ag层/Ni层的层叠结构的半导体装置中的将与Ni层厚对应的翘曲量的实测值及预测值进行了比较的曲线图。
图9是具有由晶体粒径不同的多个层构成的Ni层的半导体装置的概略剖视图。
图10是表示具有由通过不同的镀层制法形成的两层构成的Ni层的半导体装置的翘曲量的温度依赖性的图。
图11是表示Ni层主面的凹凸周期及刻印图案宽度与刻印辨识性的关系的概略剖视图。
图12是表示Ni层主面的最大高度粗糙度及刻印深度与刻印辨识性的关系的概略剖视图。
图13A是有关实施方式的半导体装置的剖视图。
图13B是有关实施方式的半导体装置的剖视图。
图13C是有关实施方式的半导体装置的剖视图。
图13D是有关实施方式的半导体装置的剖视图。
图13E是有关实施方式的半导体装置的剖视图。
图13F是有关实施方式的半导体装置的剖视图。
图14是有关实施方式的半导体装置的剖视图。
图15是说明有关实施方式的半导体装置中的Si层的后退距离的图。
图16是有关实施方式的半导体装置中的Si层的侧面的电子显微镜摄影图。
图17是说明有关实施方式的半导体装置中的Si层的侧面形状与制法的关系的图。
图18是有关实施方式的半导体装置中的Si层/Ag层的侧面的电子显微镜摄影图。
图19是有关实施方式的半导体装置的剖视图。
图20是有关实施方式的半导体装置的概略剖视图。
图21是有关实施方式的半导体装置的概略剖视图。
具体实施方式
以下说明的实施方式都表示本发明的一具体例。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态等是一例，不是限定本发明的意思。此外，以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。
(实施方式)
[1.半导体装置的结构]
以下，对有关本实施方式的半导体装置1的结构进行说明。有关本发明的半导体装置1是在半导体基板形成有2个纵型MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管的可倒装的CSP(Chip Size Package：芯片尺寸封装)型的多晶体管芯片。上述2个纵型MOS晶体管是功率晶体管，是所谓的沟槽MOS型FET(Field Effect Transistor：场效应晶体管)。但是，有关本实施方式的半导体装置1并不适用于固体摄像装置等被分类为光电类的装置。
图1是表示有关实施方式的半导体装置1的结构的一例的剖视图。此外，图2是表示有关实施方式的半导体装置的电极结构的一例的俯视图及表示双向电流的流动的截面概略图。图1的剖视图是观察图2的(a)的I－I的切断面的图。
如图1所示，半导体装置1具有半导体层40、金属层30及31、第1纵型MOS晶体管10(以下称作晶体管10)和第2纵型MOS晶体管20(以下称作晶体管20)。
半导体层40具有相互背对的主面40a(第1主面)及主面40b(第2主面)，由硅构成。半导体层40为由半导体基板32和低浓度杂质层33层叠而成的结构。半导体基板32配置在半导体层40的主面40b侧，低浓度杂质层33配置在半导体层40的主面40a侧。
金属层31是具有相互背对的主面31a(第3主面)及主面31b(第4主面)，主面31a与主面40b接触地形成，比半导体层40厚，由第1金属材料构成的第1金属层。第1金属材料例如可以举出银(Ag)、铜(Cu)或金(Au)。
金属层30是具有相互背对的主面30a(第5主面)及主面30b(第6主面)，主面30a与主面31b接触地形成，比半导体层40厚，由杨氏模量比第1金属材料大的第2金属材料构成的第2金属层。第2金属材料例如可以举出镍(Ni)、白金(Pt)、铱(Ir)、铑(Rh)或铬(Cr)。
此外，如图1及图2的(a)、(b)所示，在将半导体层40平面视的情况下，形成在第1区域A1中的晶体管10在半导体层40的主面40a侧具有4个源极电极11a、11b、11c及11d(分别相当于源极电极11)和1个栅极电极19(第1栅极电极)。此外，形成于在沿着主面40a的方向上与第1区域A1相邻的第2区域A2中的晶体管20具有4个源极电极21a、21b、21c及21d(分别相当于源极电极21)和1个栅极电极29(第2栅极电极)。另外，构成1个晶体管10及20的源极电极及栅极电极的个数及配置关系并不限定于图2所示。
如图2的(b)及(c)所示，金属层31作为晶体管10及20的共用漏极电极发挥功能，以从源极电极11(第1源极电极)经由金属层31到源极电极21(第2源极电极)的双向路径为主电流路径。
根据上述结构，具有用来确保低导通电阻的厚度的金属层31和杨氏模量比金属层31大且比半导体层40厚的金属层30接触，所以能够抑制由半导体层40与金属层31的接触而发生的半导体装置1的翘曲。因此，能够提供兼顾了导通电阻的降低和翘曲的抑制的芯片尺寸封装型的半导体装置1。
以下，对半导体装置1的结构及作用详细地进行说明。
半导体基板32包含第1导电型的杂质，由硅构成。半导体基板32例如是N型的硅基板。
低浓度杂质层33与半导体基板32的上表面(图1中的z轴正方向侧主面)接触地形成，包含浓度比半导体基板32的第1导电型的杂质的浓度低的第1导电型的杂质。低浓度杂质层33例如也可以通过外延生长而形成在半导体基板32上。
在低浓度杂质层33的第1区域A1中，形成有包含与第1导电型不同的第2导电型的杂质的体区域18。在体区域18中，形成有包含第1导电型的杂质的源极区域14、栅极导体15及栅极绝缘膜16。源极电极11由部分12和部分13构成，部分12经由部分13而与源极区域14及体区域18连接。栅极导体15与栅极电极19连接。
源极电极11的部分12是在安装时呈现与焊料等导电性接合材料良好的接合性的层，作为不受限定的一例，也可以由包含镍、钛、钨、钯中的某1种以上的金属材料构成。对于部分12的表面，也可以施以金等的镀层。
源极电极11的部分13是将部分12与半导体层40连接的层，作为不受限定的一例，也可以由包含铝、铜、金、银中的某1种以上的金属材料构成。
在低浓度杂质层33的第2区域A2中，形成有包含与第1导电型不同的第2导电型的杂质的体区域28。在体区域28中，形成有包含第1导电型的杂质的源极区域24、栅极导体25及栅极绝缘膜26。源极电极21由部分22和部分23构成，部分22经由部分23而与源极区域24及体区域28连接。栅极导体25与栅极电极29连接。
源极电极21的部分22是在安装时呈现与焊料等的导电性接合材良好的接合性的层，作为不受限定的一例，也可以由含有镍，钛，钨，钯中的某1种以上的金属材料构成。对于部分22的表面，也可以施以金等的镀层。
源极电极21的部分23是将部分22与半导体层40连接的层，作为不受限定的一例，也可以由包含铝、铜、金、银中的某1种以上的金属材料构成。
体区域18及体区域28被具有开口的层间绝缘层34覆盖，设有穿过层间绝缘层34的开口与源极区域14及源极区域24连接的源极电极的部分13及23。层间绝缘层34及源极电极的部分13及23被具有开口的钝化层35覆盖，设有穿过钝化层35的开口与源极电极的部分13、23分别连接的部分12及22。
[2.半导体装置的动作]
在图1所示的半导体装置1中，例如也可以将第1导电型设为N型，将第2导电型设为P型，源极区域14、源极区域24、半导体基板32及低浓度杂质层33是N型半导体，并且，体区域18及体区域28是P型半导体。
此外，例如也可以将第1导电型设为P型，将第2导电型设为N型，源极区域14、源极区域24、半导体基板32及低浓度杂质层33是P型半导体，并且，体区域18及体区域28是N型半导体。
以下，假设为将第1导电型设为N型、将第2导电型设为P型的所谓N沟道型晶体管的情况，对半导体装置1的导通动作进行说明。
在图1所示的半导体装置1中，如果向源极电极11施加高电压并向源极电极21施加低电压，以源极电极21为基准而向栅极电极29(栅极导体25)施加阈值以上的电压，则在体区域28中的栅极绝缘膜26的附近形成导通沟道。结果，以源极电极11－体区域18－低浓度杂质层33－半导体基板32－金属层31－半导体基板32－低浓度杂质层33－形成在体区域28中的导通沟道－源极区域24－源极电极21的路径流过导通电流，半导体装置1成为导通状态。另外，在该导通路径中的体区域18与低浓度杂质层33的接触面有PN结，作为体二极管发挥功能。此外，由于该导通电流流过金属层31，所以通过将金属层31加厚，导通电流路径的截面积扩大，能够减小半导体装置1的导通电阻。该导通状态是后述的图3中的充电状态的情况。
[3.兼顾半导体装置的翘曲减小和低导通电阻的结构]
图3是表示半导体装置1向智能电话或平板电脑的充放电电路的应用例的电路图，半导体装置1根据从控制IC2给出的控制信号，控制从电池3向负载4的放电动作及从负载4向电池3的充电动作。在这样作为智能电话或平板电脑的充放电电路而应用半导体装置1的情况下，因为充电时间缩短及急速充电实现的制约，导通电阻作为20V耐压规格而被要求
Figure BDA0002955814260000081
Figure BDA0002955814260000082
以下。
此外，在将半导体装置1安装到安装基板的情况下，源极电极11、栅极电极19、源极电极21及栅极电极29经由焊料等导电性接合材料，以倒装方式与设置在安装基板上的电极接合。在此情况下，半导体装置1的翘曲越大，源极电极11、栅极电极19、源极电极21及栅极电极29与设在安装基板上的电极的电连接越不稳定。即，为了使与半导体装置1的安装基板上的电极的接合更稳定化，需要使半导体装置1的翘曲较小。
图4A是通过试制实验确认了具有半导体层40(以下有记作Si层的情况)/金属层31(以下有记作Ag层的情况)的层叠结构的半导体装置中的、与Ag层厚/Si层厚(将Ag层厚用Si层厚除得到的值)对应的翘曲量及导通电阻的结果的曲线图。更具体地讲，在该图中，表示了长边长为3.40mm(图2的L1)且短边长为1.96mm(图2的L2)的半导体装置的250℃下的翘曲量及导通电阻。根据该图，要求导通电阻满足2.4mΩ以下的Ag层厚/Si层厚比1.0大。另一方面，在Ag层厚/Si层厚比1.0大的范围中，250℃下的翘曲量不成为业界规格的60μm以下。
相对于此，金属层30(以下有记作Ni层的情况)为了在确保半导体装置1的低导通电阻的同时抑制在半导体装置1中发生的翘曲而配置。这是将金属层31用半导体层40和金属层30夹着的构造，从金属层31的两面的应力平衡的观点出发，为了抑制翘曲量，优选的是金属层30具有与半导体层40相同程度的材料物性且相同程度的厚度。但是，由于不存在这样的金属材料，所以金属层30至少需要具有比金属层31所具有的材料物性值更接近于半导体层40的材料物性值的材料物性值，并且金属层30的厚度比半导体层40的厚度厚。
在表1中，例示作为半导体层40/金属层31/金属层30的例子的Si层/Ag层/Ni层的典型的各层的膜厚及物性值。
[表1]
Figure BDA0002955814260000091
如表1所示，构成Ni层的第2金属材料的杨氏模量比构成Ag层的第1金属材料的杨氏模量大。此外，Ni层的厚度比Si层厚，Ag层的厚度比Si层的厚度厚。进而，构成Ni层的第2金属材料的线膨胀系数比构成Ag层的第1金属材料的线膨胀系数小。通过使Ni层的线膨胀系数比Ag层的线膨胀系数小，能够进一步抑制半导体装置1的翘曲。
图4B是通过试制实验确认了具有Si层/Ag层/Ni层的层叠结构的半导体装置1中的与Ni层厚对应的翘曲量的结果的曲线图。更具体地讲，在图4B中表示由计算机模拟器预测了Si层厚为20μm、Ag层厚为50μm的情况下的与Ni层厚对应的250℃下的翘曲量的结果的曲线图。
如该图所示，在没有Ni层的状态(Ni层厚＝0μm)下，翘曲量为67μm左右，但随着Ni层厚增加而翘曲量减小。这里，为了完全抑制关于翘曲的安装问题，翘曲量需要降低到30μm左右。为此，Ni层需要比Si层厚。
根据图4A及图4B的结果，为了兼顾翘曲量的减小和低导通电阻，在具有Si层/Ag层/Ni层的层叠结构的半导体装置1中，需要Ag层比Si层厚，并且Ni层比Si层厚。
接着，对能够兼顾翘曲量的减小和低导通电阻的层叠结构进行说明。
图5A是通过试制实验确认了具有Si层/Ag层/Ni层或Si层/Ag层的层叠结构的半导体装置中的与Si层的厚度对应的导通电阻的结果的曲线图。更具体地讲，在该图中示出了表示在具有Si层/Ag层的层叠结构的半导体装置中、Ag层厚为30μm及50μm的情况下的与Si层厚对应的导通电阻的曲线图。同时，在该图中示出了表示在具有Si层/Ag层/Ni层的层叠结构的半导体装置中、Ag层厚为30μm且Ni层厚为30μm、以及Ag层厚为50μm且Ni层厚为30μm的情况下的与Si层的厚度对应的导通电阻的曲线图。
如图5A所示，随着使Si层变薄，半导体装置的导通电阻变低。但是，Si层通过薄膜化而能够实现导通电阻的降低，但半导体基板晶片面内的膜厚不均匀增大及局部地发生破裂或裂纹这样的制造工艺上的问题突显，所以实现低于20μm的稳定的薄膜化是困难的。此外，使Ag层越厚，导通电阻越减小，如果附加Ni层，则导通电阻有减小的趋势。
图5B是通过试制实验确认了具有Si层/Ag层/Ni层的层叠结构的半导体装置中的与Ni层厚对应的导通电阻的结果的曲线图。更具体地讲，在该图中，示出了表示Si层(20μm)/Ag层(30μm)及Si层(20μm)/Ag层(50μm)的情况下的与Ni层厚对应的导通电阻的曲线图。由该图可知，随着使Ni层厚变厚，半导体装置的导通电阻微减，所以通过附加Ni层，不会使半导体装置的导通电阻增加。特别是，在Si层厚为20μm、Ag层厚为30μm、Ni层厚为30μm时，导通电阻减小到2.3mΩ左右。
根据图5A及图5B也可知，在具有Si层/Ag层/Ni层的层叠结构的半导体装置1中，通过Ag层比Si层厚、并且Ni层比Si层厚，能够兼顾翘曲量的减小和低导通电阻。
[4.半导体装置的微观结构]
在有关本实施方式的半导体装置1中，优选的是Ni层比Si层厚、Si层比20μm厚，所以Ni层需要具有几十μm的厚度的层。根据该观点，Ni层例如通过湿式镀层法形成。湿式镀层(Wet plating)法大体分为电镀(electroplating)法及化学镀层(chemical plating)法，但电镀法具有膜厚的限制较少、能够低温形成、对于设备的热影响较少的特征。因此，作为半导体装置1的Ni层的制法，优选的是电镀法。作为Ni层的形成法，也可以举出蒸镀等干式方法，但由于其晶体粒子是几十nm量级，制膜速率较低，所以作为制作具有膜厚10μm以上的厚膜的方法是不现实的。
电镀法是在溶液中离子化的金属种通过电位梯度而向阴极方向移动、该金属种与阴极的基材原子进行化学结合而形成金属皮膜的方法。因此，有所形成的金属皮膜的晶体粒子生长而容易变大的趋向。
图6是表示有关实施方式的半导体装置1的Ni层的晶体状态的图。在图6的(a)中，表示半导体装置1的Ni层的主面30b的电子显微镜摄影图，在图6的(b)中，表示半导体装置1的Ni层的截面的电子显微镜摄影图。
在图6的(a)中，在Ni层的主面30b呈现作为多个晶体的集合体的粒子的凹凸构造，该凹凸构造的周期例如是
Figure BDA0002955814260000111
另一方面，在图6的(b)中，在Ni层的截面构造中，呈现在与主面30b大致垂直的方向上生长的、具有1μm以上的大小的多个晶体。
根据图6的(a)及(b)，作为通过电镀法而形成厚膜的金属层30(Ni层)的特征，金属层30(Ni层)的主面30b的水平方向(x轴方向)的凹凸周期比构成金属层30(Ni层)的晶体的水平方向(x轴方向)的粒径大。
由此可知，作为比Si层厚的Ni层的形成法，电镀法是有效的。
图7是表示有关实施方式的半导体装置1的Ni层/Ag层的截面的电子显微镜摄影图。在图7的(a)、(b)及(c)中，分别表示了镀层电流是2.1A、4.5A及8.0A的情况下的由电镀法形成的Ag层及Ni层的截面。
作为金属膜的特征，已知在该金属膜的晶体性与该金属膜的硬度之间有关系，由越细的晶体粒子构成的金属膜越硬(杨氏模量越大)。此外，在电镀法中，随着制膜的进行而晶体粒变大。换言之，随着膜厚变厚而晶体粒变大。
在有关本实施方式的半导体装置1中，Ni层/Ag层在Si层的主面40b形成Ag层，然后，在Ag层的主面31b形成Ni层。由此，如图7所示，不管在哪个镀层电流下，主面30a附近的金属层30(Ni层)的晶体粒径都比主面30b附近的金属层30(Ni层)的晶体粒径小，此外，主面30a附近的金属层30(Ni层)的晶体粒径比主面31b附近的金属层31(Ag层)的晶体粒径小。
由此，除了线膨胀系数相对较小的Ni层与线膨胀系数相对较大的Ag层相接以外，晶体粒径相对较小的Ni层与晶体粒径相对较大的Ag层相接，所以在升温时Ag层不易延伸，抑制半导体装置1的翘曲的效果变高。
图8是具有Si层/Ag层/Ni层的层叠结构的半导体装置中的将与Ni层厚对应的翘曲量的实测值及预测值进行了比较的曲线图。在该图中，表示了在Si层/Ag层/Ni层的层叠结构中、Si层厚为20μm且Ag层厚为50μm的情况下的由Ni层厚的增加带来的翘曲量的、试制实验的实测值和计算机模拟器的预测值。由此可知，在Ni层厚为20μm以上的区域中，发生翘曲量的实测值与预测值的背离，在实测值中由Ni层厚的增加带来的翘曲抑制的效果下降。
此外，通过使Ni层厚增加而半导体装置1的翘曲抑制效果变高，但Ni层的镀层膜形成所需要的时间变长，制造成本增大。此外，进行半导体装置1的单片化的切割(dicing)工序中的切削负荷增加，有可能发生因切削速度的减小带来的制造成本的增大、切割刀片的破损等不良状况。
因此，从由Ni层厚的增加带来的有效的翘曲抑制效果及制造工序上的观点来看，Ni层厚优选的是30μm以下。即，金属层30(Ni层)的厚度优选的是比半导体层40(Si层)厚且30μm以下。由此，能得到有效的翘曲抑制效果，能够实现制造工序的缩短及低成本化。
图9是具有由晶体粒径不同的多个层构成的Ni层的半导体装置的概略剖视图。
图9的(a)表示具有主面30a的第1层70A的晶体粒子比具有主面30b的第2层70B的晶体粒子小的状态。在该结构中，第1层70A为比第2层70B硬的层。因此，作为Ni层内的翘曲的趋向，较软的第2层70B比较硬的第1层70A更容易延伸，成为Ni层的主面30b侧为凸状的翘曲，成为与Si层和Ag层之间的翘曲方向相同的方向。即，通过层叠Ni层，虽然半导体装置1的翘曲量减小，但根据Ni层内的上述晶体粒径分布，半导体装置的翘曲抑制效果减小。
图9的(a)所示的Ni层的晶体粒径的分布是不改变电镀法的制膜条件而将Ni层进行制膜的结果。因此，根据图9的(a)所示的Ni层的结构，能够在通过将镀层电流条件设为一定等的被简单化的电镀法对Ni层进行制膜的同时，抑制半导体装置的翘曲。
图9的(b)表示具有主面30a的第1层70C的晶体粒径和具有主面30b的第2层70D的晶体粒径是大致相同的状态。进而，金属层30(Ni层)的晶体粒径比金属层31(Ag层)的主面31b侧的晶体粒径小。在该结构中，Ni层成为均匀的硬度，并且，Ni层比Ag层硬，所以能够抑制半导体装置1的翘曲。此外，由于能够作为半导体装置1的外表面的Ni层比Ag层硬，所以在通过切割进行的切削工序中能够抑制切割刀片的破损，能实现制造工序的简单化。
图9的(c)表示具有主面30a的第1层70E的晶体粒子比具有主面30b的第2层70F的晶体粒子大的状态。在该结构中，第1层70E为比第2层70F软的层。因此，作为Ni层内的翘曲的趋向，较软的第1层70E比较硬的第2层70F容易延伸，成为Ni层的主面30a侧为凸状的翘曲，成为与Si层和Ag层之间的翘曲方向相反的方向。即，根据Ni层内的上述晶体粒径分布，半导体装置1的翘曲抑制效果被强化。此外，由于能够成为半导体装置1的外表面的Ni层的主面30b侧较硬，所以通过切割进行的切削工序变得容易，能实现制造工序的简单化。
另外，如图9的(b)及(c)那样，为了实现第1层的晶体状态和第2层的晶体状态，只要进行在第1层和第2层间设定单独的镀层电流条件等的控制就可以。
接着，对金属层30的晶体取向与硬度的关系进行说明。
通常，已知规则正确地进行原子排列的晶体根据晶体的方向而物性值变化。在Ni中也是同样的，根据晶体取向而物性值不同。Ni单晶体的杨氏模量在晶体生长方向为<110>方位的情况下是2.04×1012(dyn/cm2)，在晶体生长方向为<100>方位的情况下是1.21×1012(dyn/cm2)。即，<110>优先方位的Ni层与<100>优先方位的Ni层相比杨氏模量更大而更硬。
此外，在将Ni层通过电镀法制膜的情况下，已知根据溶液而Ni层的晶体取向不同。例如，使用了硫酸浴或瓦特浴(watts bath)的Ni层在比较高的镀层电流密度的范围中，晶体生长方向是<110>优先方位，使用了氨基磺酸浴的Ni层成为晶体生长方向是<100>优先方位的晶体。
图10是表示具有由通过不同的镀层制法形成的2层构成的Ni层的半导体装置的翘曲量的温度依赖性的图。该图的(a)是使用了氨基磺酸浴的第1层(膜厚15μm)及使用了硫酸浴的第2层(膜厚15μm)从Ag层(膜厚50μm)的主面31b起依次形成的层叠结构的剖视图。此外，该图的(b)表示Ag层(膜厚50μm)与第1层(膜厚30μm)的层叠结构中的翘曲量的温度依赖性、Ag层(膜厚50μm)与第2层(膜厚15μm)的层叠结构的翘曲量的温度依赖性、以及Ag层(膜厚50μm)、第1层(膜厚15μm)与第2层(膜厚15μm)的层叠结构中的翘曲量的温度依赖性。
根据上述认识，由于第1层(氨基磺酸Ni)的晶体生长方向(z轴负方向)为<100>优先方位，第2层(硫酸Ni)的晶体生长方向(z轴负方向)为<110>优先方位，所以第2层与第1层相比杨氏模量高。由此，第2层与第1层相比有翘曲量减小的趋向，在高温区域中翘曲量的上限变小。但是，由于低温区域中的翘曲量的下限的减少趋向较强而达到了负区域，所以第1层的翘曲量的上下限范围更窄。这里，通过将具有对于翘曲量的不同特性的第1层与第2层层叠，能够使高温区域中的翘曲量的上限比第1层的小，并且使低温区域中的翘曲量的下限值(负区域的值)比第2层的大。
另外，“优先的晶体取向”也称作<110>优先方位(或{110}面优先取向)等，表示在单位体积或单位面积中的全部晶体中，具有规定的晶体方位(或晶体面)的晶体的比例最多，可以使用X射线衍射法或后方散射电子衍射法进行确认。
根据上述结构，金属层30(Ni层)包括具有主面30a的第1层和具有主面30b的第2层，在主面30b的水平方向上，构成第1层的金属晶体和构成第2层的金属晶体的优先取向面不同。
由此，半导体装置1的翘曲量(的绝对值及范围)等的控制变得容易。
此外，也可以是，在主面30b的水平方向上，构成第1层及第2层中的一方的金属晶体进行{100}面优先取向，构成第1层及第2层中的另一方的金属晶体进行{110}面优先取向。
由此，半导体装置1的翘曲量(的绝对值及范围)等的控制变得容易。
此外，也可以是，不论金属层30(Ni层)是由晶体取向不同的多个层构成还是由单层构成，构成金属层30(Ni层)的金属晶体都在主面30b中进行{100}面优先取向。
由此，由于{100}面与{110}面相比杨氏模量较小，所以刻印工序中的激光刻印变得容易。
此外，也可以是，不论金属层30(Ni层)是由晶体取向不同的多个层构成还是由单层构成，构成金属层30(Ni层)的金属晶体都在主面30b中进行{110}面优先取向。
由此，由于{110}面与{100}面相比杨氏模量较大，所以能够强化半导体装置1的翘曲抑制。
[5.半导体装置的刻印辨识性]
有关本实施方式的半导体装置1还具有形成在金属层30(Ni层)的主面30b上的刻印。上述刻印例如是包括产品名及制造日等的识别信息的标识。在半导体装置1中，例如通过激光照射对主面30b进行刻印，以使得即使是倒装后，从外部的辨识也变得容易。用于上述激光照射的激光中较多使用YAG激光，YAG激光是包括树脂材料在内能够进行向金属材料的微细的刻印的激光。
形成在Ni层的主面30b上的刻印的辨识性较大地影响Ni层的表面状态。通过对Ni层的主面30b照射激光，主面30b中的激光照射区域的粒界被重构而表面状态变化。通过该表面状态变化后的线状区域的宽度(刻印的图案宽度)及深度(刻印深度)与该线状区域以外的主面30b的区域的表面状态的关系，决定刻印的辨识性。作为刻印的辨识性变差的例子，可以举出由于被刻印的字符及线的消失、以及模糊等而该刻印的判别变得困难的情况。
图11是表示Ni层的主面30b的凹凸周期及刻印图案宽度与刻印辨识性的关系的半导体装置的概略剖视图。如该图所示，在被照射激光而表面状态变化的线状区域的(x轴方向的)图案宽度比Ni层的主面30b的凹凸周期小的情况下，不能辨识刻印，被判定为不合格。相对于此，在上述线状区域的图案宽度比Ni层的主面30b的凹凸周期大的情况下，能够辨识刻印，被判定为良好。
图12是表示Ni层的主面30b的最大高度粗糙度及刻印深度与刻印辨识性的关系的图。如该图所示，在被照射激光而表面状态变化的线状区域的(z轴方向的)刻印深度比Ni层的主面30b的最大高度粗糙度Rz小的情况下，不能辨识刻印，被判定为不良。相对于此，在上述线状区域的刻印深度比Ni层的主面30b的最大高度粗糙度Rz大的情况下，能够辨识刻印，被判定为良好。
[6.半导体装置的端部结构]
图13A是有关实施方式的半导体装置1A的剖视图。如该图所示，半导体装置1A具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)、晶体管10及20和突起部36A、36B、37A及37B。半导体装置1A与有关实施方式的半导体装置1相比，不同的是具有突起部36A、36B、37A及37B、以及在将Si层平面视的情况下Si层的外周比Ni层及Ag层的外周朝向半导体装置1A的中心方向后退。以下，关于半导体装置1A，对与半导体装置1相同的点省略说明，以不同的点为中心进行说明。
在将半导体层40(Si层)平面视的情况下，半导体层40(Si层)的外周比金属层30(Ni层)及31(Ag层)的外周朝向半导体装置1A的中心方向后退。这是因为通过两阶段的切断工序(Si层的切断工序、Ni层及Ag层的切断工序)执行将半导体装置1A单片化的工序。另外，在半导体装置1A中，Si层的外周比Ni层及Ag层的外周后退的结构不是必须的。
突起部36A及36B是在将金属层30(Ni层)从主面30b平面视的情况下，在Ni层的外周在从主面30a朝向主面30b的方向(z轴负方向)上从主面30b突出的第1突起部。突起部36A及36B包含金属层31所具有的第1金属材料及金属层30所具有的第2金属材料中的至少一方。在半导体装置1A中，突起部36A及36B包含Ag及Ni中的至少一方。
由此，能够加强Ni层的外周的机械强度及硬度，所以能够强化半导体装置1A的翘曲抑制。
另外，突起部36A及36B也可以形成于上述平面视中的构成金属层30(Ni层)的外周的边中的对置的2边或全部边。
由此，能够强化半导体装置1A的与形成了突起部36A及36B的方向正交的方向的翘曲抑制。
另外，突起部36A及36B的突出高度例如是金属层30(Ni层)的厚度的1/3以上。
由此，能够进一步加强Ni层的外周的机械强度及硬度。
此外，突起部36A及36B的突出宽度例如是4μm以上。
由此，能够进一步加强Ni层的外周的机械强度及硬度，此外，在清洗工序中能够抑制突起部36A及36B从半导体装置1A脱离，所以能够抑制半导体装置1A因脱离的导电物而发生短路不良等。
此外，在突起部36A及36B中，第2金属材料的含量比第1金属材料的含量多。在半导体装置1A中，在突起部36A及36B中，Ni含量比Ag含量多。
由此，突起部36A及36B与杨氏模量较小的Ag相比更多地包含杨氏模量较大的Ni，所以成为相对较硬的突起物。因此，能够进一步加强金属层30的外周的机械强度及硬度，此外，由于在清洗工序中能够抑制突起部36A及36B从半导体装置1A脱离，所以能够抑制半导体装置1A因脱离的导电物而发生短路不良等。
另外，在半导体装置1A中，突起部36A及36B的结构不是必须的。
在将半导体层40(Si层)平面视的情况下，半导体层40(Si层)的外周相对于金属层31(Ag层)的外周隔开间隔而形成于内侧。
突起部37A及37B是在将金属层31(Ag层)从主面31a平面视的情况下，在金属层31(Ag层)的外周在从主面31b朝向主面31a的方向(z轴正方向)上从主面31a突出的第2突起部。突起部37A及37B包含金属层31(Ag层)所具有的第1金属材料及金属层30(Ni层)所具有的第2金属材料中的至少一方。在半导体装置1A中，突起部37A及37B包含Ag及Ni中的至少一方。
由此，能够加强Ag层的外周的机械强度及硬度，所以能够强化半导体装置1A的翘曲抑制。
另外，突起部37A及37B也可以形成于上述平面视中的构成金属层31(Ag层)的外周的边中的对置的2边或全部边。
由此，能够强化半导体装置1A的与形成了突起部37A及37B的方向正交的方向的翘曲抑制。
另外，在半导体装置1A中，突起部37A及37B的结构不是必须的。
此外，在半导体装置1A中，突起部36A、36B、37A及37B是通过半导体装置1A的单片化工序，金属层30(Ni层)及31(Ag层)的构成物从金属层30(Ni层)及31(Ag层)的外周部延伸而成的。
在半导体装置1A的单片化工序中，例如使用刀片切割。这是使用附着有金刚石磨石的几十μm左右的宽度的圆形刀片高速旋转而将Si层、Ni层及Ag层切削的工序。此时，通过圆形刀片从Si层侧向Ni层侧切入，但圆形刀片的宽度(几十μm)左右的材料被削掉。因此，有延展性的Ni层及Ag层在圆形刀片的切削加工方向上被拉伸，形成突起部(毛刺)。该突起部在相对于Ni层及Ag层的表面垂直的方向上形成新的大致平面，起到作为Ni层及Ag层的加强件的作用。由此，能够强化半导体装置1A的翘曲抑制。
图13B是有关实施方式的半导体装置1B的剖视图。如该图所示，半导体装置1B具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)和突起部36B、37B及38。半导体装置1B与半导体装置1A相比，具有突起部38这一点不同。以下，对于半导体装置1B，关于与半导体装置1A相同的点省略说明，以不同的点为中心进行说明。
突起部38是在金属层31(Ag层)外周侧面在从将金属层31(Ag层)平面视的情况下的金属层31(Ag层)的中央朝向外周的方向(x轴正方向)上形成的第3突起部。另外，突起部38也可以在Ni层外周侧面在将Ni层平面视的情况下在从Ni层的中央朝向外周的方向(x轴正方向)上形成。
由此，能够加强Ni层的外周的机械强度及硬度，所以能够抑制半导体装置1B的翘曲抑制。
图13C是有关实施方式的半导体装置1C的剖视图。如该图所示，半导体装置1C具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)、覆盖层50、和突起部37A(未图示)及37B。半导体装置1C与半导体装置1A相比，没有突起部36A及36B而具有覆盖层50这一点不同。以下，对于半导体装置1C，关于与半导体装置1A相同的点省略说明，以不同的点为中心进行说明。
覆盖层50是具有相互背对的主面50a(第7主面)及主面50b(第8主面)，主面50a与Ni层的主面30b直接接触或夹着接合材料而形成，由陶瓷材料或塑料材料构成的第1覆盖层。
另外，覆盖层50在半导体装置1C的单片化工序之前已经被配置。由此，在使用刀片切割的单片化工序中，能够避免在Ni层的主面30b产生突起物(毛刺)。
图13D是有关实施方式的半导体装置1D的剖视图。如该图所示，半导体装置1D具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)和覆盖层50及51。半导体装置1D与半导体装置1C相比，没有突起部37A及37B而具有覆盖层51这一点不同。以下，对于半导体装置1D，关于与半导体装置1C相同的点省略说明，以不同的点为中心进行说明。
覆盖层51是在将金属层31(Ag层)平面视的情况下的金属层31(Ag层)的外缘部具有相互背对的主面51a(第9主面)及主面51b(第10主面)，主面51b与金属层31(Ag层)的主面31a直接接触或夹着接合材料而形成，由陶瓷材料或塑料材料构成的第2覆盖层。
另外，覆盖层51在半导体装置1D的单片化工序之前已经被配置。由此，在使用刀片切割的单片化工序中，能够避免在Ag层的主面31a产生突起物(毛刺)。
图13E是有关实施方式的半导体装置1E的剖视图。如该图所示，半导体装置1E具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)、覆盖层50和槽部60。半导体装置1E与半导体装置1D相比，没有覆盖层51而具有将Si层分隔的槽部60这一点不同。以下，对于半导体装置1E，关于与半导体装置1D相同的点省略说明，以不同的点为中心进行说明。
槽部60是在半导体层40(Si层)的外缘部沿着半导体层40(Si层)的外周边形成的以主面31a为底面的槽。
另外，槽部60在半导体装置1E的单片化工序之前已经形成。由此，在使用刀片切割的单片化工序中，能够避免产生达到体区域18或体区域28那样的Si层的碎片。
图13F是有关实施方式的半导体装置1F的剖视图。如该图所示，半导体装置1F具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)和合成物39。半导体装置1F与半导体装置1相比，具有合成物39这一点不同。以下，对于半导体装置1F，关于与半导体装置1相同的点省略说明，以不同的点为中心进行说明。
合成物39是形成在金属层30(Ni层)的外周侧面的、第1金属材料与第2金属材料的合成物。在本实施方式中，合成物39是Ag与Ni的合成物。
由此，能够加强Ni层的外周的机械强度及硬度，所以能够强化半导体装置1F的翘曲抑制。另外，合成物39也可以形成在Ag层的外周侧面。在此情况下，能够加强Ag层的外周的机械强度及硬度，所以能够强化半导体装置1F的翘曲抑制。
在半导体装置1F的单片化工序中，例如作为Ni层及Ag层的切断方法而使用激光切割。因此，在Ni层及Ag层的外周侧面，附着通过激光而熔融的第1金属材料与第2金属材料的合成物。
另外，在将金属层30(Ni层)及31(Ag层)平面视的情况下，合成物39也可以在半导体装置1F的整周上形成于金属层30(Ni层)及金属层31(Ag层)中的至少一方的外周侧面。
由此，能够进一步加强Ni层或Ag层的外周的机械强度及硬度。
此外，如图13F所示，例如在从主面31a朝向主面30b的方向(z轴负方向)上，合成物39的中心位置在从主面31a到主面30b的距离的一半的位置与主面30b的位置之间。
由此，在通过激光切割进行的单片化工序中，能够抑制Ni层及Ag层的构成物飞散的游离体(以下有记作碎屑的情况)附着到半导体装置1F的表面(z轴正方向侧)。例如，在Ni层及Ag层的合成层的切断时，只要在将从主面31a到主面30b的距离的一半以上的厚度量从主面31a侧进行刀片切割后，将剩余的较薄的合成层从主面31a侧或从主面30b侧用强度较弱的激光输出进行激光切割，就能够抑制碎屑的发生。
此外，可确认突起部36A、36B、37A、37B、38及合成物39遍及半导体装置1A的外周各边的1/3以上的距离而连续地形成。像这样突起部或合成物在半导体装置1A的外周边连续地形成的结构进一步强化半导体装置1A的翘曲抑制。此外，突起部或合成物根据单片化工序的条件，也有遍及半导体装置1A的外周各边的1/2以上或2/3以上的距离而连续地形成的情况，在此情况下可进一步强化半导体装置1A的翘曲抑制。
图14是有关实施方式的半导体装置1G的剖视图。如该图所示，半导体装置1G具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)和晶体管10及20。半导体装置1G与半导体装置1相比，在将半导体层40(Si层)平面视的情况下半导体层40(Si层)的外周比金属层30(Ni层)及31(Ag层)的外周朝向半导体装置1G的中心方向后退这一点不同。以下，对于半导体装置1G，关于与半导体装置1相同的点省略说明，以不同的点为中心进行说明。
在将半导体层40(Si层)平面视的情况下，半导体层40(Si层)的外周相对于金属层31(Ag层)的外周隔开间隔而形成于内侧。进而，半导体层40(Si层)的外周也可以在整周上相对于金属层31(Ag层)的外周隔开间隔而形成于内侧。
另外，上述结构在单片化工序中的Ni层及Ag层的切断之前已经被形成。由此，能够抑制将Ni层及Ag层通过切割来切断时的Si层的碎片及碎屑向Si层的侧面的附着。此外，在Ni层及Ag层的刀片切割时，不将Si层同时切断也可以，所以能够减轻刀片切割的切断负荷，此外，在切割中使用的切割刀片的选择变得容易。这是因为，在陶瓷材料的Si层、和金属材料的Ni层及Ag层中，适合于切削的切割刀片的种类不同。
此外，半导体层40(Si层)及金属层31(Ag层)的平面方向上的半导体层40(Si层)的外周与金属层31(Ag层)的外周的距离(间隔的长度)例如是15μm以上。
图15是说明有关实施方式的半导体装置1G中的Si层的后退距离的图。在该图中示出了在制造工序中相邻的2个半导体装置1G的边界区域的剖视图。
在半导体装置1G的单片化工序中，在将Si层进行了刀片切割的情况下，有在Si层产生碎片的情况。为了避免该情况，在半导体装置1G中，不仅使用刀片切割，还并用等离子切割来进行单片化是有效的。等离子切割可以通过利用等离子反应将Si层化学性地除去的干式蚀刻法，在Si层的切削面不产生碎片地进行切削加工。
在半导体装置1G的单片化工序中，通过等离子切割，将其后进行刀片切割或激光切割的区域的、对其后的刀片切割或激光切割切削宽度(在图15中是激光加工宽度或刀片加工宽度)加上余量宽度后的切削宽度(在图15中是等离子加工宽度)量的Si层除去。然后，通过刀片切割或激光切割，将Ag层及Ni层切削。由此，能够在Si层的外周部不产生碎片而进行半导体装置1G的单片化。
在将该Ag层及Ni层切削时，为了不会通过刀片切割或激光切割对Si层带来损伤，需要将相邻的半导体装置1G的Si层彼此的间隔确保得比激光加工宽度或刀片加工宽度大。由此，Si层的外周相对于Ag层的外周隔开间隔而形成于内侧。
如图15所示，在将激光加工宽度或刀片加工宽度例如设为
Figure BDA0002955814260000221
将基于等离子切割的加工宽度例如设为65μm的情况下，Si层的外周与Ag层的外周的距离(图15的后退距离LB)例如为
Figure BDA0002955814260000222
由此，作为半导体装置1G的单片化工序，在通过等离子切割对Si层进行加工、通过刀片切割或激光切割对Ag层及Ni层进行加工的情况下，能够容易实现在Si层的外周部不产生碎片的单片化。
图16是有关实施方式的半导体装置1G中的Si层的侧面的电子显微镜摄影图。如该图所示，半导体层40(Si层)的外周侧面中的与主面31a相接的主面40b侧的端部侧面的凹凸的最大高度粗糙度Rz与半导体层40(Si层)的外周侧面中的主面40a侧的侧面的凹凸的最大高度粗糙度Rz大致相等。此外，在半导体层40(Si层)的平面视中，半导体层40(Si层)的外周侧面中的与主面31a相接的主面40b侧的端部侧面没有比半导体层40(Si层)的外周侧面中的主面40a侧的侧面的最大外周更靠外侧形成。即，在Ag层的主面31a上没有形成半导体层40的残渣。
由此，在将Ag层及Ni层进行激光切割时，能够抑制在Si层的侧面上附着作为Ag层及Ni层的构成物的金属。
此外，如图16所示，半导体层40(Si层)的外周侧面也可以具有包含锐角顶点的凹凸形状。
由此，通过包含锐角顶点的凹凸形状，促进从Si层的外周侧面的散热，提高半导体装置1G的散热性。
图17是说明有关实施方式的半导体装置1G中的Si层的侧面形状与制法的关系的图。在该图的(a)中示出了将Si层平面视的情况下的基于等离子切割用掩模形状的、包含锐角顶点的凹凸形状。此外，在该图的(b)中示出了将Si层剖视的情况下的等离子切割时的加工状态。在这里的等离子切割工序中，由于分多个阶段进行等离子切削加工，所以Si层的侧面在y轴方向(或x轴方向)及z轴方向双方中形成有包含锐角顶点的凹凸。此外，如该图的(b)所示，Si层的外周侧面中的与Ag层相接的端部侧面的凹凸的最大高度粗糙度Rz与Si层的外周侧面中的位于与Ag层相反一侧的侧面的凹凸的最大高度粗糙度Rz大致相等。此外，在Si层的平面视中，Si层的外周侧面中的与Ag层相接的端部侧面没有比Si层的外周侧面中的位于与Ag层相反一侧的侧面的最大外周更靠外侧形成。
图18是有关实施方式的半导体装置1H中的Si层及Ag层的侧面的电子显微镜摄影图。如该图所示，半导体装置1H具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)、晶体管10及20和非晶质半导体44。半导体装置1H与半导体装置1G相比，具有非晶质半导体44这一点不同。以下，对于半导体装置1H，关于与半导体装置1G相同的点省略说明，以不同的点为中心进行说明。
非晶质半导体44在半导体层40(Si层)的外周侧面以将半导体层40(Si层)覆盖的方式形成。
另外，非晶质半导体44是在半导体装置1H的单片化工序中在通过激光切割切断了Si层的情况下构成Si层的Si熔融凝固并附着于Si层的侧面而成的。由此，在其后的通过刀片切割进行的Ag层及Ni层的切割时，抑制在Si层出现裂纹或Si层的一部分剥离。
图19是有关实施方式的半导体装置1J的剖视图。如该图所示，半导体装置1J具有半导体层40(Si层)、金属层30(Ni层)及31(Ag层)、晶体管10及20和槽部43A及43B。半导体装置1J与半导体装置1G相比，具有槽部43A及43B这一点不同。以下，对于半导体装置1J，关于与半导体装置1G相同的点省略说明，以不同的点为中心进行说明。
晶体管10在Si层的主面40a，具有填充有作为栅极导体15及栅极绝缘膜16的固体部件的多个槽部41(第1多个槽部、主体部沟槽)。
晶体管20在Si层的主面40a，具有填充有作为栅极导体25及栅极绝缘膜26的固体部件的多个槽部42(第2多个槽部、主体部沟槽)。
多个槽部43A及多个槽部43B是在半导体层40(Si层)的主面40a的外缘部沿着半导体层40(Si层)的外周边形成的、填充有包含硅的固体部件的第3多个槽部(假沟槽)。多个槽部43A配置在主面40a的上述外缘部中的晶体管10侧的外缘部。此外，多个槽部43B配置在主面40a的上述外缘部中的晶体管20侧的外缘部。
另外，填充在多个槽部43A及多个槽部43B中的固体部件也可以是与填充在多个槽部41及多个槽部42中的固体部件相同的材料，在此情况下，能够通过与多个槽部41及多个槽部42的形成工序相同的工序形成多个槽部43A及多个槽部43B。由此，能实现制造工序的简单化。
由此，在半导体装置1J的单片化工序中，能够抑制在刀片切割时发生的Si层的裂纹及一部分剥离达到体区域18及体区域28。
另外，多个槽部41与多个槽部43A之间的间隔LgA、以及多个槽部42与多个槽部43B之间的间隔LgB也可以比多个槽部41中的相邻的槽彼此的间隔Pg1大，并且比多个槽部42中的相邻的槽彼此的间隔Pg2大。
由此，间隔LgA及LgB比主体部的槽部的间隔Pg1及Pg2大，所以能够将半导体装置1J的制造掩模图案占用率降低到可稳定制造的范围。
此外，半导体装置1J具有以与源极电极11或源极电极21局部重叠的方式形成的钝化层35(保护层)。这里，在将半导体层40(Si层)平面视的情况下，钝化层35的外周相对于半导体层40(Si层)的外周隔开间隔而形成于内侧，多个槽部43A及多个槽部43B在上述平面视中形成在从半导体层40(Si层)的外周到钝化层35的外周的区间中。
由此，在没有形成钝化层35、对于在刀片切割时发生的Si层的裂纹及一部分剥离的耐受性较弱的Si层的主面40a的外缘部，也能够提高对于Si层的裂纹及一部分剥离的耐受性。
此外，多个槽部43A及多个槽部43B中的槽部的间距也可以与多个槽部41及多个槽部42中的槽部的间距相同。
由此，能够将多个槽部43A及多个槽部43B在形成多个槽部41及多个槽部42的工序中同时形成，所以能够使半导体装置1J的设计及制造简单化。
(其他实施方式)
以上，基于实施方式对有关本发明的1个或多个技术方案的半导体装置进行了说明，但本发明并不限定于该实施方式。只要不脱离本发明的主旨，对本实施方式实施了本领域技术人员想到的各种变形后的形态、或将不同实施方式的一部分的构成要素组合而构建的形态也包含在本发明的1个或多个技术方案的范围内。
在本实施方式中，例示了在由硅构成的半导体基板形成有2个纵型MOS晶体管的半导体装置1，但有关本发明的半导体装置包括具有以下的结构的半导体装置。
图20是构成有关实施方式的半导体装置100的1个纵型III族氮化物半导体晶体管的概略剖视图。半导体装置100是可倒装的芯片尺寸封装型的III族氮化物半导体晶体管。如图20所示，构成半导体装置100的纵型III族氮化物半导体晶体管具备由n型的III族氮化物半导体构成的基板132、n型的III族氮化物半导体层133(及143)、p型的III族氮化物半导体层134(及144)和金属层130及131。此外，设有将III族氮化物半导体层134的一部分贯穿而底部达到III族氮化物半导体层133的凹部。此外，设有将III族氮化物半导体层144的一部分贯穿而底部达到III族氮化物半导体层143的凹部。进而，以将凹部的底部、侧部和III族氮化物半导体层134的表面的一部分覆盖的方式，依次形成有III族氮化物半导体层137、和带隙比III族氮化物半导体层137大的III族氮化物半导体层135。此外，以将凹部的底部、侧部和III族氮化物半导体层144的表面的一部分覆盖的方式，依次形成有III族氮化物半导体层147、和带隙比III族氮化物半导体层147大的III族氮化物半导体层145。进而，在III族氮化物半导体层134的表面形成有栅极导体119，在III族氮化物半导体层135的上层形成有源极电极111。此外，在III族氮化物半导体层144的表面形成有栅极导体129，在III族氮化物半导体层145的上层形成有源极电极121。在III族氮化物半导体层137与III族氮化物半导体层135的边界附近产生了二维电子气体136。此外，在III族氮化物半导体层147与III族氮化物半导体层145的边界附近产生了二维电子气体146。
作为III族氮化物半导体层134、III族氮化物半导体层133及基板132的层叠体的半导体层140具有相互背对的第1主面及第2主面。此外，作为III族氮化物半导体层144、III族氮化物半导体层143及基板132的层叠体的半导体层150具有相互背对的第1主面及第2主面。
金属层131是具有相互背对的第3主面及第4主面，第3主面与第2主面接触地形成，比半导体层140及150厚，且由第1金属材料构成的第1金属层。
金属层130是具有相互背对的第5主面及第6主面，第5主面与第4主面接触地形成，比半导体层140及150厚，且由杨氏模量比第1金属材料大的第2金属材料构成的第2金属层。
此外，在半导体层140的第1区域中，形成有由基板132、III族氮化物半导体层133、134、135及137、金属层130及131、栅极导体119、以及源极电极111构成的第1纵型III族氮化物半导体晶体管，在沿着第1主面的方向上与第1区域相邻的第2区域中形成有由基板132、III族氮化物半导体层143、144、145及147、金属层130及131、栅极导体129、以及源极电极121构成的第2纵型III族氮化物半导体晶体管。
金属层131作为第1纵型III族氮化物半导体晶体管及第2纵型III族氮化物半导体晶体管的共用漏极电极发挥功能。
另外，III族氮化物半导体层133及143也可以是连续的1个层。此外，III族氮化物半导体层135及145也可以是连续的1个层。此外，III族氮化物半导体层137及147也可以是连续的1个层。此外，二维电子气体136及146也可以连续。此外，构成III族氮化物半导体层133、134、135、137、143、144、145及147的III族元素也可以是单独的Al、Ga或In、或者它们的组合。
根据上述结构，由于具有用来确保低导通电阻的厚度的金属层131与杨氏模量比金属层131大且比半导体层140及150厚的金属层130接触，所以能够抑制通过半导体层140及150与金属层131的接触而发生的半导体装置100的翘曲。因此，能够提供兼顾了导通电阻的降低和翘曲的抑制的芯片尺寸封装型的半导体装置100。
图21是构成有关实施方式的半导体装置200的1个纵型SiC晶体管的概略剖视图。半导体装置200是能够倒装的芯片尺寸封装型的SiC(碳化硅)功率晶体管。如图21所示，构成半导体装置200的SiC晶体管具备包含高浓度n型杂质的SiC基板232、低浓度n型杂质层233和金属层230及231。在低浓度n型杂质层233中，设有在内部具有高浓度n型杂质层的p型杂质层。此外，在p型杂质层内部的高浓度n型杂质层的表面及p型杂质层的表面，以接触的方式设有源极电极211(及221)，在与p型杂质层内部的高浓度n型杂质层和低浓度n型杂质层233之间的p型杂质层对置的位置，经由绝缘膜216设有栅极导体219(及229)。
作为低浓度n型杂质层233及SiC基板232的层叠体的半导体层240具有相互背对的第1主面及第2主面。
金属层231是具有相互背对的第3主面及第4主面，第3主面与第2主面接触地形成，比半导体层240厚，且由第1金属材料构成的第1金属层。
金属层230是具有相互背对的第5主面及第6主面，第5主面与第4主面接触地形成，比半导体层240厚，且由杨氏模量比第1金属材料大的第2金属材料构成的第2金属层。
此外，在半导体层240的第1区域中，形成有由SiC基板232、低浓度n型杂质层233、金属层230及231、栅极导体219、以及源极电极211构成的第1纵型SiC晶体管，在沿着第1主面的方向上与第1区域相邻的第2区域中形成有由SiC基板232、低浓度n型杂质层233、金属层230及231、栅极导体229、以及源极电极221构成的第2纵型SiC晶体管。
金属层231作为第1纵型SiC晶体管及第2纵型SiC晶体管的共用漏极电极发挥功能。
根据上述结构，由于具有用来确保低导通电阻的厚度的金属层231与杨氏模量比金属层231大且比半导体层40B厚的金属层230接触，所以能够抑制通过半导体层40B与金属层231的接触而发生的半导体装置200的翘曲。因此，能够提供兼顾了导通电阻的降低和翘曲的抑制的芯片尺寸封装型的半导体装置200。
产业上的可利用性
有关本发明的半导体装置作为CSP型的半导体装置能够广泛地利用于双向晶体管的各种半导体装置。
标号说明
1、1A、1B、1C、1D、1E、1F、1G、1H、1J、100、200 半导体装置
2 控制IC
3 电池
4 负载
10 晶体管(第1纵型MOS晶体管)
11、11a、11A、11b、11B、11c、11d、21、21a、21A、21b、21B、21c、21d、111、121、211、221源极电极
12、13、22、23 部分
14、24 源极区域
15、25、119、129、219、229 栅极导体
16、26 栅极绝缘膜
18、28 体区域
19、19A、19B、29、29A、29B 栅极电极
20 晶体管(第2纵型MOS晶体管)
30、31、130、131、230、231 金属层
30a、30b、31a、31b、40a、40b、50a、50b、51a、51b 主面
32 半导体基板
33 低浓度杂质层
34 层间绝缘层
35 钝化层
36A、36B、37A、37B、38 突起部
39 合成物
40、140、150、240 半导体层
41、42、43A、43B、60 槽部
44 非晶质半导体
50、51 覆盖层
70A、70C、70E 第1层
70B、70D、70F 第2层
132 基板
133、134、135、137、143、144、145、147 III族氮化物半导体层
136、146 二维电子气体
216 绝缘膜
232 SiC基板
233 低浓度n型杂质层

Claims (14)

1.一种半导体装置，是能够倒装的芯片尺寸封装型的半导体装置，其中，具有：
半导体层，具有相互背对的第1主面及第2主面，由硅、氮化镓或碳化硅构成；
第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层比上述半导体层厚，且由第1金属材料构成；
第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由杨氏模量比上述第1金属材料大的第2金属材料构成；
第1纵型场效应晶体管，形成于上述半导体层的第1区域中；以及
第2纵型场效应晶体管，在上述半导体层中，形成于在沿着上述第1主面的方向上与上述第1区域相邻的第2区域中；
上述第1纵型场效应晶体管在上述半导体层的上述第1主面侧具有第1源极电极及第1栅极电极；
上述第2纵型场效应晶体管在上述半导体层的上述第1主面侧具有第2源极电极及第2栅极电极；
上述第1金属层作为上述第1纵型场效应晶体管及上述第2纵型场效应晶体管的共用漏极电极发挥功能；
将从上述第1源极电极经由上述共用漏极电极到上述第2源极电极的双向路径作为主电流路径。
2.如权利要求1所述的半导体装置，其中，
上述第2金属层的厚度是2μm以上。
3.如权利要求1所述的半导体装置，其中，
上述第2金属材料的线膨胀系数比上述第1金属材料的线膨胀系数小。
4.如权利要求1所述的半导体装置，其中，
还具有第1突起部，该第1突起部在将上述第2金属层平面视的情况下的上述第2金属层的外周，在从上述第5主面朝向上述第6主面的方向上从上述第6主面突出；
上述第1突起部包含上述第1金属材料及上述第2金属材料中的至少一方。
5.如权利要求4所述的半导体装置，其中，
上述第1突起部形成于上述平面视中的上述第2金属层的外周的对置的2边。
6.如权利要求4所述的半导体装置，其中，
上述第1突起部的突出高度是上述第2金属层的厚度的1/3以上。
7.如权利要求4所述的半导体装置，其中，
上述第1突起部的突出宽度是4μm以上。
8.如权利要求1所述的半导体装置，其中，
还具有第1覆盖层，该第1覆盖层具有相互背对的第7主面及第8主面，上述第7主面与上述第6主面接触地形成，该第1覆盖层由陶瓷材料或塑料材料构成。
9.如权利要求1所述的半导体装置，其中，
还在上述第1金属层及上述第2金属层中的至少一方的外周侧面形成有上述第1金属材料和上述第2金属材料的合成物。
10.如权利要求9所述的半导体装置，其中，
上述合成物在将上述第1金属层及上述第2金属层平面视的情况下的上述半导体装置的整周上形成于上述外周侧面。
11.如权利要求9所述的半导体装置，其中，
在从上述第3主面朝向上述第6主面的方向上，上述合成物的中心位置在从上述第3主面到上述第6主面的距离的一半的位置与上述第6主面的位置之间。
12.如权利要求1所述的半导体装置，其中，
在将上述半导体层平面视的情况下，上述半导体层的外周相对于上述第1金属层的外周隔开间隔而形成于内侧。
13.如权利要求12所述的半导体装置，其中，
在上述平面视中，上述半导体层的外周在整周上相对于上述第1金属层的外周隔开间隔而形成于内侧。
14.如权利要求12所述的半导体装置，其中，
上述间隔的长度是15μm以上。
CN202110225613.5A 2018-06-19 2019-01-17 半导体装置 Active CN113035865B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862687051P 2018-06-19 2018-06-19
US62/687,051 2018-06-19
CN201980040521.0A CN112368845A (zh) 2018-06-19 2019-01-17 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980040521.0A Division CN112368845A (zh) 2018-06-19 2019-01-17 半导体装置

Publications (2)

Publication Number Publication Date
CN113035865A CN113035865A (zh) 2021-06-25
CN113035865B true CN113035865B (zh) 2021-10-08

Family

ID=68983705

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980040521.0A Pending CN112368845A (zh) 2018-06-19 2019-01-17 半导体装置
CN202110225613.5A Active CN113035865B (zh) 2018-06-19 2019-01-17 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980040521.0A Pending CN112368845A (zh) 2018-06-19 2019-01-17 半导体装置

Country Status (6)

Country Link
US (2) US10903359B2 (zh)
JP (2) JP6614470B1 (zh)
KR (2) KR102571505B1 (zh)
CN (2) CN112368845A (zh)
TW (2) TWI737559B (zh)
WO (1) WO2019244383A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598161B (zh) * 2018-04-29 2021-03-09 杭州电子科技大学 一种利用全固态电池实现的增强型iii-v hemt器件
TWI737559B (zh) * 2018-06-19 2021-08-21 日商新唐科技日本股份有限公司 半導體裝置
CN113314527B (zh) 2018-12-19 2022-05-03 新唐科技日本株式会社 半导体装置
JP2022147116A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置
CN116646351B (zh) * 2021-03-29 2024-02-09 新唐科技日本株式会社 半导体装置、电池保护电路及电源管理电路
WO2023139813A1 (ja) * 2022-01-19 2023-07-27 ヌヴォトンテクノロジージャパン株式会社 半導体装置及びレーザマーキング方法
WO2024042809A1 (ja) * 2022-08-24 2024-02-29 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776911A (zh) * 2004-11-17 2006-05-24 三洋电机株式会社 半导体装置
JP2013247309A (ja) * 2012-05-29 2013-12-09 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
CN103890953A (zh) * 2012-03-23 2014-06-25 松下电器产业株式会社 半导体元件
JP5649322B2 (ja) * 2010-04-12 2015-01-07 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN107492543A (zh) * 2016-06-09 2017-12-19 美格纳半导体有限公司 包括功率半导体的晶片级芯片规模封装件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374204B1 (ko) * 2000-05-03 2003-03-04 한국과학기술원 2차원 노즐배치를 갖는 잉크젯 프린트헤드 및 그 제조방법
KR100942555B1 (ko) 2008-02-29 2010-02-12 삼성모바일디스플레이주식회사 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터
JP2008199037A (ja) * 2008-03-10 2008-08-28 Renesas Technology Corp 電力用半導体装置および電源回路
JP2010092895A (ja) 2008-10-03 2010-04-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8513798B2 (en) * 2010-09-09 2013-08-20 Infineon Technologies Ag Power semiconductor chip package
JP2012182238A (ja) 2011-02-28 2012-09-20 Panasonic Corp 半導体装置
JP5995435B2 (ja) * 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP2015231033A (ja) * 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9793243B2 (en) * 2014-08-13 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer layer(s) on a stacked structure having a via
JP2016086006A (ja) 2014-10-23 2016-05-19 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
GB2535484B (en) * 2015-02-17 2019-10-09 Dynex Semiconductor Ltd Wafer metallization of high power semiconductor devices
JP6598037B2 (ja) 2015-07-01 2019-10-30 パナソニックＩｐマネジメント株式会社 半導体装置
KR102259185B1 (ko) 2016-08-02 2021-06-01 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치, 반도체 모듈, 및 반도체 패키지 장치
JP2018049974A (ja) 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7042217B2 (ja) * 2016-12-27 2022-03-25 ヌヴォトンテクノロジージャパン株式会社 半導体装置
TWI737559B (zh) * 2018-06-19 2021-08-21 日商新唐科技日本股份有限公司 半導體裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776911A (zh) * 2004-11-17 2006-05-24 三洋电机株式会社 半导体装置
JP5649322B2 (ja) * 2010-04-12 2015-01-07 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN103890953A (zh) * 2012-03-23 2014-06-25 松下电器产业株式会社 半导体元件
JP2013247309A (ja) * 2012-05-29 2013-12-09 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
CN107492543A (zh) * 2016-06-09 2017-12-19 美格纳半导体有限公司 包括功率半导体的晶片级芯片规模封装件及其制造方法

Also Published As

Publication number Publication date
WO2019244383A1 (ja) 2019-12-26
US10903359B2 (en) 2021-01-26
JPWO2019244383A1 (ja) 2020-06-25
TW202119590A (zh) 2021-05-16
KR102571505B1 (ko) 2023-08-28
KR20210021478A (ko) 2021-02-26
KR102234945B1 (ko) 2021-04-01
CN112368845A (zh) 2021-02-12
US20200395479A1 (en) 2020-12-17
TW202002238A (zh) 2020-01-01
CN113035865A (zh) 2021-06-25
KR20210027530A (ko) 2021-03-10
JP6614470B1 (ja) 2019-12-04
TWI737559B (zh) 2021-08-21
JP2020025115A (ja) 2020-02-13
US20210104629A1 (en) 2021-04-08
US11107915B2 (en) 2021-08-31
JP6782828B2 (ja) 2020-11-11
TWI789481B (zh) 2023-01-11

Similar Documents

Publication Publication Date Title
CN113035865B (zh) 半导体装置
US7923297B2 (en) Manufacturing method of semiconductor device
US10395967B2 (en) Method for manufacturing semiconductor device
JP2004289103A (ja) 半導体デバイス及びその製造方法
CN1572025A (zh) 半导体器件及其制造方法
US20080296611A1 (en) Semiconductor device and method for manufacturing same
CN106920774B (zh) 半导体装置及半导体装置的制造方法
CN110676165A (zh) 半导体器件和制造半导体器件的方法
JP4491036B2 (ja) 半導体装置の製造方法
CN114868231A (zh) 半导体元件及其制造方法、以及半导体装置及其制造方法
US20190295957A1 (en) Semiconductor device and semiconductor device manufacturing method
CN112864224A (zh) 具有薄半导体管芯的半导体器件
US20230197518A1 (en) Semiconductor device and method for manufacturing same
US20230097227A1 (en) Semiconductor device and method of manufacturing the same
US20220093733A1 (en) Semiconductor device and method of manufacturing the same
US20220262905A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2023052535A (ja) 半導体装置と半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant