CN114868231A - 半导体元件及其制造方法、以及半导体装置及其制造方法 - Google Patents

半导体元件及其制造方法、以及半导体装置及其制造方法 Download PDF

Info

Publication number
CN114868231A
CN114868231A CN202080090313.4A CN202080090313A CN114868231A CN 114868231 A CN114868231 A CN 114868231A CN 202080090313 A CN202080090313 A CN 202080090313A CN 114868231 A CN114868231 A CN 114868231A
Authority
CN
China
Prior art keywords
substrate
semiconductor
lead frame
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080090313.4A
Other languages
English (en)
Inventor
町田信夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novi Crystal Co ltd
Tamura Corp
Original Assignee
Novi Crystal Co ltd
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novi Crystal Co ltd, Tamura Corp filed Critical Novi Crystal Co ltd
Publication of CN114868231A publication Critical patent/CN114868231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一种半导体元件的制造方法等，该由Ga2O3系半导体构成的半导体元件的制造方法，能够从1个晶片在抑制划片时的破损的同时得到具有散热性优异的结构的多个半导体元件。提供一种半导体元件的制造方法，其包含：准备包括Ga2O3系半导体的半导体晶片(10)的工序；将半导体晶片(10)的外延层(12)侧固定到支撑基板(21)的工序；将半导体晶片(10)的基板(11)减薄的工序；在基板(11)的下表面上形成阴极电极(16)的工序；在阴极电极(16)的下表面上粘接金属板(23)的工序；以及将半导体晶片(10)通过划片进行单片化，得到分别具备金属板(23)的多个SBD(1)的工序。

Description

半导体元件及其制造方法、以及半导体装置及其制造方法
技术领域
本发明涉及半导体元件及其制造方法、以及半导体装置及其制造方法。
背景技术
Ga2O3系半导体与Si、SiC、GaN、GaAs等其它半导体相比带隙较大，所以，由Ga2O3系半导体构成的Ga2O3系半导体元件在耐压上优异。另一方面，热传导度低的Ga2O3系半导体元件存在散热性差的问题。
为了解决该Ga2O3系半导体元件的散热性的问题，已知一种将包括Ga2O3系半导体的基板减薄以使热易于向外部散逸的技术(例如，专利文献1)。
根据专利文献1所记载的技术，在Ga2O3系半导体元件的制造工序中，将在基板上形成有外延层的晶片的外延层侧固定于支撑基板，在该状态下对基板实施研磨处理等来将其减薄。
现有技术文献
专利文献
专利文献1：特开2019-12836号公报
发明内容
发明要解决的问题
然而，在专利文献1中，未公开将1个晶片通过划片(dicing)进行单片化来得到多个半导体元件的方法。将基板减薄后的晶片由于机械强度下降，因此在进行划片时有可能发生破损。
本发明的目的在于，提供一种半导体元件的制造方法、通过该半导体元件的制造方法得到的半导体元件、包含该半导体元件的制造方法的半导体装置的制造方法、以及通过该半导体装置的制造方法得到的半导体装置，该半导体元件的制造方法是由Ga2O3系半导体构成的半导体元件的制造方法，能够从1个晶片在抑制划片时的破损的同时得到具有散热性优异的结构的多个半导体元件。
用于解决问题的方案
为了达到上述目的，本发明的一方面提供下述[1]～[4]的半导体元件的制造方法、[5]～[7]的半导体装置的制造方法、[8]～[10]的半导体元件、[11]～[13]的半导体装置。
[1]一种半导体元件的制造方法，包含：准备具有包括Ga2O3系半导体的基板、以及上述基板上的包括Ga2O3系半导体的外延层的半导体晶片的工序；将上述半导体晶片的上述外延层侧固定到支撑基板的工序；将固定到上述支撑基板的上述半导体晶片的上述基板减薄的工序；在将上述基板减薄的工序之后，在上述基板的下表面上形成电极的工序；在上述半导体晶片的上述电极的下表面上粘接或形成支撑金属层的工序；以及将上述半导体晶片通过划片进行单片化，得到分别具备上述支撑金属层的多个半导体元件的工序，上述支撑金属层的热传导度比上述基板的热传导度高。
[2]根据上述[1]所述的半导体元件的制造方法，其中，在粘接或形成上述支撑金属层的工序中，将作为上述支撑金属层的金属板通过导电性粘接材料粘接到上述电极，或者将作为上述支撑金属层的镀敷膜通过镀敷处理形成在上述电极上。
[3]根据上述[1]或[2]所述的半导体元件的制造方法，其中，上述支撑金属层是具有沿着划片线设置的在上述支撑金属层的厚度方向贯通的多个贯通孔或凹陷的金属板，在将上述半导体晶片通过划片进行单片化的工序中，上述支撑金属层沿着上述划片线被切断。
[4]一种半导体元件的制造方法，包含：准备具有包括Ga2O3系半导体的基板、以及上述基板上的包括Ga2O3系半导体的外延层的半导体晶片的工序；将上述半导体晶片的上述外延层侧固定到支撑基板的工序；在固定到上述支撑基板的上述半导体晶片的上述基板的下表面形成凹部的工序；在包含上述凹部的内表面的上述基板的下表面上形成电极的工序；以埋入到上述凹部的方式在上述电极的下表面形成导电体层的工序；以及将上述半导体晶片通过划片进行单片化，得到多个半导体元件的工序，上述导电体层的热传导度比上述基板的热传导度高。
[5]一种半导体装置的制造方法，包含：上述[1]～[3]中的任意一项所述的半导体元件的制造方法所包含的各工序；以及将上述半导体元件的上述支撑金属层侧固定到引线框架或配线基板，将上述支撑金属层电连接到上述引线框架或上述配线基板的配线的工序，上述支撑金属层的热膨胀系数处于上述基板的热膨胀系数与上述引线框架或上述配线基板的基材的热膨胀系数之间。
[6]一种半导体装置的制造方法，包含：上述[4]所述的半导体元件的制造方法所包含的各工序；以及将上述半导体元件的上述导电体层侧固定到引线框架或配线基板，将上述导电体层电连接到上述引线框架或上述配线基板的配线的工序。
[7]一种半导体装置的制造方法，包含：准备具有包括Ga2O3系半导体的基板、以及上述基板上的包括Ga2O3系半导体的外延层的半导体晶片的工序；将上述半导体晶片的上述外延层侧固定到支撑基板的工序；在固定到上述支撑基板的上述半导体晶片的上述基板的下表面形成凹部的工序；在包含上述凹部的内表面的上述基板的下表面上形成电极的工序；将上述半导体晶片通过划片进行单片化，得到多个半导体元件的工序；以及将上述半导体元件固定到具有与上述基板的上述凹部对应的凸部的引线框架并使得上述凸部插入到上述凹部，将上述电极电连接到上述引线框架的工序。
[8]一种半导体元件，具备：基板，其包括Ga2O3系半导体，具有250μm以下的厚度；上述基板上的包括Ga2O3系半导体的外延层；上述外延层的上表面上的第1电极；上述基板的下表面上的第2电极；以及上述第2电极的下表面上的具有比上述基板的热传导度高的热传导度的支撑金属层。
[9]根据上述[8]所述的半导体元件，其中，上述支撑金属层是通过导电性粘接材料粘接于上述电极的金属板或形成在上述电极上的镀敷膜。
[10]一种半导体元件，具备：基板，其包括Ga2O3系半导体，在下表面具有凹部；上述基板上的包括Ga2O3系半导体的外延层；上述外延层的上表面上的第1电极；上述基板的下表面上的第2电极；以及导电体层，其以埋入到上述凹部的方式设置在上述第2电极的下表面上，具有比上述基板的热传导度高的热传导度。
[11]一种半导体装置，具备：上述[8]或[9]所述的半导体元件；以及安装了上述半导体元件的引线框架或配线基板，上述半导体元件的上述支撑金属层侧固定于上述引线框架或上述配线基板，上述支撑金属层电连接于上述引线框架或上述配线基板的配线。
[12]一种半导体装置，具备：上述[10]所述的半导体元件；以及安装了上述半导体元件的引线框架或配线基板，上述半导体元件的上述导电体层侧固定于上述引线框架或上述配线基板，上述导电体层电连接于上述引线框架或上述配线基板的配线。
[13]一种半导体装置，具备：半导体元件；以及引线框架，该半导体元件具备：基板，其包括Ga2O3系半导体，在下表面具有凹部；上述基板上的包括Ga2O3系半导体的外延层；上述外延层的上表面上的第1电极；以及上述基板的下表面上的第2电极，该引线框架安装了上述半导体元件，并具有与上述基板的上述凹部对应的凸部，上述半导体元件以使上述凸部插入到上述凹部的方式固定于上述引线框架，上述第2电极电连接于上述引线框架。
发明效果
根据本发明，能够提供一种半导体元件的制造方法、通过该半导体元件的制造方法得到的半导体元件、包含该半导体元件的制造方法的半导体装置的制造方法、以及通过该半导体装置的制造方法得到的半导体装置，该半导体元件的制造方法是由Ga2O3系半导体构成的半导体元件的制造方法，能够从1个晶片在抑制划片时的破损的同时得到具有散热性优异的结构的多个半导体元件。
附图说明
图1是第1实施方式的SBD的垂直截面图。
图2是第1实施方式的具有SBD的半导体装置的垂直截面图。
图3A是示出作为密封有SBD的封装体的半导体装置的整体构成的一个例子的立体图。
图3B是示出作为密封有SBD的封装体的半导体装置的整体构成的一个例子的立体图。
图4A是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图4B是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图4C是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图5A是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图5B是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图5C是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图6A是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图6B是表示第1实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图7是示出金属板的一个例子的立体图。
图8A是第2实施方式的沟槽型SBD的垂直截面图。
图8B是第2实施方式的具有沟槽型SBD的半导体装置的垂直截面图。
图9A是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图9B是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图9C是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图10A是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图10B是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图10C是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图11A是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图11B是表示第2实施方式的沟槽型SBD和具有沟槽型SBD的半导体装置的制造工序的一个例子的垂直截面图。
图12A是第2实施方式的JFET的垂直截面图。
图12B是第2实施方式的具有JFET的半导体装置的垂直截面图。
图13A是第3实施方式的SBD的垂直截面图。
图13B是第3实施方式的具有SBD的半导体装置的垂直截面图。
图14A是表示第3实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图14B是表示第3实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图14C是表示第3实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图15A是表示第3实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图15B是表示第3实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图16A是第4实施方式的SBD的垂直截面图。
图16B是第4实施方式的具有SBD的半导体装置的垂直截面图。
图17A是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图17B是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图17C是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图18A是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图18B是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图18C是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图19是表示第4实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图20A是第5实施方式的SBD的垂直截面图。
图20B是第5实施方式的具有SBD的半导体装置的垂直截面图。
图21A是表示第5实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图21B是表示第5实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图21C是表示第5实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图22是表示第5实施方式的SBD和具有SBD的半导体装置的制造工序的一个例子的垂直截面图。
图23是第6实施方式的半导体装置的垂直截面图。
图24A是第6实施方式的另一半导体装置的垂直截面图。
图24B是第6实施方式的另一半导体装置的垂直截面图。
具体实施方式
〔第1实施方式〕
在第1实施方式中，使用肖特基势垒二极管(SBD)作为纵型的半导体元件。
(半导体元件的结构)
图1是第1实施方式的SBD1的垂直截面图。SBD1包含：基板11；外延层12，其通过外延生长形成在基板11上；阳极电极13，其形成在外延层12的上表面(与接触基板11的面相反的一侧的面)上，与外延层12进行肖特基接触；阴极电极16，其形成在基板11的下表面(与接触外延层12的面相反的一侧的面)上，与基板11进行欧姆接触；以及作为支撑金属层的金属板23，其粘接在阴极电极16的下表面(与接触基板11的面相反的一侧的面)上。
在SBD1中，通过对阳极电极13与阴极电极16之间施加正向偏压，阳极电极13与外延层12的界面的肖特基势垒下降，电流从阳极电极13流向阴极电极16。另一方面，在对阳极电极13与阴极电极16之间施加反向偏压时，阳极电极13与外延层12的界面的肖特基势垒变高，电流不流动。
基板11和外延层12包括Ga2O3系半导体，并含有n型掺杂物。优选该n型掺杂物是Si、Sn等IV族元素。基板11的n型掺杂物的浓度比外延层12的n型掺杂物的浓度高。
在此，Ga2O3系半导体是Ga2O3或者包含Al、In等置换型杂质的Ga2O3。优选Ga2O3系半导体是单晶。另外，优选Ga2O3系半导体是β型的晶体。
使用以下的表1，将β型的Ga2O3(β-Ga2O3)的特性与其它半导体的特性进行比较来说明。
[表1]
Figure BDA0003712225510000081
如表1所示，Ga2O3与Si、GaAs、GaN、SiC相比带隙较大，可知在用作半导体元件的材料时能得到优异的耐压。
另一方面，Ga2O3的热传导度低，在用作半导体元件的材料时存在散热性差的问题。特别是，在将半导体元件以面朝上的方式安装到引线框架或配线基板的情况下，由于在作为热源的外延层与引线框架或配线基板之间存在厚的基板，因此难以高效地使热散逸到引线框架或配线基板。
所以，在本实施方式的SBD1中，对基板11实施了薄型化加工，通过缩窄外延层12与引线框架或配线基板的间隔，使得外延层12所产生的热易于向引线框架或配线基板散逸。
基板11由于如上所述在SBD1的制造过程中被实施薄型化加工，因此比以往的半导体元件所使用的基底基板薄，例如，优选具有250μm以下的厚度。由于基板11薄，因此能够使外延层12所产生的热从基板11侧高效地散逸。所以，SBD1具有优异的散热特性。基板11的厚度越薄，则SBD1的散热特性越提高。另外，由于基板11变薄，因此还具有SBD1的导通电阻变小的效果。
在通过薄型化加工将基板11减薄的情况下，虽然基板11越薄则越能够提高SBD1的散热性，但若厚度比250μm薄则薄型化加工时发生破损的可能性增高，若比30μm还薄则破损的可能性进一步变高。所以，为了抑制基板11的破损，基板11的厚度优选为30μm以上，更优选为250μm以上。
所以，基板11的厚度考虑到SBD1的散热性、基板11的破损可能性、基板11的厚度的偏差等来适当设定。
外延层12的厚度例如是0.4～80μm。
阳极电极13包括Mo、Pt、Ni等金属。阳极电极13也可以具有将不同的金属膜层叠而成的多层结构，例如Mo/Al、Pt/Au、Ni/Au、Ni/Ti/Au或Pt/Al。
另外，也可以在外延层12设置电极终端结构。作为该电极终端结构，例如能够使用外延层12的表面上的阳极电极13的端部搭跨于绝缘膜的场板结构、在外延层12的表面的阳极电极13的两侧注入有受主离子的保护环结构、将外延层12的表面的阳极电极13的两侧除去的台面结构以及它们的组合。
在图1所示的例子中，形成有在设置于外延层12的上表面的外周部的包括SiO2等的绝缘膜14之上搭跨有阳极电极13的端部的场板结构。阳极电极13的场板部分的外周部和侧面被绝缘体15覆盖。
阴极电极16包括Ti等能与Ga2O3系半导体形成欧姆接合的金属。阴极电极16也可以具有将不同的金属膜层叠而成的多层结构，例如Ti/Ni/Au或Ti/Al。在具有多层结构的情况下，与基板11接触的层包括能与Ga2O3系半导体形成欧姆接合的金属。此外，若不设置阴极电极16，而使后述的导电性粘接材料24或镀敷膜81与基板11或外延层12直接接触，则有可能不会形成欧姆接合。
金属板23用于弥补SBD1的制造过程中的由基板11的薄型化加工导致的机械强度的下降。金属板23通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料24粘接到阴极电极16。
金属板23的厚度例如为30～800μm，优选为100～400μm。在厚度不到100μm的情况下，机械强度有可能不足，在超过400μm的情况下，有可能难以通过划片进行单片化。
金属板23的热传导度比基板11的热传导度高。所以，能够抑制经由金属板23的散热的效率下降。
图2是具有SBD1的半导体装置100的垂直截面图。半导体装置100具备：引线框架31；以及SBD1，其以面朝上的方式安装于引线框架31。SBD1通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料32固定于引线框架31。
SBD1的金属板23经由导电性粘接材料32电连接到引线框架31。另外，SBD1的阳极电极13经由包括Al等的焊线(bonding wire)33连接到引线框架31的规定的部分(与金属板23所连接的部分绝缘的部分)。
如上所述，基板11通过加工被减薄，因此作为热源的外延层12与引线框架31的距离近，能够使外延层12所产生的热向引线框架31效率良好地散逸。
另外，为了抑制由基板11与引线框架31的热膨胀率的差异引起的基板11的剥离，优选金属板23的热膨胀系数处于基板11的热膨胀系数与引线框架31的热膨胀系数之间。
为了满足上述的热膨胀系数的条件，例如在引线框架31包括铜或铜系合金的情况下，优选金属板23也包括Cu-Mo合金等铜系合金。
另外，也可以取代引线框架31而使用配线基板。在该情况下，SBD1的金属板23经由导电性粘接材料32电连接到配线基板的配线。另外，优选金属板23的热膨胀系数处于基板11的热膨胀系数与配线基板的基材的热膨胀系数之间。在SBD1不包含基板11的情况下，优选金属板23的热膨胀系数处于外延层12的热膨胀系数与配线基板的基材的热膨胀系数之间。
图3A、图3B是示出作为密封有SBD1的封装体的半导体装置100的整体构成的一个例子的立体图。图3B是将后述的模制树脂34的图示省略的图。在该例子中，引线框架31具有：焊盘部31a；端子部31b，其与焊盘部31a电连接；以及端子部31c，其与焊盘部31a绝缘。
SBD1的金属板23连接到焊盘部31a，焊线33连接到端子部31c。另外，安装了SBD1的焊盘部31a、以及端子部31b、31c的焊盘部31a侧的端部由模制树脂34密封。
以下，举出具体例子来说明本实施方式的SBD1的制造方法。此外，SBD1的制造方法不限于以下的例子。
(半导体元件的制造方法)
图4A～图4C、图5A～图5C、图6A，图6B是表示第1实施方式的SBD1和具有SBD1的半导体装置100的制造工序的一个例子的垂直截面图。
首先，如图4A所示，准备半导体晶片10。图中的虚线A是表示在之后的工序中切断的位置的线(划片线)。半导体晶片10具有基板11、外延层12、阳极电极13以及绝缘膜14。此外，阳极电极13和绝缘膜14在该阶段可以未包含于半导体晶片10，也可以在之后的工序中形成。
基板11例如通过将利用EFG法培育出的含有高浓度的n型掺杂物的β-Ga2O3单晶按所希望的厚度切片、研磨加工而得到。该阶段中的基板11的厚度例如为600μm。
外延层12例如通过HVPE(Hydride Vapor Phase Epitaxy：氢化物气相外延)法、PLD(Pulsed Laser Deposition：脉冲激光沉积)法、CVD(Chemical Vapor Deposition：化学气相沉积)法或MBE(Molecular Beam Epitaxy：分子束外延)法使β-Ga2O3单晶在基板11上外延生长而形成。
作为向外延层12导入n型掺杂物的方法，例如有使含有n型掺杂物的Ga2O3晶体膜外延生长的方法、在使Ga2O3晶体膜生长后通过离子注入法将n型掺杂物注入的方法。
接下来，如图4B所示，通过蜡等粘接剂22将半导体晶片10的外延层12侧(图4的上侧)固定到支撑基板21。在图4B所示的例子中，由于是将设置有阳极电极13和绝缘膜14的半导体晶片10固定到支撑基板21，因此在阳极电极13和绝缘膜14的上表面涂布粘接剂22。
作为支撑基板21，优选使用高精度玻璃基板、蓝宝石基板等表面的平坦性高的基板。
另外，由于在之后的工序中通过导电性粘接材料24将金属板23粘接到半导体晶片10时也要保持粘接剂22的粘接性，因此作为粘接剂22，使用在导电性粘接材料24的熔点附近不会失去粘接性的具有耐热性的粘接剂。例如，在将纳米银膏用作导电性粘接材料24的情况下，使用具有200℃以上的耐热性的粘接剂。另外，在将Au-Sn低熔点焊料用作导电性粘接材料24的情况下，使用具有280℃以上的耐热性的粘接剂。
接下来，如图4C所示，对支撑于支撑基板21的基板11从下表面实施薄型化加工来将其减薄。基板11的薄型化加工通过研削、摩擦，CMP(Chemical Mechanical Polishing：化学机械抛光)等来实施。
如上所述，为了得到充分的散热性，薄型化加工后的基板11的厚度优选为150μm以下。另外，为了抑制薄型化加工时的破损，优选为50μm以上，更优选为100μm以上。
接下来，如图5A所示，在基板11的下表面(与外延层12相反的一侧的面)上形成阴极电极16，在阴极电极16的下表面使用导电性粘接材料24粘接金属板23，作为支撑金属层。
如图5A所示，阴极电极16也可以形成于半导体晶片10的整个面。另外，为了防止划片时的由构成阴极电极16的金属导致的刀具的堵塞，也可以在划片线上不形成阴极电极16。该情况下的阴极电极16的形成例如通过如下方式来实施：通过光刻将掩模图案形成在基板11上，然后，将Ti/Au等金属膜蒸镀到基板11上的整个面，通过剥离将掩模图案及其上的金属膜除去。
图7是示出金属板23的一个例子的立体图。如图7所示，优选金属板23具有沿着划片线A设置的在金属板23的厚度方向贯通的多个贯通孔230。贯通孔230沿着划片线A形成的图案没有特别限定，例如，除了图7所示的虚线的图案以外，也可以是其它点线的图案。另外，也可以取代贯通孔230，而具有沿着划片线A设置的在金属板23的厚度方向上陷入的凹陷。在该情况下，金属板23以设置有凹陷的面朝向下侧(阴极电极16的相反侧)的方式粘接到阴极电极16。凹陷也可以是沿着划片线A设置的1个连续的凹陷。
金属板23与包括Ga2O3系半导体的基板11或外延层12在机械强度等性质上大为不同，因此，在之后的工序中进行划片时刀具容易发生堵塞。对此，通过在金属板23设置贯通孔230或凹陷，能够在进行划片时减少被刀具削掉的量，抑制堵塞。
此外，在图5A所示的例子中，金属板23是连续的1个板，在之后的划片工序中与半导体晶片10一起被切断，但也可以取代该连续的1个金属板而使用多个金属板，按每个元件区域(通过划片成为1个SBD1的区域)进行粘接。在该情况下，由于对每个元件区域分别粘接1个金属板，因此工序数量会增加，但由于在划片工序中不切断金属板23，因此能够抑制刀具的堵塞。
接下来，如图5B所示，将支撑于金属板23的状态的半导体晶片10从支撑基板21和粘接剂22剥离。
接下来，如图5C所示，在金属板23的下表面贴附划片胶带25。
接下来，如图6A所示，将半导体晶片10通过划片进行单片化，得到分别具备金属板23的多个SBD1。在该工序中，半导体晶片10和金属板23被划片刀具沿着划片线A切断。在此，由于通过金属板23弥补了半导体晶片10的机械强度，因此能够抑制划片时的半导体晶片10的破损。
此外，在图5A所示的工序中准备多个金属板作为金属板23并按每个元件区域进行了粘接的情况下，在图6A所示的划片工序中不进行金属板23的切断。
接下来，如图6B所示，将SBD1的金属板23侧固定到引线框架31，将金属板23电连接到引线框架31。另外，如上所述，也可以取代引线框架31而使用配线基板。在使用配线基板的情况下，将金属板23电连接到配线基板的配线。其后，进行焊线33的连接等，得到半导体装置100。
〔第2实施方式〕
在第2实施方式中，使用沟槽型SBD、结型场效应晶体管(JFET)作为纵型的半导体元件，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体元件的结构)
图8A是第2实施方式的沟槽型SBD4的垂直截面图。沟槽型SBD4包含：基板41；外延层42，其通过外延生长形成在基板41上；沟槽43，其形成在外延层42的上表面(与接触基板41的面相反的一侧的面)；绝缘膜44，其覆盖沟槽43的内表面；绝缘膜45，其覆盖外侧的沟槽43的内表面和外延层42的上表面的外周部；阳极电极46，其以填埋沟槽43的方式形成在外延层42的上表面上，与外延层42进行肖特基接触；绝缘体47，其覆盖阳极电极46的侧面；阴极电极48，其形成在基板41的下表面(与接触外延层42的面相反的一侧的面)上，与基板41进行欧姆接触；以及作为支撑金属层的金属板23，其粘接在阴极电极48的下表面(与接触基板41的面相反的一侧的面)上。
与第1实施方式的基板11和外延层12同样，基板41和外延层42包括Ga2O3系半导体。另外，基板41与第1实施方式同样被实施了用于提高散热性的薄型化加工，能够与基板11同样地设定其厚度。
阳极电极46、阴极电极48能够分别由与第1实施方式的阳极电极13、阴极电极16同样的材料形成。
金属板23用于弥补沟槽型SBD4的制造过程中的由基板41的薄型化加工导致的机械强度的下降。金属板23通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料24粘接到阴极电极48。
金属板23的厚度例如为30～800μm，优选为100～400μm。在厚度不到100μm的情况下，机械强度有可能不足，在超过400μm的情况下，有可能难以通过划片进行单片化。
金属板23的热传导度比基板41的热传导度高。所以，能够抑制经由金属板23的散热的效率下降。
图8B是具有沟槽型SBD4的半导体装置400的垂直截面图。半导体装置400具备：引线框架31；以及沟槽型SBD4，其以面朝上的方式安装于引线框架31。沟槽型SBD4通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料32固定于引线框架31。引线框架31和导电性粘接材料32分别与在第1实施方式中使用的引线框架和导电性粘接材料是同样的。
沟槽型SBD4的金属板23经由导电性粘接材料32电连接到引线框架31。另外，沟槽型SBD4的阳极电极46经由焊线33连接到引线框架31的规定的部分(与金属板23所连接的部分绝缘的部分)。
如上所述，基板41通过加工被减薄，因此作为热源的外延层42与引线框架31的距离近，能够使外延层42所产生的热向引线框架31效率良好地散逸。
另外，为了抑制由基板41与引线框架31的热膨胀率的差异引起的基板41的剥离，优选金属板23的热膨胀系数处于基板41的热膨胀系数与引线框架31的热膨胀系数之间。
另外，也可以取代引线框架31而使用配线基板。在该情况下，沟槽型SBD4的金属板23经由导电性粘接材料32电连接到配线基板的配线。另外，优选金属板23的热膨胀系数处于基板41的热膨胀系数与配线基板的基材的热膨胀系数之间。在沟槽型SBD4不包含基板11的情况下，优选金属板23的热膨胀系数处于外延层42的热膨胀系数与配线基板的基材的热膨胀系数之间。
以下，举出具体例子来说明本实施方式的沟槽型SBD4的制造方法。此外，沟槽型SBD4的制造方法不限于以下的例子。
(半导体元件的制造方法)
图9A～图9C、图10A～图10C、图11A、图11B是表示第2实施方式的沟槽型SBD4和具有沟槽型SBD4的半导体装置400的制造工序的一个例子的垂直截面图。
首先，如图9A所示，准备半导体晶片40。图中的虚线B是表示在之后的工序中切断的位置的线(划片线)。半导体晶片40具有：基板41；外延层42，其具有沟槽43；绝缘膜44；绝缘膜45；阳极电极46；以及绝缘体47。
接下来，如图9B所示，通过蜡等粘接剂22将半导体晶片40的外延层42侧(图9B的上侧)固定到支撑基板21。在图9B所示的例子中，由于是为了将设置有阳极电极46和绝缘体47的半导体晶片40固定到支撑基板21，因此在阳极电极46和绝缘体47的上表面涂布粘接剂22。
支撑基板21、粘接剂22分别与在第1实施方式中使用的支撑基板、粘接剂是同样的。
接下来，如图9C所示，对支撑于支撑基板21的基板41从下表面实施薄型化加工来将其减薄。基板41的薄型化加工通过研削、摩擦、CMP等来实施。
如上所述，为了得到充分的散热性，薄型化加工后的基板41的厚度优选为150μm以下。另外，为了抑制薄型化加工时的破损，优选为50μm以上，更优选为100μm以上。
接下来，如图10A所示，在基板41的下表面上形成阴极电极48，在阴极电极48的下表面使用导电性粘接材料24粘接金属板23，作为支撑金属层。
接下来，如图10B所示，将支撑于金属板23的状态的半导体晶片40从支撑基板21和粘接剂22剥离。
接下来，如图10C所示，在金属板23的下表面贴附划片胶带25。
接下来，如图11A所示，将半导体晶片40通过划片进行单片化，得到分别具备金属板23的多个沟槽型SBD4。在该工序中，半导体晶片40和金属板23被划片刀具沿着划片线B切断。在此，由于通过金属板23弥补了半导体晶片40的机械强度，因此能够抑制划片时的半导体晶片10的破损。
此外，在图10A所示的工序中将作为金属板23的多个金属板对每个元件区域进行了粘接的情况下，在图11A所示的划片工序中不进行金属板23的切断。
接下来，如图11B所示，将沟槽型SBD4的金属板23侧固定到引线框架31，将金属板23电连接到引线框架31。另外，如上所述，也可以取代引线框架31而使用配线基板。在使用配线基板的情况下，将金属板23电连接到配线基板的配线。其后，进行焊线33的连接等，得到半导体装置400。
如上所述，即使在使用沟槽型SBD4作为纵型的半导体元件的情况下，通过与第1实施方式的使用SBD1的情况同样的方法，也能够得到提高散热性等与SBD1同样的效果。这样，只要是具有基板和外延层的纵型的半导体元件，则无论元件的种类如何，都能够得到本发明的效果。
图12A是第2实施方式的JFET6的垂直截面图。JFET6包含：基板61；外延层62，其通过外延生长形成在基板61上；沟槽63，其形成在外延层62的上表面(与接触基板61的面相反的一侧的面)；绝缘膜64，其覆盖沟槽63的内表面；绝缘膜65，其覆盖外侧的沟槽63的内表面和外延层62的上表面的外周部；栅极电极66，其一部分埋入到沟槽63；绝缘体67，其覆盖栅极电极66的埋入到沟槽63的部分；源极电极68，其形成在外延层62和绝缘体67上，与外延层62进行肖特基接触；绝缘体69，其覆盖栅极电极66的露出在绝缘膜65上的部分和源极电极68的侧面；漏极电极70，其形成在基板61的下表面(与接触外延层62的面相反的一侧的面)上，与基板61进行欧姆接触；以及作为支撑金属层的金属板23，其粘接在漏极电极70的下表面(与接触基板61的面相反的一侧的面)上。
图12B是具有JFET6的半导体装置600的垂直截面图。半导体装置600具备：引线框架31；以及JFET6，其以面朝上的方式安装于引线框架31。JFET6通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料32固定于引线框架31。引线框架31和导电性粘接材料32分别与在第1实施方式中使用的引线框架和导电性粘接材料是同样的。
即使在使用JFET6作为纵型的半导体元件的情况下，通过与第1实施方式的使用SBD1的情况同样地将基板61减薄并使用金属板23，也能够得到提高散热性等效果。
〔第3实施方式〕
在第3实施方式中，取代金属板而使用镀敷膜作为支撑金属层，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体元件的结构)
图13A是第3实施方式的SBD1a的垂直截面图。SBD1a包含：基板11；外延层12，其通过外延生长形成在基板11上；阳极电极13，其形成在外延层12的上表面(与接触基板11的面相反的一侧的面)上，与外延层12进行肖特基接触；阴极电极16，其形成在基板11的下表面(与接触外延层12的面相反的一侧的面)上，与基板11进行欧姆接触；以及作为支撑金属层的镀敷膜81，其形成在阴极电极16的下表面(与接触基板11的面相反的一侧的面)上。
镀敷膜81包括Ni、Au、Cu等金属，与金属板23同样热传导度比基板11高。镀敷膜81例如通过对阴极电极16的表面实施电解镀敷处理等而形成。镀敷膜81的厚度能够与金属板23的厚度同样地设定。
SBD1a与第1实施方式的SBD1同样地对基板11实施了薄型化加工，因此散热性优异。另外，由于基板11变薄，因此还具有SBD1a的导通电阻变小的效果。
图13B是具有SBD1a的半导体装置100a的垂直截面图。半导体装置100a具备：引线框架31；以及SBD1a，其以面朝上的方式安装于引线框架31。SBD1a通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料32固定于引线框架31。
SBD1a的镀敷膜81经由导电性粘接材料32电连接到引线框架31。另外，SBD1a的阳极电极13经由焊线33连接到引线框架31的规定的部分(与镀敷膜81所连接的部分绝缘的部分)。
由于基板11通过加工被减薄，因此作为热源的外延层12与引线框架31的距离近，能够使外延层12所产生的热向引线框架31效率良好地散逸。
另外，为了抑制由基板11与引线框架31的热膨胀率的差异引起的基板11的剥离，优选镀敷膜81的热膨胀系数处于基板11的热膨胀系数与引线框架31的热膨胀系数之间。
为了满足上述的热膨胀系数的条件，例如在引线框架31包括铜或铜系合金的情况下，优选镀敷膜81也包括Cu-Mo合金等铜系合金。
另外，也可以取代引线框架31而使用配线基板。在该情况下，SBD1a的镀敷膜81经由导电性粘接材料32电连接到配线基板的配线。另外，优选镀敷膜81的热膨胀系数处于基板11的热膨胀系数与配线基板的基材的热膨胀系数之间。在SBD1a不包含基板11的情况下，优选镀敷膜81的热膨胀系数处于外延层12的热膨胀系数与配线基板的基材的热膨胀系数之间。
以下，举出具体例子来说明本实施方式的SBD1a的制造方法。此外，SBD1a的制造方法不限于以下的例子。
(半导体元件的制造方法)
图14A～图14C、图15A、图15B是表示第3实施方式的SBD1a和具有SBD1a的半导体装置100a的制造工序的一个例子的垂直截面图。
首先，实施第1实施方式的半导体装置100的制造工序中的图4A～图4C所示的对基板11实施薄型化加工为止的工序。
接下来，如图14A所示，在基板11的下表面上形成阴极电极16，在阴极电极16的下表面通过电解镀敷等镀敷处理形成镀敷膜81，作为支撑金属层。
此外，在图14A所示的例子中，镀敷膜81是连续的1个膜，在之后的划片工序中与半导体晶片10一起被切断，但也可以不是形成该连续的1个镀敷膜，而是通过使用抗蚀剂掩模等的图案化对每个元件区域(通过划片成为1个SBD1a的区域)分别形成1个镀敷膜。在该情况下，由于是在镀敷膜形成图案，因此工序数量会增加，但由于在划片工序中不切断镀敷膜81，因此能够抑制刀具的堵塞。
接下来，如图14B所示，将支撑于镀敷膜81的状态的半导体晶片10从支撑基板21和粘接剂22剥离。
接下来，如图14C所示，在镀敷膜81的下表面贴附划片胶带25。
接下来，如图15A所示，将半导体晶片10通过划片进行单片化，得到分别具备镀敷膜81的多个SBD1a。在该工序中，半导体晶片10和镀敷膜81被划片刀具沿着划片线A切断。在此，由于通过镀敷膜81弥补了半导体晶片10的机械强度，因此能够抑制划片时的半导体晶片10的破损。
此外，在图14A所示的工序中通过图案化对每个元件区域形成了镀敷膜81的情况下，在图15A所示的划片工序中不进行镀敷膜81的切断。
接下来，如图15B所示，将SBD1a的镀敷膜81侧固定到引线框架31，将镀敷膜81电连接到引线框架31。另外，如上所述，也可以取代引线框架31而使用配线基板。在使用配线基板的情况下，将镀敷膜81电连接到配线基板的配线。其后，进行焊线33的连接等，得到半导体装置100a。
此外，本实施方式的使用镀敷膜81的方法也能够应用于SBD1以外的纵型半导体元件，例如第2实施方式的沟槽型SBD4、JFET6。
〔第4实施方式〕
在第4实施方式中，通过在基板设置凹部，既抑制了半导体晶片的机械强度的下降又提高了半导体元件的散热性。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体元件的结构)
图16A是第4实施方式的SBD1b的垂直截面图。SBD1b包含：基板11a，其在下表面(与接触外延层12的面相反的一侧的面)具有凹部110；外延层12，其通过外延生长形成在基板11a上；阳极电极13，其形成在外延层12的上表面(与接触基板11a的面相反的一侧的面)上，与外延层12进行肖特基接触；阴极电极17，其形成在包含凹部110的内表面的基板11a的下表面上，与基板11a进行欧姆接触；以及导电体层18，其以埋入凹部110的方式形成在阴极电极17的下表面(与接触基板11a的面相反的一侧的面)上。
基板11a与第1实施方式的基板11同样地包括Ga2O3系半导体，并含有n型掺杂物。
由于基板11a的设置有凹部110的部分薄，因此通过使外延层12所产生的热经过该薄的部分传向导电体层18，进而向引线框架或配线基板散逸，能够高效地进行散热。另一方面，由于基板11a的未设置有凹部110的部分厚，因此通过该厚的部分能够保持基板11a的机械强度。另外，由于基板11a的设置有凹部110的部分变薄，因此还具有SBD1b的导通电阻变小的效果。
为了使外延层12所产生的热从基板11a侧高效地散逸，基板11a的设置有凹部的部分的厚度T1、即凹部110的底与基板11a的距离例如优选为150μm以下。另外，基板11a的未设置有凹部的部分的厚度T2是形成凹部110之前的基板11a的厚度，例如处于200μm以上、700μm以下的范围。
基板11a可以具有1个凹部110，也可以具有多个凹部110。
导电体层18例如由纳米银膏、Au-Sn低熔点焊料等导电性膏形成。导电体层18的热传导度比基板11的热传导度高。所以，能够抑制经由导电体层18的散热的效率下降。另外，通过以导电体层18埋入凹部110，能够减小SBD1b的底面的凹凸而使SBD1b向引线框架31的粘接变得容易。为了使SBD1b向引线框架31的粘接变得更容易，优选导电体层18的底面的平坦性高。
图16B是具有SBD1b的半导体装置100b的垂直截面图。半导体装置100b具备：引线框架31；以及SBD1b，其以面朝上的方式安装于引线框架31。SBD1b通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料32固定于引线框架31。
SBD1b的导电体层18经由导电性粘接材料32电连接到引线框架31。另外，SBD1b的阳极电极13经由焊线33连接到引线框架31的规定的部分(与导电体层18所连接的部分绝缘的部分)。
此外，在将导电体层18用作与引线框架31的粘接材料的情况下，不使用导电性粘接材料32。在该情况下，在使膏状态的导电体层18与引线框架31接触后使导电体层18固化。
由于基板11a的设置有凹部110的部分薄，因此作为热源的外延层12与引线框架31的距离近，能够使外延层12所产生的热向引线框架31效率良好地散逸。
另外，也可以取代引线框架31而使用配线基板。在该情况下，SBD1b的导电体层18被电连接到配线基板的配线。
以下，举出具体例子来说明本实施方式的SBD1b的制造方法。此外，SBD1b的制造方法不限于以下的例子。
(半导体元件的制造方法)
图17A～图17C、图18A～图18C、图19是表示第4实施方式的SBD1b和具有SBD1b的半导体装置100b的制造工序的一个例子的垂直截面图。
首先，实施第1实施方式的半导体装置100的制造工序中的图4A～图4B所示的将半导体晶片10的外延层12侧固定到支撑基板21为止的工序。
接下来，如图17A所示，通过干式蚀刻或湿式蚀刻，在基板11的下表面形成凹部110。此时，使用具有与要由光刻等形成的凹部110的图案相应的形状的抗蚀剂掩模。
接下来，如图17B所示，在包含凹部110的内表面的基板11的下表面上形成阴极电极17。
接下来，如图17C所示，以埋入凹部110的方式在阴极电极17的下表面上形成导电体层18。导电体层18例如通过在阴极电极17的下表面上涂布纳米银膏、纳米铜膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料，并施加热使其固化来形成。为了提升导电体层18的底面的平坦性，优选以使凹部110朝向上方的方式使固定于支撑基板21的试样反转，通过分配器将液状的上述导电性粘接材料供应到凹部110内，并通过加热使其固化。
接下来，如图18A所示，将半导体晶片10从支撑基板21和粘接剂22剥离。
接下来，如图18B所示，在导电体层18的下表面贴附划片胶带25。
接下来，如图18C所示，将半导体晶片10通过划片进行单片化，得到分别具备导电体层18的多个SBD1b。在该工序中，半导体晶片10和导电体层18被划片刀具沿着划片线A切断。在此，由于通过具有厚度的基板11a的未形成有凹部110的部分确保了半导体晶片10的机械强度，因此能够抑制划片时的半导体晶片10的破损。
接下来，如图19所示，使用导电性粘接材料32将SBD1b的导电体层18侧固定到引线框架31，将导电体层18电连接到引线框架31。在不使用导电性粘接材料32的情况下，在使导电体层18与引线框架31接触后使导电体层18固化。另外，如上所述，也可以取代引线框架31而使用配线基板。在使用配线基板的情况下，将导电体层18电连接到配线基板的配线。其后，进行焊线33的连接等，得到半导体装置100b。
此外，本实施方式的对基板设置凹部的方法也能够应用于SBD1b以外的纵型半导体元件，例如第2实施方式的沟槽型SBD4、JFET6。
〔第5实施方式〕
在第5实施方式中，在引线框架31a设置与基板11a的凹部对应的凸部，这一点与第4实施方式不同。此外，对于与第4实施方式的相同点，有时省略或简化说明。
(半导体元件的结构)
图20A是第5实施方式的SBD1c的垂直截面图。SBD1c不具有导电体层18，这一点与第4实施方式的SBD1b不同。
图20B是具有SBD1c的半导体装置100c的垂直截面图。半导体装置100c具备：引线框架31a，其具有与基板11a的凹部110对应的凸部310；以及SBD1c，其以面朝上的方式安装于引线框架31a。
SBD1c以使上述凸部插入到上述凹部的方式固定于引线框架31a。另外，阴极电极17通过纳米银膏、焊料(例如Au-Sn低熔点焊料)等导电性粘接材料32a粘接于引线框架31a的凸部310。
SBD1c的阴极电极17经由导电性粘接材料32a电连接到引线框架31a。另外，SBD1c的阳极电极13经由焊线33连接到引线框架31a的规定的部分(与阴极电极17所连接的部分绝缘的部分)。
在SBD1c中，基板11a的设置有凹部110的部分薄，另外，引线框架31a的凸部310插入于凹部110，因此作为热源的外延层12与引线框架31a的距离近，能够使外延层12所产生的热向引线框架31a效率良好地散逸。
以下，举出具体例子来说明本实施方式的SBD1c的制造方法。此外，SBD1c的制造方法不限于以下的例子。
(半导体元件的制造方法)
图21A～图21C、图22是表示第5实施方式的SBD1c和具有SBD1c的半导体装置100c的制造工序的一个例子的垂直截面图。
首先，实施第4实施方式的半导体装置100b的制造工序中的图17A～图17B所示的形成阴极电极17为止的工序。
接下来，如图21A所示，将半导体晶片10从支撑基板21和粘接剂22剥离。
接下来，如图21B所示，在凹部110的外侧的阴极电极17的下表面贴附划片胶带25。
接下来，如图21C所示，将半导体晶片10通过划片进行单片化，得到多个SBD1c。在该工序中，半导体晶片10被划片刀具沿着划片线A切断。在此，由于通过具有厚度的基板11a的未形成有凹部110的部分确保了半导体晶片10的机械强度，因此能够抑制划片时的半导体晶片10的破损。
接下来，如图22所示，使用导电性粘接材料32b以凸部310插入到凹部110的方式将SBD1c固定到引线框架31a，将阴极电极17电连接到引线框架31a。其后，进行焊线33的连接等，得到半导体装置100c。
此外，本实施方式的对基板设置凹部并固定到具有凸部的引线框架的方法也能够应用于SBD1c以外的纵型半导体元件，例如第2实施方式的沟槽型SBD4、JFET6。
〔第6实施方式〕
在第6实施方式中，以面朝下的方式安装半导体元件，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体元件的结构)
图23是第6实施方式的半导体装置200a的垂直截面图。半导体装置200a具备：引线框架31；以及SBD1，其以面朝下的方式安装在引线框架31上。SBD1通过导电性粘接材料32固定且电连接于引线框架31。
在半导体装置200a中，SBD1是以面朝下的方式安装的，这一点与第1实施方式的半导体装置100不同。在半导体装置200a中，在处于上侧的金属板23连接有焊线33。
在半导体装置200a中，将SBD1以面朝下的方式安装而能够使外延层12所产生的热不经由基板11地向引线框架31散逸。另一方面，基板11被薄型化，因此也能够使外延层12所产生的热经由基板11从焊线33等散逸。
另外，在半导体装置200a中，通过在SBD1的阳极电极13设置场板部130，能够使电场特别容易集中的阳极电极13的端部周边的电场分散，抑制耐压的下降。然而，在对SBD1施加了反向偏置电压时，若由于从位于外延层12的下方的引线框架31产生的电场而电荷聚集到外延层12的表面(电场效应)，外延层12与引线框架31的距离过近，则外延层12的表面的电场强度会变高至对SBD1的耐压带来影响的程度。
所以，优选将外延层12的外周部120与引线框架31的距离D1设为3μm以上，以抑制由电场效应导致的SBD1的耐压的下降。
图24A、图24B是第6实施方式的半导体装置200b的垂直截面图。半导体装置200b与半导体装置200a同样地具备：引线框架31；以及SBD1，其以面朝下的方式安装于引线框架31上。
半导体装置200b中的引线框架31在其表面具有凸部311，SBD1以搭跨到引线框架31的凸部311上的方式安装。并且，外延层12的位于场板部130的外侧的外周部120位于引线框架31的未设置有凸部311的部分即平坦部312的正上方。由此，能够增大外周部120与导电性粘接材料32或引线框架31的距离，抑制由电场效应导致的SBD1的耐压的下降。
在此，如图24A所示，将外周部120的正下方的平坦部312上存在导电性粘接材料32的情况下的外周部120与位于其正下方的导电性粘接材料32的间隔设为D2，如图24B所示，将外周部120的正下方不存在导电性粘接材料32的情况下的外周部120与平坦部312的间隔设为D3。为了更有效地抑制由电场效应导致的SBD1的耐压的下降，优选这些间隔D2和间隔D3均为3μm以上。
引线框架31的凸部311也可以通过冲压加工来形成。在该情况下，引线框架31在凸部311的背侧具有凹部。
另外，在图24A、图24B所示的例子中，引线框架31的凸部311与平坦部312是一体的，但也可以将具有与凸部311同样的形状的导电体通过导电性粘接材料粘接到引线框架31的平坦部312，将其作为凸部。
另外，在半导体装置200a和半导体装置200b中，也可以取代SBD1而使用SBD1a、SBD1b、SBD1c、沟槽型SBD4、JFET6等其它半导体元件。
(实施方式的效果)
根据上述第1～第6实施方式，通过将热传导度高的包括Ga2O3系半导体的基板减薄，或者通过形成凹部将一部分减薄，能够提高SBD等纵型半导体元件的散热性。另外，通过粘接金属板、形成镀敷膜或者在凹部的周围留有厚壁部，能够抑制由基板的薄型化等导致的机械强度的下降，抑制划片时的半导体晶片的破损。
以上，说明了本发明的实施方式，但本发明不限于上述实施方式，能在不脱离发明的主旨的范围内进行各种变形实施。例如，即使在使用纵型的MOSFET、MISFET等其它半导体元件作为纵型的半导体元件的情况下，通过与使用上述第1～第5实施方式的SBD等的情况同样的方法，也能够得到同样的效果。另外，在各实施方式中，能够取代焊线33而使用包括Cu等的夹具、包括Al等的条带。
另外，能够在不脱离发明的主旨的范围内将上述实施方式的构成要素任意组合。另外，上述所记载的实施方式并不限制权利要求书所涉及的发明。另外，应当注意，实施方式中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。
工业上的可利用性
提供一种半导体元件的制造方法、通过该半导体元件的制造方法得到的半导体元件、包含该半导体元件的制造方法的半导体装置的制造方法、以及通过该半导体装置的制造方法得到的半导体装置，该半导体元件的制造方法是由Ga2O3系半导体构成的半导体元件的制造方法，能够从1个晶片在抑制划片时的破损的同时得到具有散热性优异的结构的多个半导体元件。
附图标记说明
1、1a、1b、1c…SBD，4…沟槽型SBD，6…JFET，11、11a、41、61…基板，110…凹部，12、42、62…外延层，13、46…阳极电极，16、17、48…阴极电极，21…支撑基板，23…金属板，31、31a…引线框架，310…凸部，68…源极电极，70…漏极电极，81…镀敷膜，100、100a、100b、100c、400、600…半导体装置。

Claims (13)

1.一种半导体元件的制造方法，其特征在于，包含：
准备半导体晶片的工序，该半导体晶片具有包括Ga2O3系半导体的基板、以及上述基板上的包括Ga2O3系半导体的外延层；
将上述半导体晶片的上述外延层侧固定到支撑基板的工序；
将固定到上述支撑基板的上述半导体晶片的上述基板减薄的工序；
在将上述基板减薄的工序之后，在上述基板的下表面上形成电极的工序；
在上述半导体晶片的上述电极的下表面上粘接或形成支撑金属层的工序；以及
将上述半导体晶片通过划片进行单片化，得到分别具备上述支撑金属层的多个半导体元件的工序，
上述支撑金属层的热传导度比上述基板的热传导度高。
2.根据权利要求1所述的半导体元件的制造方法，其中，
在粘接或形成上述支撑金属层的工序中，将作为上述支撑金属层的金属板通过导电性粘接材料粘接到上述电极，或者将作为上述支撑金属层的镀敷膜通过镀敷处理形成在上述电极上。
3.根据权利要求1或2所述的半导体元件的制造方法，其中，
上述支撑金属层是具有沿着划片线设置的在上述支撑金属层的厚度方向贯通的多个贯通孔或凹陷的金属板，
在将上述半导体晶片通过划片进行单片化的工序中，上述支撑金属层沿着上述划片线被切断。
4.一种半导体元件的制造方法，其特征在于，包含：
准备半导体晶片的工序，该半导体晶片具有包括Ga2O3系半导体的基板、以及上述基板上的包括Ga2O3系半导体的外延层；
将上述半导体晶片的上述外延层侧固定到支撑基板的工序；
在固定到上述支撑基板的上述半导体晶片的上述基板的下表面形成凹部的工序；
在包含上述凹部的内表面的上述基板的下表面上形成电极的工序；
以埋入到上述凹部的方式在上述电极的下表面形成导电体层的工序；以及
将上述半导体晶片通过划片进行单片化，得到多个半导体元件的工序，
上述导电体层的热传导度比上述基板的热传导度高。
5.一种半导体装置的制造方法，其特征在于，包含：
权利要求1至3中的任意一项所述的半导体元件的制造方法所包含的各工序；以及
将上述半导体元件的上述支撑金属层侧固定到引线框架或配线基板，将上述支撑金属层电连接到上述引线框架或上述配线基板的配线的工序，
上述支撑金属层的热膨胀系数处于上述基板的热膨胀系数与上述引线框架或上述配线基板的基材的热膨胀系数之间。
6.一种半导体装置的制造方法，其特征在于，包含：
权利要求4所述的半导体元件的制造方法所包含的各工序；以及
将上述半导体元件的上述导电体层侧固定到引线框架或配线基板，将上述导电体层电连接到上述引线框架或上述配线基板的配线的工序。
7.一种半导体装置的制造方法，其特征在于，包含：
准备半导体晶片的工序，该半导体晶片具有包括Ga2O3系半导体的基板、以及上述基板上的包括Ga2O3系半导体的外延层；
将上述半导体晶片的上述外延层侧固定到支撑基板的工序；
在固定到上述支撑基板的上述半导体晶片的上述基板的下表面形成凹部的工序；
在包含上述凹部的内表面的上述基板的下表面上形成电极的工序；
将上述半导体晶片通过划片进行单片化，得到多个半导体元件的工序；以及
将上述半导体元件固定到具有与上述基板的上述凹部对应的凸部的引线框架并使得上述凸部插入到上述凹部，将上述电极电连接到上述引线框架的工序。
8.一种半导体元件，其特征在于，具备：
基板，其包括Ga2O3系半导体，具有250μm以下的厚度；
上述基板上的包括Ga2O3系半导体的外延层；
上述外延层的上表面上的第1电极；
上述基板的下表面上的第2电极；以及
上述第2电极的下表面上的具有比上述基板的热传导度高的热传导度的支撑金属层。
9.根据权利要求8所述的半导体元件，其中，
上述支撑金属层是通过导电性粘接材料粘接于上述电极的金属板或形成在上述电极上的镀敷膜。
10.一种半导体元件，其特征在于，具备：
基板，其包括Ga2O3系半导体，在下表面具有凹部；
上述基板上的包括Ga2O3系半导体的外延层；
上述外延层的上表面上的第1电极；
上述基板的下表面上的第2电极；以及
导电体层，其以埋入到上述凹部的方式设置在上述第2电极的下表面上，具有比上述基板的热传导度高的热传导度。
11.一种半导体装置，其特征在于，具备：
权利要求8或9所述的半导体元件；以及
安装了上述半导体元件的引线框架或配线基板，
上述半导体元件的上述支撑金属层侧固定于上述引线框架或上述配线基板，上述支撑金属层电连接于上述引线框架或上述配线基板的配线。
12.一种半导体装置，其特征在于，具备：
权利要求10所述的半导体元件；以及
安装了上述半导体元件的引线框架或配线基板，
上述半导体元件的上述导电体层侧固定于上述引线框架或上述配线基板，上述导电体层电连接于上述引线框架或上述配线基板的配线。
13.一种半导体装置，其特征在于，具备：
半导体元件，其具备：基板，其包括Ga2O3系半导体，在下表面具有凹部；上述基板上的包括Ga2O3系半导体的外延层；上述外延层的上表面上的第1电极；以及上述基板的下表面上的第2电极；以及
安装了上述半导体元件的引线框架，该引线框架具有与上述基板的上述凹部对应的凸部，
上述半导体元件以使上述凸部插入到上述凹部的方式固定于上述引线框架，上述第2电极电连接于上述引线框架。
CN202080090313.4A 2019-12-26 2020-12-21 半导体元件及其制造方法、以及半导体装置及其制造方法 Pending CN114868231A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-236008 2019-12-26
JP2019236008A JP2021106191A (ja) 2019-12-26 2019-12-26 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
PCT/JP2020/047653 WO2021132145A1 (ja) 2019-12-26 2020-12-21 半導体素子及びその製造方法、並びに半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN114868231A true CN114868231A (zh) 2022-08-05

Family

ID=76574701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080090313.4A Pending CN114868231A (zh) 2019-12-26 2020-12-21 半导体元件及其制造方法、以及半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20230030874A1 (zh)
EP (1) EP4084043A4 (zh)
JP (1) JP2021106191A (zh)
CN (1) CN114868231A (zh)
WO (1) WO2021132145A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022210860A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Galliumoxidhalbleiterbauelement mit verbesserter Wärmeleitung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP2011018792A (ja) * 2009-07-09 2011-01-27 Disco Abrasive Syst Ltd ウエーハの加工方法
US7998836B1 (en) * 2010-10-27 2011-08-16 Sumitomo Electric Industries, Ltd. Method for fabricating gallium nitride based semiconductor electronic device
JP2013016580A (ja) * 2011-07-01 2013-01-24 Panasonic Corp 半導体装置及びその製造方法
WO2013065230A1 (ja) * 2011-11-04 2013-05-10 パナソニック株式会社 半導体装置およびその製造方法
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
JP2019012836A (ja) 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子

Also Published As

Publication number Publication date
JP2021106191A (ja) 2021-07-26
EP4084043A1 (en) 2022-11-02
WO2021132145A1 (ja) 2021-07-01
US20230030874A1 (en) 2023-02-02
EP4084043A4 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
JP5750937B2 (ja) 半導体装置及びその製造方法
US11139375B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US10134636B2 (en) Methods for producing semiconductor devices
US11990520B2 (en) Method of manufacturing a semiconductor device having frame structures laterally surrounding backside metal structures
US10748787B2 (en) Semiconductor device with plated lead frame
US11164953B2 (en) Semiconductor device
EP4084064A1 (en) Semiconductor device
EP4084043A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
US9214423B2 (en) Method of forming a HEMT semiconductor device and structure therefor
US9640619B2 (en) Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module
US11742381B2 (en) Monolithic semiconductor device assemblies
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220139793A1 (en) Power semiconductor devices with improved overcoat adhesion and/or protection
CN117913029A (zh) 具有堆叠导电层的半导体装置及相关方法
KR20240054186A (ko) 적층형 전도성 층들을 구비한 반도체 디바이스 및 관련 방법들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination