CN117913029A - 具有堆叠导电层的半导体装置及相关方法 - Google Patents
具有堆叠导电层的半导体装置及相关方法 Download PDFInfo
- Publication number
- CN117913029A CN117913029A CN202311355963.9A CN202311355963A CN117913029A CN 117913029 A CN117913029 A CN 117913029A CN 202311355963 A CN202311355963 A CN 202311355963A CN 117913029 A CN117913029 A CN 117913029A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive contact
- conductive
- polyimide layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 238000000034 method Methods 0.000 title claims description 109
- 239000004642 Polyimide Substances 0.000 claims description 137
- 229920001721 polyimide Polymers 0.000 claims description 137
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 16
- 238000000227 grinding Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 238000007654 immersion Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 description 29
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- -1 gold-aluminum Chemical compound 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000013316 polymer of intrinsic microporosity Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种装置可包含安置于半导体层的前侧上的绝缘层,且可包含安置于所述绝缘层中的第一开口中的第一导电触点。所述装置可包含安置于所述绝缘层中的第二开口中的第二导电触点,且可包含安置于所述第一导电触点上且从所述第二导电触点排除的堆叠导电层。
Description
相关申请案
本申请案涉及2022年10月18日申请的第63/379,993号美国临时申请案,所述美国临时申请案以引用方式全部并入本文中。
技术领域
本发明的方面大体上涉及半导体晶片及装置处理方法。
背景技术
半导体制程可涉及许多步骤。在一些过程中,一或多个半导体装置可形成于晶片上。导电层可用于为从晶片分离出的个别半导体装置提供电接触区域。导电层可包含晶片的后侧处的一或多个后金属层及晶片的顶侧处的一或多个过接触金属化层。
发明内容
在一些方面中,本文中所描述的技术涉及一种方法,其包含:在半导体层的前侧上形成绝缘层;在所述绝缘层中的第一开口中形成第一导电触点;在所述绝缘层中的第二开口中形成第二导电触点;及选择性在所述第一导电触点上形成堆叠导电层且不在所述第二导电触点上形成所述所述堆叠导电层的部分。
在一些方面中,本文中所描述的技术涉及一种设备,其包含:绝缘层,其安置于半导体层的前侧上;第一导电触点,其安置于所述绝缘层中的第一开口中;第二导电触点,其安置于所述绝缘层中的第二开口中;及堆叠导电层,其安置于所述第一导电触点上且从所述第二导电触点排除。
在一些方面中,本文中所描述的技术涉及一种方法,其包含:在半导体层的前侧上形成绝缘层;在所述绝缘层的第一开口中形成第一导电触点;在所述绝缘层的第二开口中形成第二导电触点;在所述第二导电触点及所述绝缘层上形成第一聚酰亚胺层;在所述第一聚酰亚胺层上方形成第二聚酰亚胺层;在所述第二聚酰亚胺层中形成所述第一导电触点上方的第一开口及所述第一聚酰亚胺层上方的第二开口以通过所述第二开口暴露所述第二导电触点上方的所述第一聚酰亚胺层;在所述第一导电触点上方形成堆叠导电层;及针对所述第二导电触点在所述第一聚酰亚胺层中形成第三开口。
附图及以下描述中阐述一或多个实施方案的细节。将从描述及图式及权利要求书明白其它特征。
附图说明
图1说明具有选择性形成于第一导电触点上方但不形成于第二导电触点上方的堆叠导电层的半导体装置。
图2A说明作为图1中所展示的半导体装置的变体的半导体装置。
图2B说明移除通过研磨过程形成的支撑环之后的图2A中所展示的半导体装置。
图3A及3B说明其中可形成图1到2B中所展示的半导体装置的半导体晶片。
图4A到4K说明至少制造图1到3B中所展示的半导体装置的方法。
图5是说明至少制造图1到4K中所展示的半导体装置的方法的流程图。
图6是说明至少制造图1到4K中所展示的半导体装置的方法的另一流程图。
具体实施方式
本文中所描述的实施方案涉及在半导体装置内的导电触点(例如金属触点)上选择性形成及不形成堆叠导电层以防止在(例如)执行稍后引线接合时形成非期望合金的可能性。例如,非期望合金(例如不可靠合金界面)可形成于半导体装置内焊线与堆叠导电层之间。此可导致经由焊线及堆叠导电金属层到半导体装置的导电触点的不可靠连接。换句话说,当堆叠导电层施加到半导体装置的导电区域(例如导电触点或导电接触区域)以允许外部电连接到半导体装置时,可能存在经由堆叠导电层(例如中介堆叠导电层)的连接性问题。在导电触点上选择性形成堆叠导电层以防止(例如)可靠性问题可使用各种掩模层(例如聚酰亚胺(PI)层)来控制。在导电触点上选择性形成堆叠导电层可包含在第一导电触点上形成堆叠导电层的部分且不在第二导电触点(在半导体装置内的堆叠内的同一层内)上形成堆叠导电层的部分。在一些实施方案中,堆叠导电层可为(例如)无电镀镍无电镀钯浸金(ENEPIG)层。
本文中所描述的一些实施方案可涉及(例如)在至少第一导电触点上方形成双面堆叠导电层(例如双面ENEPIG层)且不在至少第二导电触点上形成堆叠导电层的部分。此可导致在执行引线接合到第二导电触点时防止在第二导电触点上形成非期望合金。作为另一实例,双面堆叠导电层可(例如)形成于半导体装置的发射极导电触点及集电极导电触点(其可在集电极的相对侧上)上方且不形成于半导体装置的栅极导电触点上。此可确保可靠引线接合(例如使用铝的引线接合)直接到栅极导电触点(例如栅极金属触点)且不在堆叠导电层上,因为堆叠导电层不形成于栅极导电触点上。
作为特定实例,在IGBT模块中,当铝(Al)线接合于堆叠导电层上时,可能存在连接性问题。ENEPIG层可为安置于焊线与导电触点(例如栅极金属触点、源极金属触点)之间的层。
非期望合金(诸如金-铝(AuAl)金属间化合物)形成于接合到ENEPIG层(其安置于铝焊线与导电触点之间)的铝线之间的界面处可导致连接性问题及/或可靠性风险。AuAl金属间化合物的形成可在两个金属(焊线金属与ENEPIG层)之间的界面处。防止形成非期望合金在(例如)汽车应用中可为特别重要的。
半导体装置可包含各种装置,诸如绝缘栅双极晶体管(IGBT)、二极管、诸如金属氧化物半导体场效应晶体管(MOSFET)的功率装置、氮化镓(GaN)装置、碳化硅(SiC)装置、智能功率模组(IPM)、处理器及存储器(PIM)装置等等。
一些实例可使用与包含(但不限于)(例如)硅(Si)、砷化镓(GaAs)、GaN、SiC等等的半导体衬底相关联的各种类型的半导体处理技术来实施。
图1说明具有选择性形成于第一导电触点126上方但不形成于第二导电触点125上方的堆叠导电层132(也可称为前侧堆叠导电层)的半导体装置100。第一导电触点126、第二导电触点125及绝缘层122安置于半导体层121(也可称为半导体区域)上。第一导电触点126通过绝缘层122的至少一部分与第二导电触点125隔离。堆叠导电层132与聚酰亚胺层123安置于相同层级内(或相同平面内)。如图1中所展示,第二导电触点125通过聚酰亚胺层123的开口暴露。
在一些实施方案中,堆叠导电层132可为(例如)无电镀镍无电镀钯浸金(ENEPIG)层(也可为无电镀镍/无电镀钯/浸金(ENEPIG))。在一些实例中,ENEPIG可通过沉积无电镀镍、接着无电镀钯及浸金闪来形成。
在一些实施方案中,PI层123可被排除及/或由一些其它绝缘层(例如电绝缘层)替代。在一些实例中,PI层可由非光敏聚酰亚胺形成,诸如(举非限制性实例来说)聚酰亚胺。然而,任何适合绝缘材料可用于电绝缘层且此仅为实例。
在一些实施方案中,聚醯亚胺层123的使用可为特别重要的,因为用于形成堆叠导电层132的制造步骤(例如堆叠导电层132的相对高温退火)会负面影响由其它材料制成的层。换句话说,聚醯亚胺层123可在堆叠导电层132(诸如ENEPIG层)形成期间抵抗条件。
如图1中所展示,因为第二导电触点125通过PI层123暴露,所以金属(诸如焊线)可与第二导电触点125直接接触。金属可在无中介堆叠导电层的情况下与第二导电触点125直接接触。因为堆叠导电层从第二导电触点125排除,所以与第二导电触点125的直接金属连接可更可靠。与第二导电触点125的直接金属连接可比经由堆叠导电层(例如堆叠导电层部分)进行电连接时更可靠。
在此实施方案中且在本文中所描述的实施方案中,半导体层121的顶侧(图1的顶部)称为半导体装置100的前侧,且半导体121的底侧(图1的底部)是半导体装置100的后侧。
触点、电绝缘层及开口可使用任何材料沉积及移除技术(诸如电镀、无电镀、旋涂、溅镀、蒸镀、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、掩蔽、光刻技术等)来形成。在一些实施方案中,半导体层121的部分可掺杂,且掺杂物可通过任何掺杂技术(诸如离子植入、沉积及扩散等)引入。可使用诸如硼、磷等等的一或多种掺杂物(掺杂物可取决于诸如Si、GaAs、GaN、SiC等等的半导体衬底来选择)。
半导体装置100可为或可包含功率装置,诸如MOSFET、GaN装置、SiC装置及IPM、PIM、二极管、快速恢复二极管(FRD)等等。
图2A说明作为图1中所展示的半导体装置100的变体的半导体装置200。图1中所描述的元件在图2A中不再描述。如图2A中所展示,半导体装置200具有后导电触点127。堆叠导电层131(也可称为后侧堆叠导电层)耦合到后导电触点127。因为半导体装置200具有堆叠导电层131,所以堆叠导电层132可称为前侧堆叠导电层。
在此实施方案中,半导体装置200具有由半导体层121形成的支撑环128。因此,凹槽129由支撑环128界定于半导体层121内。后导电触点127及堆叠导电层131安置于凹槽129内。支撑环128及凹槽129可使用研磨过程(例如TAIKO过程)来界定,其中半导体层121的部分使用研磨过程移除,使得支撑环128保留。
在一些实施方案中,第一导电触点126可为发射极触点,第二导电触点125可为栅极触点,且后导电触点127可为集电极触点。
图2B说明在切割过程(例如分割过程)期间移除通过研磨过程形成的支撑环128之后的图2A中所展示的半导体装置200。在此图中,在半导体装置200的顶侧处,焊料142(例如无铅焊料)形成于第一导电触点126上的堆叠导电层132上方。焊线143(例如铝焊线)耦合到(例如连结到、连接到)导电触点125。如图2B中所展示,焊线143与第二导电触点125直接接触。在半导体层121的后侧上,烧结层141(例如银(Ag)烧结层)施加于安置于后导电触点127上的堆叠导电层131上方。
图1到2B中所展示的半导体装置100及200可形成于半导体晶片内。图3A及3B说明其中可形成图1到2B中所展示的半导体装置100及200的半导体晶片2。明确来说,图3A说明半导体晶片2的前侧12且图3B说明图3A中所展示的半导体晶片2的后侧10。半导体晶片2在这些图中未单切。数个半导体装置4(例如,诸如半导体装置100及200)包含于前侧12上且可包含(举非限制性实例来说)IGBT或二极管。
单切线6展示将用于使用诸如锯切、激光打孔、冲切等等的任何单切技术从晶片2单切个别半导体装置的锯切道等。数个测试区域(过程控制监控器(PCM))8或其它无源区域可包含于半导体晶片2上,在实施方案中,这些可用于测试个别半导体装置的可操作性及/或可依其它方式用于在处理期间处置半导体晶片2(及/或锯切道区域可包含测试区域)。
图3B展示未移除材料的支撑环16(类似于图2B中所展示的支撑环128)内的晶片2的后侧10中的凹槽14(类似于图2B中所展示的凹槽129)。凹槽可通过背面研磨形成。背面研磨留下未移除材料的支撑环16(也可称为环),其可帮助防止半导体晶片2在处理期间卷曲或依其它方式弯曲但可同时使半导体晶片2的后侧的大部分变薄,使得掺杂可通过半导体晶片2的后侧(第一侧)进行。在一些实例中,支撑环16可使用TAIKO过程形成。在形成半导体装置的方法的其它实施方案中,可使用(或可排除)背面研磨或其它材料移除技术及/或掺杂可替代地通过前侧进行以无需在掺杂之前进行背面研磨或材料移除。在一些实例中,实施方案中的半导体晶片2可经背面研磨或依其它方式减小厚度小到75微米大小。
图4A到4K说明制造诸如图1中所展示的半导体装置100的图1到3B中所展示的半导体装置的方法。
图4A说明具有前侧115及与前侧115相对的后侧113的半导体层121。如图4A中所展示,绝缘层122形成于半导体层121的前侧115处。
如图4B中所展示,第一开口126-O及第二开口125-O形成于绝缘层122中,且在此实施方案中,第一导电触点126及第二导电触点125分别形成于开口126-O、125-O中。第一导电触点126及第二导电触点125位于相同于绝缘层122的层内。第一导电触点126可安置于绝缘层122的部分之间,且第二导电触点125也可安置于绝缘层122的部分之间。第一导电触点126、第二导电触点125及绝缘层122共同界定半导体层121上方的层。在一些实施方案中,第一导电触点126可为发射极触点,且第二导电触点125可为栅极触点。第一导电触点126可通过绝缘层122的至少一部分与第二导电触点125电隔离。
在一些实施方案中,导电触点(第二导电触点125及第一导电触点126)由铝形成。在一些实例中,导电触点(第二导电触点125及第一导电触点126)由蒸镀铝形成。在一些实例中,导电触点(第二导电触点125及第一导电触点126)由AlSi或AlCu形成,但在其它实施方案中,其可由任何其它导电材料形成。
如图4C中所展示,第一聚酰亚胺层123-1安置(例如,沉积)于绝缘层122上及半导体层121的前侧115上的第二导电触点125上。如图4C中所展示,第一聚酰亚胺层123-1安置于第二导电触点125上方(例如,覆盖第二导电触点125),但不安置于第一导电触点126上方(例如,不覆盖第一导电触点126)。明确来说,在第一聚酰亚胺层123-1安置于绝缘层122、第一导电触点126及第二导电触点125上方之后,开口126-P形成于第一聚酰亚胺层123-1中。因此,第一导电触点126通过第一聚酰亚胺层123-1暴露。在一些实施方案中,开口126-P可具有与第一导电触点126的面积或宽度对应或相等的宽度或面积。
然而,如图4C中所展示,开口未形成于第二导电触点125上方的第一聚酰亚胺层123-1中。因此,第一聚酰亚胺层123-1继续覆盖第二导电触点125,使得第二导电触点125未暴露。
如图4D中所展示,第二聚酰亚胺层123-2沉积于半导体层121的(前侧115上)第一聚酰亚胺层123-1上方。第二聚酰亚胺层123-2覆盖第一聚酰亚胺层123-1。第二聚酰亚胺层123-2与第一导电触点126接触且覆盖第一导电触点126。第二聚酰亚胺层123-2通过第一聚酰亚胺层123-1与第二导电触点125分离。
如图4E中所展示,在第二聚酰亚胺层123-2形成于第一聚酰亚胺层123-1上方之后,至少一个开口形成于第二聚酰亚胺层123-2内。明确来说,在此实施方案中,两个开口(开口125-PI及开口126-PI)形成于第二聚酰亚胺层123-2中。开口125-PI与开口125-O对应,但通过第一聚酰亚胺层123-1与第二导电触点125分离。第一导电触点126通过第一聚酰亚胺层123-1及第二聚酰亚胺层123-2暴露。然而,第二导电触点125不通过第一聚酰亚胺层123-1暴露且因此不通过第二聚酰亚胺层123-2中的开口125-PI暴露。第二导电触点125不通过第一聚酰亚胺层123-1暴露且通过第一聚酰亚胺层123-1与第二聚酰亚胺层123-2中的开口125-PI隔离。
如图4F中所展示,执行研磨(例如TAIKO研磨)以形成凹槽130。在图4F中所展示的实例中,凹槽130是基本上圆形凹槽且由未移除材料(诸如图3B中所展示)的支撑环128界限。在凹槽形成之后,后导电触点127安置于凹槽130中。
如先前所描述,在一些实例中,可排除TAIKO过程且可使用背面研磨晶片的整个后侧的背面研磨过程(而不留下未移除材料环),或可完全排除背面研磨。
在一些实例中,在TAIKO研磨过程之后,回蚀半导体层121的后侧113上的凹槽130及支撑环128的内侧。在一些实例中,回蚀在酸性溶液中进行。
在其中在晶片的后侧处执行(例如,承受)一或多个研磨或材料移除过程的一些实例中,可在材料移除之后通过晶片的后侧使掺杂进行到晶片中。在其中排除研磨或材料移除的一些实施方案中,掺杂可在触点及一或多个电绝缘层沉积之前发生且可因此通过晶片的前侧执行(例如,进行)。在实例中,可掺杂晶片的后侧,且掺杂物可通过诸如离子植入、沉积及扩散等的任何掺杂技术引入。可使用诸如硼、磷等等的一或多种掺杂物(掺杂物可取决于诸如Si、GaAs、GaN、SiC等等的半导体衬底来选择)。在一些实例中,在半导体层121的后侧113上执行离子植入。退火过程在掺杂之后执行,且铝溅镀到半导体层121的后侧上以形成后导电触点127。溅镀铝层可在硅晶片与稍后将安置(例如,沉积)于半导体层121的后侧113上的堆叠导电层(例如ENEPIG层)之间提供接合层。
在一些实例中,第二退火过程在溅镀之后执行。第二退火过程可帮助形成导电层之间的强接合及/或可导致一些铝到掺杂区域中的期望扩散及/或可根据期望在掺杂区域中分布/移动掺杂物。
在一些实例中,导电触点及电绝缘层可使用任何材料沉积及移除技术(诸如电镀、无电镀、电沉积、旋涂、溅镀、蒸镀、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、遮蔽、光刻技术等)来形成。
在一些实施方案中,第一聚酰亚胺层123-1及第二聚酰亚胺层123-2在执行研磨(如图4F中所展示)之前形成(如图4E中所展示),因为晶片的处置及/或第一聚酰亚胺层123-1及/或第二聚酰亚胺层123-2的形成难以或无法在执行研磨之后。
如图4G中所展示,第一导电触点126及后导电触点127经预处理用于施加堆叠导电层132及131(例如ENEPIG层)。堆叠导电层132形成于第一导电触点126上方。堆叠导电层131形成于后导电触点127上方。因为第一聚酰亚胺层123-1仍安置于第二导电触点125上,所以堆叠导电层不形成于第二导电触点125上方。换句话说,因为第一聚酰亚胺层123-1阻止堆叠导电层形成于第二导电触点125上,所以堆叠导电层不形成于第二导电触点125上方。在一些实例中,堆叠导电层可通过沉积无电镀镍、接着无电镀钯及浸金闪来形成。
如图4H中所展示,回蚀第二导电触点125上方的第一聚酰亚胺层123-1且还回蚀第二聚酰亚胺层123-2。回蚀第二导电触点125上方的第一聚酰亚胺层123-1,且还在堆叠导电层132形成之后回蚀第二聚酰亚胺层123-2。回蚀第二导电触点125上方的第一聚酰亚胺层123-1以通过第一聚酰亚胺层123-1中的开口125-Q暴露第二导电触点125。第一聚酰亚胺层123-1可具有相同于(例如,基本上相同于)第二聚酰亚胺层123-2的厚度的厚度,使得第二聚酰亚胺层123-2被移除,且第二导电触点125通过第一聚酰亚胺层123-1中的开口125-Q(使用相同蚀刻过程)。在一些实施方案中,第二导电触点125上方的第一聚酰亚胺层123-1及第二聚酰亚胺层123-2使用相同蚀刻过程来回蚀。因此,暴露后导电触点127上方(例如,安置于后导电触点127上方)的堆叠导电层131、第一导电触点126上方的堆叠导电层132及第二导电触点125,如图4H上所展示。堆叠导电层132及堆叠导电层131共同界定双面堆叠导电层装置(例如双面ENEPIG层装置)。
在其中包含聚酰亚胺层(例如第一聚酰亚胺层123-1、第二聚酰亚胺层123-2)的一些实施方案中,聚酰亚胺层可为9微米或约9微米厚。在其中包含一或多个聚酰亚胺层的一些实施方案中,第一聚酰亚胺层可为3微米或约3微米厚。第二聚酰亚胺层可为7微米或约7微米厚。聚酰亚胺层的厚度不限于上述厚度。
如图4I中所展示,移除通过背面研磨(诸如TAIKO过程)形成的支撑环128,诸如通过锯切(例如,沿切口151锯切)。为了在锯切期间免受来自刀片的外部损坏,胶带210可预先附接到晶片用于晶片单切。留下的半导体层可使用任何单切技术来单切以形成个别半导体装置。在一些实例中,进行分割以获得图4J中所展示的装置。
参考图4K,在顶侧(前侧)处,于导电触点126上的堆叠导电层132上方形成焊料142(例如无铅焊料)。在此实施方案中,焊线143(例如金属线、铝线)连接到后侧上的第二导电触点125。在一些实施方案中,在后侧处,烧结层141(例如Ag烧结层)施加于安置于后导电触点127上的堆叠导电层131上方。
很好地接合到半导体层且为层的剩余部分提供良好接合而不引起应力问题的任何导电材料可用作导电触点的导电材料。在一些实例中,第一导电触点126及第二导电触点125由铝、蒸镀铝等等形成。
在单切之后,个别半导体装置(诸如图4J中所展示)可包含于用于最终使用的任何封装类型中,诸如无引线封装、含引线封装、模塑封装等等。在实例中,个别半导体装置可包含于四引线封装IGBT,且使用本文中所描述的过程中的任何者形成的半导体装置中的任何者可包含于类似封装中或不同封装类型中。在一些实施方案中,使用堆叠导电层(例如ENEPIG层)及本文中所描述的其它层可增加诸如IGBT及二极管(诸如FRD)的半导体装置的可靠性。堆叠导电层及本文中所描述的其它层可有助于避免氧化、提高铜触点及电镀通孔的可焊性及增加导电性。
图5是形成诸如结合图1到4K所描述的半导体装置的半导体装置的实例性方法的流程图。方法可包含在半导体层的前侧上形成绝缘层(框710)。方法可包含在绝缘层中的第一开口中形成第一导电触点(框715)。方法可包含在绝缘层中的第二开口中形成第二导电触点(框720)。方法可包含在第二导电触点及绝缘层上形成第一聚酰亚胺层(框725)。方法可包含在第一聚酰亚胺层上方形成第二聚酰亚胺层(框730)。方法可包含在第二聚酰亚胺层中形成第一导电触点上方的第一开口及第一聚酰亚胺层上方的第二开口以通过第二开口暴露第二导电触点上方的第一聚酰亚胺层(框735)。方法可包含将半导体层的后侧背面研磨到一厚度,后侧与前侧相对(框740)。方法可包含在半导体层的后侧上形成后导电触点(框745)。方法可包含在第一导电触点上方形成第一堆叠导电层(框750)。方法可包含在后导电触点上方形成第二堆叠导电层(框755)。方法可包含针对第二导电触点在第一聚酰亚胺层中形成第三开口(框760)。
图6是形成诸如结合图1到4K所描述的半导体装置的半导体装置的实例性方法的流程图。方法可包含在半导体层的前侧上形成绝缘层(框810)。方法可包含在绝缘层中的第一开口中形成第一导电触点(框820)。方法可包含在绝缘层中的第二开口中形成第二导电触点(框830)。方法可包含选择性在第一导电触点上形成堆叠导电层且不在第二导电触点上形成堆叠导电层的部分(框840)。
在一些方面中,本文中所描述的技术涉及一种设备,其包含:绝缘层,其安置于半导体层的前侧上;第一导电触点,其安置于所述绝缘层中的第一开口中;第二导电触点,其安置于所述绝缘层中的第二开口中;及堆叠导电层,其安置于所述第一导电触点上且从所述第二导电触点排除。
在一些方面中,本文中所描述的技术涉及一种设备,其进一步包含:聚酰亚胺层,其安置于所述绝缘层上,所述堆叠导电层安置于所述聚酰亚胺层内的开口中。
在一些方面中,本文中所描述的技术涉及一种设备,其中所述堆叠导电层是前侧堆叠导电层,所述设备进一步包含:后侧第一堆叠导电层,其安置于所述设备的后侧上。
在一些方面中,本文中所描述的技术涉及一种设备,其中所述聚酰亚胺层是第一聚酰亚胺层,在所述第二导电触点上形成所述堆叠导电层由第二聚酰亚胺层防止。
在一些方面中,本文中所描述的技术涉及一种设备,其中在所述第二导电触点上形成所述堆叠导电层由聚酰亚胺层防止。
在一些方面中,本文中所描述的技术涉及一种设备,其进一步包含:焊线,其直接耦合到所述第二导电触点。
在一些方面中,本文中所描述的技术涉及一种设备,其进一步包含:焊线,其通过聚酰亚胺层中的开口直接耦合到所述第二导电触点。
在一些方面中,本文中所描述的技术涉及一种设备,其中所述堆叠导电层包含无电镀镍无电镀钯浸金(ENEPIG)层。
在一些方面中,本文中所描述的技术涉及一种方法,其包含:在半导体层的前侧上形成绝缘层;在所述绝缘层中的第一开口中形成第一导电触点;在所述绝缘层中的第二开口中形成第二导电触点;及选择性在所述第一导电触点上形成堆叠导电层且不在所述第二导电触点上形成所述堆叠导电层的部分。
在一些方面中,本文中所描述的技术涉及一种方法,其进一步包含:在所述第二导电触点及所述绝缘层上形成第一聚酰亚胺层;在所述第一导电触点上方的所述第一聚酰亚胺层中形成开口,使得所述第一导电触点通过所述第一聚酰亚胺层中的所述开口暴露;及在所述第一聚酰亚胺层上方形成第二聚酰亚胺层且使其通过所述第一聚酰亚胺层中的所述开口与所述第一导电触点接触。
在一些方面中,本文中所描述的技术涉及一种方法,其进一步包含:移除所述第二聚酰亚胺层的部分,使得所述第一导电触点通过所述第一聚酰亚胺层及所述第二聚酰亚胺层暴露。
在一些方面中,本文中所描述的技术涉及一种方法,其中所述第二聚酰亚胺层的所述部分是所述第二聚酰亚胺层的第一部分,所述方法进一步包含:移除所述第二聚酰亚胺层的第二部分以在所述第二聚酰亚胺层中形成开口,使得所述第一聚酰亚胺层通过所述第二聚酰亚胺层中的所述开口暴露。
在一些方面中,本文中所描述的技术涉及一种方法,其包含:在半导体层的前侧上形成绝缘层;在所述绝缘层中的第一开口中形成第一导电触点;在所述绝缘层中的第二开口中形成第二导电触点;在所述第二导电触点及所述绝缘层上形成第一聚酰亚胺层;在所述第一聚酰亚胺层上方形成第二聚酰亚胺层;在所述第二聚酰亚胺层中形成所述第一导电触点上方的第一开口及所述第一聚酰亚胺层上方的第二开口以通过所述第二开口暴露所述第二导电触点上方的所述第一聚酰亚胺层;在所述第一导电触点上方形成堆叠导电层;及针对所述第二导电触点在第一聚酰亚胺层中形成第三开口。
在一些方面中,本文中所描述的技术涉及一种方法,其中所述堆叠导电层是第一堆叠导电层,所述方法进一步包含:将所述半导体层的后侧背面研磨到一厚度,所述后侧与所述前侧相对;在所述半导体层的所述后侧上形成后导电触点;及在所述后导电触点上方形成第二堆叠导电层。
在一些方面中,本文中所描述的技术涉及一种方法,其中所述堆叠导电层包含无电镀镍无电镀钯浸金(ENEPIG)层。
在一些方面中,本文中所描述的技术涉及一种方法,其中针对所述第二导电触点形成所述第三开口包含蚀刻所述第二导电触点上方的所述第一聚酰亚胺层同时蚀刻所述第二聚酰亚胺层。
在一些方面中,本文中所描述的技术涉及一种方法,其中背面研磨所述半导体层的所述后侧包含在所述半导体层的所述后侧中形成由未移除材料的支撑环界限的基本上圆形凹槽。
在一些方面中,本文中所描述的技术涉及一种方法,其进一步包含:在所述第一导电触点上的所述第一堆叠导电层上方形成焊料;在安置于所述后导电触点上的所述第二堆叠导电触点上方形成烧结层;及将焊线耦合到所述第二导电触点。
在一些方面中,本文中所描述的技术涉及一种方法,其进一步包含:通过所述半导体层的所述后侧将至少一种掺杂物植入到所述半导体层中;及使所述半导体层退火。
在一些方面中,本文中所描述的技术涉及一种方法,其进一步包含在所述半导体层中形成绝缘栅双极晶体管(IGBT)或二极管中的至少一者。
在一些方面中,本文中所描述的技术涉及一种方法,其中所述后导电触点包含蒸镀铝。
本公开、其方面及实施方案不限于本文中所公开的特定组件、组装程序或方法元素。将明白,与预期半导体BM或OPM结构及相关方法一致的所属领域中已知的许多额外组件、组装程序及/或方法元素可与来自本公开的特定实施方案一起使用。因此,例如,尽管公开特定实施方案,但此类实施方案及实施组件可包括所述领域中已知的此类半导体BM及OPM及相关方法的任何形状、大小、风格、类型、模型、版本、测量、浓度、材料、质量、方法元素、步骤等及与预期操作及方法一致的实施组件及方法。
应理解,在前述描述中,当元件称为位于另一元件上、连接到另一元件、电连接到另一元件、耦合到另一元件或电耦合到另一元件时,其可直接位于另一元件上、连接或耦合到另一元件,或可存在一或多个中介元件。当元件称为直接位于另一元件上、直接连接到另一元件或直接耦合到另一元件时,不存在中介元件。尽管详细描述中可不使用术语“直接位于…上”、“直接连接到”或“直接耦合到”,但展示为直接位于…上、直接连接到或直接耦合到的元件可如此指代。本申请案的权利要求书(如果有)可经修改以叙述说明书中所描述或图中所展示的示范关系。
如本说明书中所使用,单数形式可包含复数形式,除非在上下文中明确指示特定情况。空间上的相对术语(例如上方(over)、上方(above)、上、之下、下面、下方、下等)除涵盖除图中所描绘的定向之外,还希望涵盖装置在使用或操作中的不同定向。在一些实施方案中,相对术语“上方”及“下方”可分别包含垂直上方及垂直下方。在一些实施方案中,术语“相邻”可包含“横向相邻于”或“水平相邻于”。
本文中所描述的各种技术的实施方案可实施于(例如,包含于)数字电子电路系统中、或计算机硬件、固件、软件中或它们的组合中。一些实施方案可使用各种半导体处理及/或封装技术来实施。一些实施方案可使用与包含(但不限于)(例如)Si、GaAs、GaN、SiC等等的半导体衬底相关联的各种类型的半导体处理技术来实施。
虽然已如本文中所描述般说明所描述实施方案的某些特征,但所属领域的技术人员将想到许多修改、替代、改变及等效物。因此,应理解,随附权利要求书希望覆盖落在实施方案的范围内的所有此类修改及改变。应理解,它们已仅供例示而非限制,且可对形式及细节做出各种改变。本文中所描述的设备及/或方法的任何部分可依任何组合来组合,相互排斥组合除外。本文中所描述的实施方案可包含所描述的不同实施方案的功能、组件及/或特征的各种组合及/或子组合。
Claims (11)
1.一种方法,其包括:
在半导体层的前侧上形成绝缘层;
在所述绝缘层中的第一开口中形成第一导电触点;
在所述绝缘层中的第二开口中形成第二导电触点;及
选择性在所述第一导电触点上形成堆叠导电层且不在所述第二导电触点上形成所述堆叠导电层的部分。
2.根据权利要求1所述的方法,其进一步包括:
在所述第二导电触点及所述绝缘层上形成第一聚酰亚胺层;
在所述第一导电触点上方的所述第一聚酰亚胺层中形成开口,使得所述第一导电触点通过所述第一聚酰亚胺层中的所述开口暴露;
在所述第一聚酰亚胺层上方形成第二聚酰亚胺层且使其通过所述第一聚酰亚胺层中的所述开口与所述第一导电触点接触;及
移除所述第二聚酰亚胺层的部分,使得所述第一导电触点通过所述第一聚酰亚胺层及所述第二聚酰亚胺层暴露。
3.根据权利要求2所述的方法,其中所述第二聚酰亚胺层的所述部分是所述第二聚酰亚胺层的第一部分,
所述方法进一步包括:
移除所述第二聚酰亚胺层的第二部分以在所述第二聚酰亚胺层中形成开口,使得所述第一聚酰亚胺层通过所述第二聚酰亚胺层中的所述开口暴露。
4.一种设备,其包括:
绝缘层,其安置于半导体层的前侧上;
第一导电触点,其安置于所述绝缘层中的第一开口中;
第二导电触点,其安置于所述绝缘层中的第二开口中;及
堆叠导电层,其安置于所述第一导电触点上且从所述第二导电触点排除。
5.根据权利要求4所述的设备,其进一步包括:
第一聚酰亚胺层,其安置于所述绝缘层上,所述堆叠导电层安置于所述第一聚酰亚胺层内的开口中,在所述第二导电触点上形成所述堆叠导电层由第二聚酰亚胺层防止。
6.根据权利要求4所述的设备,其中在所述第二导电触点上形成所述堆叠导电层由聚酰亚胺层防止。
7.根据权利要求4所述的设备,其进一步包括:
焊线,其通过聚酰亚胺层中的开口直接耦合到所述第二导电触点。
8.根据权利要求4所述的设备,其中所述堆叠导电层包含无电镀镍无电镀钯浸金ENEPIG层。
9.一种方法,其包括:
在半导体层的前侧上形成绝缘层;
在所述绝缘层中的第一开口中形成第一导电触点;
在所述绝缘层中的第二开口中形成第二导电触点;
在所述第二导电触点及所述绝缘层上形成第一聚酰亚胺层;
在所述第一聚酰亚胺层上方形成第二聚酰亚胺层;
在所述第二聚酰亚胺层中形成所述第一导电触点上方的第一开口及所述第一聚酰亚胺层上方的第二开口以通过所述第二开口暴露所述第二导电触点上方的所述第一聚酰亚胺层;
在所述第一导电触点上方形成堆叠导电层;及
针对所述第二导电触点在所述第一聚酰亚胺层中形成第三开口。
10.根据权利要求9所述的方法,其中所述堆叠导电层是第一堆叠导电层,
所述方法进一步包括:
将所述半导体层的后侧背面研磨到一厚度,所述后侧与所述前侧相对;
在所述半导体层的所述后侧上形成后导电触点;及
在所述后导电触点上方形成第二堆叠导电层。
11.根据权利要求9所述的方法,其中针对所述第二导电触点形成所述第三开口包含在蚀刻所述第二聚酰亚胺层的同时蚀刻所述第二导电触点上方的所述第一聚酰亚胺层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63/379,993 | 2022-10-18 | ||
US18/485,565 US20240128215A1 (en) | 2022-10-18 | 2023-10-12 | Semiconductor device with stacked conductive layers and related methods |
US18/485,565 | 2023-10-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117913029A true CN117913029A (zh) | 2024-04-19 |
Family
ID=90688596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311355963.9A Pending CN117913029A (zh) | 2022-10-18 | 2023-10-18 | 具有堆叠导电层的半导体装置及相关方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117913029A (zh) |
-
2023
- 2023-10-18 CN CN202311355963.9A patent/CN117913029A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8294254B2 (en) | Chip scale surface mounted semiconductor device package and process of manufacture | |
US6562647B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
US7390698B2 (en) | Packaged semiconductor device and method of manufacture using shaped die | |
US9887152B2 (en) | Method for manufacturing semiconductor devices having a metallisation layer | |
US7589396B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
EP1085569A2 (en) | Chip scale surface mount packages for semiconductor device and process of fabricating the same | |
TWI629808B (zh) | 在金屬化層之下具有應力緩衝層的發光二極體 | |
US9911686B2 (en) | Source down semiconductor devices and methods of formation thereof | |
US11081457B2 (en) | Semiconductor package and methods of manufacturing a semiconductor package | |
US20210272920A1 (en) | Semiconductor device with backmetal and related methods | |
US10600736B2 (en) | Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods | |
US8722528B2 (en) | Die backside standoff structures for semiconductor devices | |
US20240128215A1 (en) | Semiconductor device with stacked conductive layers and related methods | |
CN117913029A (zh) | 具有堆叠导电层的半导体装置及相关方法 | |
CN114944426A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
CN117672964A (zh) | 一种功率器件芯片的超薄制备与封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |