KR100942555B1 - 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터 - Google Patents
플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터 Download PDFInfo
- Publication number
- KR100942555B1 KR100942555B1 KR1020080018873A KR20080018873A KR100942555B1 KR 100942555 B1 KR100942555 B1 KR 100942555B1 KR 1020080018873 A KR1020080018873 A KR 1020080018873A KR 20080018873 A KR20080018873 A KR 20080018873A KR 100942555 B1 KR100942555 B1 KR 100942555B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer layer
- metal substrate
- thermal expansion
- expansion coefficient
- coefficient
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 151
- 239000002184 metal Substances 0.000 claims abstract description 151
- 239000010408 film Substances 0.000 claims abstract description 79
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 144
- 230000035882 stress Effects 0.000 description 36
- 239000010935 stainless steel Substances 0.000 description 7
- 229910001220 stainless steel Inorganic materials 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12431—Foil or filament smaller than 6 mils
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막 트랜지스터에 관한 것으로, 금속 기판의 열팽창 계수에 따라 상기 금속 기판 상에 형성되는 버퍼층의 물질을 한정하거나, 상기 버퍼층의 물질에 따라 상기 금속 기판의 열팽창 계수를 제어하여, 상기 버퍼층에 의해 상기 금속 기판이 휘어지는 현상, 상기 금속 기판으로부터 상기 버퍼층이 박리되는 현상 및 이로 인하여 상기 버퍼층의 절연성이 저하되는 것을 방지할 수 있는 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막 트랜지스터에 관한 것이다.
본 발명은 일정 열팽창 계수를 가지는 금속 기판; 및 상기 금속 기판의 일측 표면에 위치하며, 실리콘 산화막 또는 실리콘 질화막으로 형성되는 버퍼층을 포함하며, 상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 플렉서블 기판 및 이의 제조 방법에 관한 것이다.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수)
또한, 본 발명은 일정 열팽창 계수를 가지는 금속 기판; 상기 금속 기판의 일측 표면에 위치하며, 실리콘 산화막 또는 실리콘 질화막으로 형성되는 버퍼층; 상기 버퍼층 상에 위치하며, 소오스 영역, 드레인 영역 및 채널 영역을 포함하는 반도체층; 상기 반도체층의 채널 영역에 대응되는 게이트 전극; 상기 반도체층과 게이트 전극 사이에 위치하는 게이트 절연막; 상기 반도체층의 소오스 영역과 전기적으로 연결되는 소오스 전극; 및 상기 반도체층의 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하며, 상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 박막 트랜지스터에 관한 것이다.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수)
플렉서블 기판, 열팽창계수
Description
본 발명은 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막 트랜지스터에 관한 것으로, 금속 기판의 열팽창 계수에 따라 상기 금속 기판 상에 형성되는 버퍼층의 물질을 한정하거나, 상기 버퍼층의 물질에 따라 상기 금속 기판의 열팽창 계수를 제어하여, 상기 버퍼층에 의해 상기 금속 기판이 휘어지는 현상, 상기 금속 기판으로부터 상기 버퍼층이 박리되는 현상 및 이로 인하여, 상기 버퍼층의 절연성이 저하되는 것을 방지할 수 있는 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막 트랜지스터에 관한 것이다.
평판 표시 장치(Flat Panel Display device)는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치(Cathode-ray Tube Display device)를 대체하는 표시 장치로 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치(Liquid Crystal Display device; LCD)와 유기전계발광표시장치(Organic Light Emitting diode Display device; OLED)가 있다. 이 중, 유기전계발광표시장치는 액 정표시장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트(Back Light)를 필요로 하지 않아 초박형으로 구형할 수 있는 장점이 있다.
상기 평판 표시 장치는 통상적으로 빛을 투과시킬 수 있는 투명 유리 기판 상에 형성되고 있으나, 상기 평판 표시 장치를 더욱 얇고, 가벼우면, 깨어지지 않도록 하여야 하므로, 상기 투명 유리 기판을 이용한 평판 표시 장치는 외부 충격에 약하며, 정확한 얼라인이 쉽지 않으므로, 제조 공정 상의 취급성이 저하되는 문제점이 있다.
상기와 같은 투명 유리 기판을 이용한 평판 표시 장치의 문제점을 해결하기 위하여, 상기 투명 유리 기판에 비하여 상대적으로 높은 유연성을 가짐에 따라 외부 충격에 의한 손상을 방지할 수 있는 금속 기판 또는 플라스틱 기판 등의 플렉서블 기판을 이용 평판 표시 장치가 제안되어 있다. 상기 플라스틱 기판은 낮은 내열성으로 인하여, 폴리 실리콘의 박막 트랜지스터를 형성하기 위한 제조 공정 또는 기판 상기 플렉서블 기판 상에 형성되는 전극 또는 발광 소자 등의 증착 공정에서 고온 공정을 수행할 수 없다는 문제점이 있으므로, 상기 평판 표시장치는 상기 플라스틱 기판보다 상대적으로 높은 내열성 및 플렉서블 특성을 가지는 금속 기판을 포함하는 플렉서블 기판이 주로 사용된다.
상기와 같은 금속 기판을 포함하는 플렉서블 기판을 이용한 평판 표시 장치는 상기 금속 기판과 상기 금속 기판 상에 형성되는 박막 트랜지스터, 도전성 배선 또는 발광 소자 사이의 절연성을 위하여 실리콘 산화막 또는 실리콘 질화막 등으로 버퍼층을 형성하고 있으나, 상기 금속 기판과 버퍼층 사이의 점착성이 좋지 않으며, 상기 버퍼층과 금속 기판의 열팽창 계수 차이로 인하여 상기 버퍼층에 과도한 잔류 응력이 발생하게 되어, 상기 버퍼층의 잔류 응력에 의해 상기 금속 기판이 과도하게 휘어지며, 상기 버퍼층이 상기 금속 기판으로부터 박리되어, 상기 버퍼층의 절연성이 저하되는 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 금속 기판의 열팽창 계수에 따라 상기 금속 기판 상에 형성되는 버퍼층의 물질을 한정하거나, 상기 버퍼층의 물질에 따라 상기 금속 기판의 열팽창 계수를 제어하여, 상기 버퍼층에 의해 상기 금속 기판이 휘어지는 현상 및 상기 금속 기판으로부터 상기 버퍼층이 박리되는 현상을 방지할 수 있는 플렉서블 기판, 이를 이용한 박막 트랜지스터 및 이들의 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 일정 열팽창 계수를 가지는 금속 기판; 및 상기 금속 기판의 일측 표면에 위치하며, 실리콘 산화막 또는 실리콘 질화막으로 형성되는 버퍼층을 포함하며, 상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 플렉서블 기판에 의해 달성된다.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수)
또한, 본 발명의 상기 목적은 일정 열팽창 계수를 가지는 금속 기판을 제공하고, 상기 금속 기판의 일측 표면에 실리콘 산화막 또는 실리콘 질화막으로 버퍼층을 300℃ 내지 400℃의 온도에서 형성하는 것을 포함하며, 상기 금속 기판은 하기의 수식을 만족하는 열팽창 계수를 가지는 것을 특징으로 하는 플렉서블 기판의 제조 방법에 의해 달성된다.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수)
또한, 본 발명의 상기 목적은 일정 열팽창 계수를 가지는 금속 기판; 상기 금속 기판의 일측 표면에 위치하며, 실리콘 산화막 또는 실리콘 질화막으로 형성되는 버퍼층; 상기 버퍼층 상에 위치하며, 소오스 영역, 드레인 영역 및 채널 영역을 포함하는 반도체층; 상기 반도체층의 채널 영역에 대응되는 게이트 전극; 상기 반 도체층과 게이트 전극 사이에 위치하는 게이트 절연막; 상기 반도체층의 소오스 영역과 전기적으로 연결되는 소오스 전극; 및 상기 반도체층의 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하며, 상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 박막 트랜지스터에 의해 달성된다.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수)
따라서, 본 발명에 따른 플렉서블 기판 및 이를 이용한 박막 트랜지스터는 금속 기판 상에 형성되는 버퍼층의 특성에 따라 상기 금속 기판의 열팽창 계수를 결정하여, 상기 버퍼층의 잔류 응력을 최소화함으로써, 상기 버퍼층에 의해 상기 금속 기판이 휘어지는 현상 및 상기 금속 기판으로부터 상기 버퍼층이 박리되는 현상을 방지하고, 상기 버퍼층의 절연성을 향상시키는 효과가 있다.
본 발명의 상기 목적, 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성 요소들을 나타내는 것이며, 어떤 부분이 다른 부분과 "연 결"되어 있다고 할 때, 이는 "직접적으로 연결"되는 경우뿐만 아니라, 그 중간에 다른 소자를 두고 "전기적으로 연결"되는 경우도 포함한다. 덧붙여 도면에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
본 발명에 따른 플렉서블 기판 및 이를 이용한 박막 트랜지스터는 금속 기판 상에 형성되는 버퍼층의 특성에 따라 상기 금속 기판의 열팽창 계수를 결정하여, 상기 버퍼층의 열 응력(thermal stress)과 상기 버퍼층의 고유 응력(intrinsic stress)이 서로 반대되는 부호를 가지며, 매우 근접한 절대값을 가지도록 함으로써, 상기 버퍼층의 잔류 응력이 최소화되도록 한다.
도 1은 서로 상이한 열팽창 계수를 가지는 금속 기판 상에 실리콘 산화막으로 버퍼층을 형성하는 경우, 상기 버퍼층의 잔류 응력을 나타낸 그래프이며, 도 2는 상기 버퍼층을 형성한 이후, 각 금속 기판의 곡률을 나타낸 그래프이다.
여기서, 상기 도 1 및 도 2에 개시된 스테인레스 스틸 304(SUS 304)의 열팽창 계수는 17.3ppm/℃이고, 스테인레스 스틸 430(SUS 430)의 열팽창 계수는 10.5ppm/℃이고, Fe-42Ni의 열팽창 계수는 3.238ppm/℃이며, 인바(Invar)의 열팽창계수는 1.2ppm/℃이다.
도 1 및 도 2를 참조하면, 금속 기판의 열팽창 계수가 증가할수록, 상기 버퍼층의 잔류 응력이 증가하며, 상기 버퍼층의 잔류 응력이 0에 근접할수록 상기 금속 기판의 곡률이 작아지는 것을 알 수 있다. 여기서, 상기 금속 기판의 곡률이 (-)부호를 가지는 경우는 상기 금속 기판의 곡률이 (+)부호를 가지는 경우와 비교하여 반대 방향으로 휘어진다는 것을 의미한다.
따라서, 금속 기판의 열팽창 계수를 제어하여, 상기 금속 기판 상에 형성되는 잔류 응력이 0에 근접하도록 하는 경우, 상기 금속 기판의 휨 현상 및 상기 금속 기판으로부터 버퍼층이 박리되는 현상을 방지할 수 있다.
통상적으로 금속 기판 상에 형성된 버퍼층의 잔류 응력은 하기의 수식 (1)에 의해 결정된다.
여기서, 상기 σr은 버퍼층의 잔류 응력(residual stress)이고, σint는 버퍼층의 고유 응력(intrinsic stress)이고, σepi는 버퍼층의 에피택시 응력(epitaxy stress)이며, σth는 버퍼층의 열 응력(thermal stress)이다.
상기 고유 응력(intrinsic stress)은 버퍼층이 형성되는 금속 기판과 무관하게 상기 버퍼층이 형성됨에 따라 발생되는 응력으로, 상기 버퍼층을 형성하는 공정의 외부 환경에 따라 다소 유동적으로 변하기는 하지만, 통상적으로 상기 버퍼층의 실리콘 산화막 또는 실리콘 질화막으로 상기 버퍼층을 형성하는 경우, 상기 버퍼층의 고유 응력(σint)은 100Mpa 내지 200Mpa이다.
상기 에피택시 응력(epitaxy stress)은 하나의 결정이 다른 결정 표면에 일정한 방위 관계를 취하여 성장하여 얇은 막을 만드는 경우 발생되는 응력으로, 상기 버퍼층은 비정질이므로, 상기 버퍼층의 에피택시 응력(σepi)은 0에 근접한 값을 가지게 되며, 상기 열 응력(thermal stress)은 금속 기판 상에 버퍼층을 형성하는 공정을 통해 발생되는 응력으로, 하기의 수식 (2)에 의해 결정된다.
여기서, Ef는 버퍼층의 영률(Young's Modulus)이고, vf는 버퍼층의 포아송비(Poisson's ration)이고, αf는 버퍼층의 열팽창 계수이고, αs는 금속 기판의 열팽창 계수이며, △T는 버퍼층의 증착 공정 시 챔버의 온도와 상온 사이의 온도차이다.
따라서, 금속 기판 상에 형성된 버퍼층의 잔류 응력은 상기 버퍼층의 고유 응력과 열 응력의 합으로 나타나며, 상기 버퍼층으로 형성되는 실리콘 산화막 또는 실리콘 질화막의 고유 응력은 100Mpa 내지 200Mpa이므로, 상기 버퍼층의 열 응력은 하기의 수식 (3)과 같이 결정된다.
상기 금속 기판 상에 형성되는 버퍼층을 300℃이하의 온도에서 형성하는 경우, 상기 실리콘 산화막 또는 실리콘 질화막의 밀도가 저하되어 상기 버퍼층의 절연성이 저하되며, 상기 버퍼층을 400℃이상의 온도에서 형성하는 경우, 상기 실리콘 산화막 또는 실리콘 질화막의 밀도가 과도하게 증가하여 상기 금속 기판의 휨 현상을 유발할 수 있어, 상기 버퍼층을 300℃ 내지 400℃에서 형성하는 것이 바람 직하므로, 상기 수식 (3)에 의한 금속 기판의 열팽창 계수는 하기의 수식 (4)와 같이 결정된다.
따라서, 금속 기판 상에 실리콘 산화막 또는 실리콘 질화막으로 버퍼층을 형성하는 경우, 상기 금속 기판의 열팽창 계수를 상기 수식 (4)에 의해 결정되도록 하여, 상기 버퍼층의 잔류 응력이 0에 근접하도록 함으로써, 상기 버퍼층에 의해 상기 금속 기판이 휘어지는 현상 및 상기 금속 기판으로부터 버퍼층이 박리되는 현상을 방지할 수 있다.
도 3a 및 3b는 스테인레스 스틸 304(SUS 304)과 Fe-42Ni로 형성된 각각의 금속 기판에 330℃에서 실리콘 산화막을 형성하는 경우, 상기 스테인레스 스틸 304(SUS 304)로 형성된 금속 기판과 Fe-42Ni로 형성된 금속 기판의 상태를 나타낸 사진이며, 도 4a 및 4b는 상기 금속 기판의 휨 정도를 나타낸 사진이다.
도 3a, 3b, 4a 및 4b를 참조하면, 스테인레스 스틸304로 형성된 금속 기판은 일부 영역에서 버퍼층의 박리 현상이 발생되며, 금속 기판이 0.3/m의 곡률을 가지지만, Fe-42Ni로 형성된 금속 기판은 전 영역에서 버퍼층의 박리 현상이 발생되지 않으며, 금속 기판의 곡률도 0/m에 가깝게 된다.
실리콘 산화막의 영률(Young's Modulus)이 70Gpa이고, 포아송비(Poisson's ration)가 0.17이며, 열팽창 계수가 0.94ppm/℃이므로, 앞서 설명한 수식 (2)를 이 용하여 Fe-42Ni로 형성된 금속 기판 실리콘 산화막으로 형성된 버퍼층의 열 응력 및 잔류 응력을 계산하면, 상기 버퍼층의 열 응력은 약 -60Mpa이며, 잔류 응력은 40Mpa 내지 140Mpa이다.
따라서, 상기 버퍼층의 잔류 응력이 0Mpa 내지 140Mpa이하인 경우에도 상기 금속 기판의 휨 현상 및 상기 금속 기판으로부터 실리콘 산화막으로 형성된 버퍼층의 박리 현상이 발생되지 않는다고 할 수 있으며, 앞서 설명한 바와 같이, 상기 금속 기판의 곡률이 (-)부호를 가지는 경우는 상기 금속 기판의 곡률이 (+)부호를 가지는 경우와 비교하여 반대 방향으로 휘어진다는 것을 의미하므로, 상기 금속 기판 상에 형성되는 버퍼층이 -140Mpa 내지 140Mpa의 잔류 응력을 가지는 경우에도 상기 금속 기판의 휨 현상 및 상기 금속 기판으로부터 실리콘 산화막으로 형성된 버퍼층의 박리 현상이 방지된다고 할 수 있다.
상기 수식 (3)을 이용하면, 버퍼층의 잔류 응력이 -140Mpa 내지 140Mpa인 경우, 상기 금속 기판의 열팽창 계수는 하기의 수식 (5)에 의해 결정된다.
결과적으로, 본 발명은 플렉서블 기판 또는 상기 플렉서블 기판을 이용한 박막 트랜지스터의 금속 기판의 열팽창 계수를 제어하여 상기 금속 기판 상에 형성되는 실리콘 산화막 또는 실리콘 질화막으로 형성된 버퍼층의 잔류 응력이 -140Mpa 내지 140Mpa이 되도록 하며, 바람직하게는 상기 버퍼층의 잔류 응력이 0에 근접하 도록 하여, 상기 금속 기판의 휨 현상 및 상기 금속 기판으로부터 상기 버퍼층이 박리되는 현상을 방지한다.
(실시 예)
도 5a 내지 5e는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 공정을 순차적으로 나타낸 단면도들이다.
도 5a 내지 5e를 참조하여, 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하면, 먼저 도 5a에 도시된 바와 같이, 일정 열팽창 계수를 가지는 금속 기판의 일측 표면에 실리콘 산화막 또는 실리콘 질화막으로 버퍼층을 형성한다.
여기서, 상기 버퍼층을 300℃이하의 온도에서 형성하는 경우, 상기 실리콘 산화막 또는 실리콘 질화막의 밀도가 저하되어 상기 버퍼층의 절연성이 저하되며, 상기 버퍼층을 400℃이상의 온도에서 형성하는 경우, 상기 실리콘 산화막 또는 실리콘 질화막의 밀도가 과도하게 증가하여 상기 금속 기판의 휨 현상을 유발할 수 있으므로, 상기 버퍼층은 300℃ 내지 400℃에서 형성하는 것이 바람직하다.
또한, 상기 버퍼층의 두께가 5000Å이하인 경우, 상기 금속 기판과 상기 버퍼층 상에 형성되는 소자 사이의 절연이 충분하게 이루어지지 않으며, 상기 버퍼층의 두께가 15000Å이상인 경우, 상기 버퍼층 형성에 소요되는 시간이 증가하여 수율이 저하되므로, 상기 버퍼층의 두께는 5000Å 내지 15000Å인 것이 바람직하다.
상기 금속 기판의 열팽창 계수는 상기 버퍼층의 종류에 따라 결정되며, 앞서 설명한 바와 같이 상기 버퍼층의 잔류 응력은 -140Mpa 내지 140Mpa인 경우에 금속 기판의 휨 현상 및 상기 금속 기판으로부터 버퍼층의 박리 현상이 방지되므로, 상기 금속 기판의 열팽창 계수는 상기 수식 (5)에 의해 결정된다. 먼저, 실리콘 산화막으로 버퍼층을 형성하는 경우, 상기 실리콘 산화막의 영률이 70Gpa이고, 포아송비가 0.17이며, 열팽창 계수가 0.94ppm/℃이므로, 상기 금속 기판의 열팽창 계수는 하기의 수식 (6)과 같이 결정된다.
다음으로, 실리콘 질화막으로 버퍼층을 형성하는 경우, 상기 실리콘 질화막의 영률이 120Gpa 내지 140Gpa이고, 포아송비가 0.23이며, 열팽창 계수가 2.3ppm/℃이므로, 상기 금속 기판의 열팽창 계수는 하기의 수식 (7)과 같이 결정된다.
바람직하게는 상기 버퍼층의 잔류 응력이 0에 근접하는 것이 바람직하므로, 상기 금속 기판의 열팽창 계수는 하기의 수식 (4)에 의해 결정되는 것이 바람직하며, 이에 따라 상기 금속 기판 상에 실리콘 산화막 또는 실리콘 질화막이 형성되는 경우, 각 금속 기판의 열팽창 계수는 하기의 수식 (8) 및 (9)을 만족하는 것이 바람직하다.
계속해서, 도 5b에 도시된 바와 같이, 상기 금속 기판의 타측 표면에 산화 방지막을 형성한다. 상기 산화 방지막은 후속 공정에 의해 상기 금속 기판이 화학적으로 오염되거나 손상되는 것을 방지하기 위한 것으로, 실리콘 산화막, 실리콘 질화막 및 이들의 적층 구조로 이루어지는 군에서 선택된 어느 하나로 형성할 수 있으며, 상기 버퍼층과 동시에 형성할 수도 있다.
상기 산화 방지막은 300Å이하로 형성되는 경우, 후속 공정에 의해 상기 금속 기판이 화학적으로 오염되거나 손상되는 것을 방지할 수 없으며, 600Å이상인 경우, 상기 금속 기판의 휨에 영향을 주며, 형성 시간의 증가에 따른 수율 저하를 유발하므로, 상기 산화 방지막의 두께는 300Å 내지 600Å인 것이 바람직하다.
이어서, 도 5c에 도시된 바와 같이, 상기 버퍼층 상에 비정질 실리콘층(미도시)을 형성하고, 상기 비정질 실리콘층을 다결정 실리콘으로 결정화한 후, 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성한다. 여기서, 본 발명의 실시 예에서는 상기 비정질 실리콘층을 다결정 실리콘으로 결정화함으로써, 상기 반도체층을 다결정 실리콘으로 형성하고 있으나, 상기 반도체층은 비정질 실리콘으로 형성할 수도 있다.
계속해서, 상기 반도체층을 포함하는 금속 기판 상에 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 적층으로 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 및 이들의 합금으로 이루어 진 군에서 선택된 어느 하나 또는 다수를 이용하여 단일층 또는 다수의 층으로 이루어진 게이트 전극용 금속층(미도시)을 형성한다.
이어서, 상기 게이트 전극용 금속층을 사진 식각 공정 등을 통해 식각하여, 상기 반도체층의 일정 영역에 대응하는 영역에 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 상기 반도체층에 도전형 불순물을 도핑함으로써, 상기 반도체층에 소오스 영역, 드레인 영역 및 채널 영역을 형성한다. 여기서, 상기 채널 영역은 상기 게이트 전극에 대응되는 상기 반도체층의 영역으로 상기 게이트 전극에 의해 도전형 불순물이 도핑되지 않은 영역이며, 본 발명의 실시 예에서는 상기 게이트 전극을 마스크로 이용하여 상기 반도체층의 불순물 도핑 공정을 진행하고 있으나, 상기 반도체층의 불순물 도핑 공정은 상기 게이트 전극의 형성 전에 포토레지스트를 이용하여 진행할 수도 있다.
다음으로, 도 5d에 도시된 바와 같이, 상기 게이트 전극을 포함하는 금속 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막 및 게이트 절연막을 식각하여, 상기 반도체층의 소오스 영역 및 드레인 영역의 일부를 노출시키는 컨택홀를 형성한다. 여기서, 상기 층간 절연막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 적층으로 형성할 수 있다.
계속해서, 상기 컨택홀을 포함하는 층간 절연막 상부에 도전성 물질층(미도시)을 형성한 후, 상기 도전성 물질층을 패터닝하여 상기 컨택홀을 통해 상기 소오스 영역 또는 드레인 영역과 전기적으로 연결되는 소오스 전극 및 드레인 전극을 형성함으로써, 박막 트랜지스터를 형성한다. 상기 도전성 물질층은 전자 이동도가 높은 몰리텅스텐(MoW), 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd) 등과 같은 알루미늄 합금 등으로 형성할 수 있다.
여기서, 본 발명의 실시 예에서는 박막 트랜지스터의 상기 게이트 전극이 상기 반도체층 상에 형성되는 것으로 설명하고 있으나, 박막 트랜지스터의 상기 게이트 전극을 상기 반도체층 하부에 형성할 수도 있다.
결과적으로 본 발명의 실시 예에 따른 박막 트랜지스터는 금속 기판 상에 형성되는 버퍼층의 물질에 따라 상기 금속 기판의 열팽창 계수를 결정하거나, 상기 금속 기판의 열팽창 계수에 따라 상기 버퍼층의 물질을 한정함으로써, 상기 금속 기판에 형성되는 버퍼층의 잔류 응력을 최소화한다.
도 1은 서로 상이한 열팽창 계수를 가지는 금속 기판 상에 실리콘 산화막으로 버퍼층을 형성하는 경우, 각 금속 기판에 형성된 버퍼층의 잔류 응력을 나타낸 그래프이다.
도 2는 서로 상이한 열팽창 계수를 가지는 금속 기판 상에 실리콘 산화막으로 버퍼층을 형성하는 경우, 각 금속 기판의 곡률을 나타낸 그래프이다.
도 3a 및 3b는 스테인레스 스틸 304(SUS 304)로 형성된 금속 기판과 Fe-42Ni로 형성된 금속 기판에 버퍼층을 형성한 경우, 각 금속 기판의 상태를 나타낸 사진이다.
도 4a 및 4b는 스테인레스 스틸 304(SUS 304)로 형성된 금속 기판과 Fe-42Ni로 형성된 금속 기판에 버퍼층을 형성한 경우, 각 금속 기판의 휨 정도를 나타낸 사진이다.
도 5a 내지 5d는 본 발명의 실시 예에 따른 박막 트랜지스터의 제조 공정을 순차적으로 나타낸 단면도들이다.
<도면 주요 부호들에 대한 부호의 설명>
100 : 기판 110 : 버퍼층
120 : 반도체층 130 : 게이트 절연막
140 : 층간 절연막
Claims (18)
- 일정 열팽창 계수를 가지는 금속 기판; 및상기 금속 기판의 일측 표면에 위치하며, 실리콘 산화막 또는 실리콘 질화막으로 형성되는 버퍼층을 포함하며,상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 플렉서블 기판.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수) - 제 1 항에 있어서,상기 버퍼층이 실리콘 산화막인 경우, 상기 금속 기판의 열팽창 계수는 2.86ppm/℃ 내지 11.48ppm/℃인 것을 특징으로 하는 플렉서블 기판.
- 제 1 항에 있어서,상기 버퍼층이 실리콘 질화막인 경우, 상기 금속 기판의 열팽창 계수는 3.19ppm/℃ 내지 8.01ppm/℃인 것을 특징으로 하는 플렉서블 기판.
- 제 1 항에 있어서,상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 플렉서블 기판.
- 제 4 항에 있어서,상기 버퍼층이 실리콘 산화막인 경우, 상기 금속 기판의 열팽창 계수는 4.14ppm/℃ 내지 9.72ppm/℃인 것을 특징으로 하는 플렉서블 기판.
- 제 4 항에 있어서,상기 버퍼층이 실리콘 질화막인 경우, 상기 금속 기판의 열팽창 계수는 3.79ppm/℃ 내지 7.05ppm/℃인 것을 특징으로 하는 플렉서블 기판.
- 일정 열팽창 계수를 가지는 금속 기판을 제공하고,상기 금속 기판의 일측 표면에 실리콘 산화막 또는 실리콘 질화막으로 버퍼층을 300℃ 내지 400℃의 온도에서 형성하는 것을 포함하며,상기 금속 기판은 하기의 수식을 만족하는 열팽창 계수를 가지는 것을 특징 으로 하는 플렉서블 기판의 제조 방법.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수) - 제 7 항에 있어서,상기 금속 기판이 2.86ppm/℃ 내지 11.48ppm/℃의 열팽창 계수를 가지는 경우, 상기 버퍼층을 실리콘 산화막으로 형성하는 것을 특징으로 하는 플렉서블 기판의 제조 방법.
- 제 7 항에 있어서,상기 금속 기판이 3.19ppm/℃ 내지 8.01ppm/℃의 열팽창 계수를 가지는 경우, 상기 버퍼층을 실리콘 질화막으로 형성하는 것을 특징으로 하는 플렉서블 기판의 제조 방법.
- 제 7 항에 있어서,상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 플렉서블 기판의 제조 방법.
- 제 10 항에 있어서,상기 금속 기판이 4.14ppm/℃ 내지 9.72ppm/℃의 열팽창 계수를 가지는 경우, 상기 버퍼층을 실리콘 산화막으로 형성하는 것을 특징으로 하는 플렉서블 기판의 제조 방법.
- 제 10 항에 있어서,상기 금속 기판이 3.79ppm/℃ 내지 7.05ppm/℃의 열팽창 계수를 가지는 경우, 상기 버퍼층을 실리콘 질화막으로 형성하는 것을 특징으로 하는 플렉서블 기판의 제조 방법.
- 일정 열팽창 계수를 가지는 금속 기판;상기 금속 기판의 일측 표면에 위치하며, 실리콘 산화막 또는 실리콘 질화막으로 형성되는 버퍼층;상기 버퍼층 상에 위치하며, 소오스 영역, 드레인 영역 및 채널 영역을 포함하는 반도체층;상기 반도체층의 채널 영역에 대응되는 게이트 전극;상기 반도체층과 게이트 전극 사이에 위치하는 게이트 절연막;상기 반도체층의 소오스 영역과 전기적으로 연결되는 소오스 전극; 및상기 반도체층의 드레인 영역과 전기적으로 연결되는 드레인 전극을 포함하며,상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 박막 트랜지스터.
(Ef : 버퍼층의 영률, vf : 버퍼층의 포아송비, αf : 버퍼층의 열팽창 계수, αs : 금속 기판의 열팽창 계수) - 제 13 항에 있어서,상기 버퍼층이 실리콘 산화막인 경우, 상기 금속 기판의 열팽창 계수는 2.86ppm/℃ 내지 11.48ppm/℃인 것을 특징으로 하는 박막 트랜지스터.
- 제 13 항에 있어서,상기 버퍼층이 실리콘 질화막인 경우, 상기 금속 기판의 열팽창 계수는 3.19ppm/℃ 내지 8.01ppm/℃인 것을 특징으로 하는 박막 트랜지스터.
- 제 13 항에 있어서,상기 금속 기판의 열팽창 계수는 하기의 수식을 만족하는 것을 특징으로 하는 박막 트랜지스터.
- 제 16 항에 있어서,상기 버퍼층이 실리콘 산화막인 경우, 상기 금속 기판의 열팽창 계수는 4.14ppm/℃ 내지 9.72ppm/℃인 것을 특징으로 하는 박막 트랜지스터.
- 제 16 항에 있어서,상기 버퍼층이 실리콘 질화막인 경우, 상기 금속 기판의 열팽창 계수는 3.79ppm/℃ 내지 7.05ppm/℃인 것을 특징으로 하는 박막 트랜지스터.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018873A KR100942555B1 (ko) | 2008-02-29 | 2008-02-29 | 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터 |
| JP2008165590A JP5119418B2 (ja) | 2008-02-29 | 2008-06-25 | フレキシブル基板、その製造方法及びそれを用いた薄膜トランジスタ |
| TW098105622A TWI548040B (zh) | 2008-02-29 | 2009-02-23 | 可撓基板、其製造方法及具此之薄膜電晶體 |
| US12/379,648 US8221889B2 (en) | 2008-02-29 | 2009-02-26 | Flexible substrate, method of fabricating the same, and thin film transistor using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018873A KR100942555B1 (ko) | 2008-02-29 | 2008-02-29 | 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090093375A KR20090093375A (ko) | 2009-09-02 |
| KR100942555B1 true KR100942555B1 (ko) | 2010-02-12 |
Family
ID=41163233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080018873A KR100942555B1 (ko) | 2008-02-29 | 2008-02-29 | 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8221889B2 (ko) |
| JP (1) | JP5119418B2 (ko) |
| KR (1) | KR100942555B1 (ko) |
| TW (1) | TWI548040B (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8716932B2 (en) * | 2011-02-28 | 2014-05-06 | Apple Inc. | Displays with minimized borders |
| KR101270753B1 (ko) * | 2012-02-06 | 2013-06-03 | 성균관대학교산학협력단 | 유연기판을 포함하는 기능성 박막 및 유연기판을 포함하는 기능성 박막 적층 방법 |
| JP6070166B2 (ja) | 2012-12-21 | 2017-02-01 | 富士ゼロックス株式会社 | 面状発熱体、面状発熱体の製造方法、定着装置、及び画像形成装置 |
| TWI613709B (zh) | 2013-02-20 | 2018-02-01 | 財團法人工業技術研究院 | 半導體元件結構及其製造方法與應用其之畫素結構 |
| KR102061794B1 (ko) | 2013-04-30 | 2020-01-03 | 삼성디스플레이 주식회사 | 표시장치용 기판 및 이를 구비한 표시장치 |
| US9515099B2 (en) * | 2014-07-31 | 2016-12-06 | Lg Display Co., Ltd. | Flexible display device with wire having reinforced portion and manufacturing method for the same |
| JP6736379B2 (ja) * | 2016-06-24 | 2020-08-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2018101724A1 (ko) * | 2016-11-29 | 2018-06-07 | 서울대학교산학협력단 | 전도성 유연 소자 |
| CN107204343B (zh) * | 2017-04-25 | 2019-10-29 | 上海天马微电子有限公司 | 柔性显示器及其形成方法 |
| KR102494730B1 (ko) | 2018-02-01 | 2023-02-01 | 삼성디스플레이 주식회사 | 표시 장치 및 베이스 필름의 제조 방법 |
| CN112368845A (zh) * | 2018-06-19 | 2021-02-12 | 新唐科技日本株式会社 | 半导体装置 |
| CN112114451A (zh) * | 2019-06-21 | 2020-12-22 | 群创光电股份有限公司 | 液晶装置 |
| CN113176291A (zh) * | 2021-04-28 | 2021-07-27 | 上海新硅聚合半导体有限公司 | 一种复合衬底的热膨胀系数测试方法 |
| CN113629110A (zh) * | 2021-07-23 | 2021-11-09 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421906B1 (ko) * | 2001-05-21 | 2004-03-10 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| KR20040054441A (ko) * | 2002-12-18 | 2004-06-25 | 한국전자통신연구원 | 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법 |
| KR100611219B1 (ko) * | 2003-03-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6112048A (ja) * | 1984-06-27 | 1986-01-20 | Nec Corp | 半導体装置 |
| JP3536518B2 (ja) * | 1996-04-01 | 2004-06-14 | 旭硝子株式会社 | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 |
| KR100195253B1 (ko) | 1996-10-24 | 1999-06-15 | 윤종용 | 다결정실리콘-박막트랜지스터의 제조방법 |
| US6642092B1 (en) * | 2002-07-11 | 2003-11-04 | Sharp Laboratories Of America, Inc. | Thin-film transistors formed on a metal foil substrate |
| JP4011540B2 (ja) * | 2003-12-22 | 2007-11-21 | シャープ株式会社 | 薄膜トランジスタマトリックス基板、および液晶表示装置 |
| JP2005259818A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器 |
| KR100615229B1 (ko) * | 2004-06-29 | 2006-08-25 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터를 구비한 평판디스플레이 장치 및 상기 박막 트랜지스터의 제조방법 |
| KR100748309B1 (ko) | 2006-02-10 | 2007-08-09 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| JP5090658B2 (ja) * | 2006-04-06 | 2012-12-05 | 三菱電機株式会社 | 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置 |
| US20080012014A1 (en) | 2006-07-14 | 2008-01-17 | Jin-Seong Park | Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor |
-
2008
- 2008-02-29 KR KR1020080018873A patent/KR100942555B1/ko active IP Right Grant
- 2008-06-25 JP JP2008165590A patent/JP5119418B2/ja active Active
-
2009
- 2009-02-23 TW TW098105622A patent/TWI548040B/zh active
- 2009-02-26 US US12/379,648 patent/US8221889B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421906B1 (ko) * | 2001-05-21 | 2004-03-10 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| KR20040054441A (ko) * | 2002-12-18 | 2004-06-25 | 한국전자통신연구원 | 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법 |
| KR100611219B1 (ko) * | 2003-03-05 | 2006-08-09 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8221889B2 (en) | 2012-07-17 |
| TWI548040B (zh) | 2016-09-01 |
| KR20090093375A (ko) | 2009-09-02 |
| JP5119418B2 (ja) | 2013-01-16 |
| JP2009212483A (ja) | 2009-09-17 |
| TW200937586A (en) | 2009-09-01 |
| US20090256154A1 (en) | 2009-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100942555B1 (ko) | 플렉서블 기판, 이의 제조 방법 및 이를 이용한 박막트랜지스터 | |
| US10586816B2 (en) | Semiconductor device and peeling off method and method of manufacturing semiconductor device | |
| US7192818B1 (en) | Polysilicon thin film fabrication method | |
| KR100882909B1 (ko) | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| CN101976671B (zh) | 防止基板变形 | |
| US7696583B2 (en) | Thin film transistor and method of fabricating the same | |
| TW201207997A (en) | Transistor and display device | |
| TW201126717A (en) | Oxide semiconductor film and semiconductor device | |
| US7339192B2 (en) | Function line and transistor array using the same | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| KR100810639B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| CN111886697B (zh) | 显示背板及其制造方法、显示面板和显示装置 | |
| KR100748309B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| WO2018145515A1 (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| KR20190034382A (ko) | 표시 장치 및 이의 제조 방법 | |
| US20110156041A1 (en) | Polymer substrate and method of forming the same and display device including the polymer substrate and method of manufacturing the display device | |
| US11728412B2 (en) | Method for manufacturing thin film transistor, and display panel | |
| CN102136488A (zh) | 有机发光二极管显示器及其制造方法 | |
| KR20080076127A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| CN109638021A (zh) | 柔性tft基板的制作方法及柔性oled面板的制作方法 | |
| JP4749994B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100568500B1 (ko) | 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법 | |
| KR100807562B1 (ko) | 박막 트랜지스터 및 이를 포함하는 평판표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 11 |