KR100568500B1 - 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법 - Google Patents

폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법 Download PDF

Info

Publication number
KR100568500B1
KR100568500B1 KR1020030097263A KR20030097263A KR100568500B1 KR 100568500 B1 KR100568500 B1 KR 100568500B1 KR 1020030097263 A KR1020030097263 A KR 1020030097263A KR 20030097263 A KR20030097263 A KR 20030097263A KR 100568500 B1 KR100568500 B1 KR 100568500B1
Authority
KR
South Korea
Prior art keywords
layer
forming
buffer layer
polysilicon
polysilicon layer
Prior art date
Application number
KR1020030097263A
Other languages
English (en)
Other versions
KR20050066061A (ko
Inventor
윤선진
임정욱
김용해
손충용
이진호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030097263A priority Critical patent/KR100568500B1/ko
Priority to JP2004226675A priority patent/JP4091025B2/ja
Publication of KR20050066061A publication Critical patent/KR20050066061A/ko
Application granted granted Critical
Publication of KR100568500B1 publication Critical patent/KR100568500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다. 특히 Wurtzite-ZnO 버퍼층을 이용한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다.
본 발명은 기판 위에 Wurtzite-ZnO 막인 버퍼층을 형성하는 단계, 상기 버퍼층 위에 실리콘층을 형성하는 단계, 및 상기 실리콘층을 폴리실리콘층으로 재결정화하는 단계를 포함하는 폴리실리콘층 형성 방법을 제공한다. 바람직하게, 폴리실리콘층 형성 방법은 버퍼층을 형성한 후에, 부도체인 배리어층을 형성하는 단계를 추가적으로 포함한다. 또한 이를 박막 트랜지스터 제조 방법을 제공한다.
본 발명은 플라스틱, 금속 호일, 유리 등 다소 열에 약한 기판 상에 버퍼층을 형성하고 그 위에서 고온을 요하는 재결정화 공정을 성공적으로 수행할 수 있게 한다는 장점이 있다.
폴리실리콘층(polycrystalline silicon layer), 버퍼층(buffer layer), 배리어층(barrier layer), 우르차이트-산화아연(Wurtzite-ZnO)

Description

폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법 {Polycrystalline silicon forming method and thin film transistor fabricating method using the same}
도 1 내지 4는 본 발명의 일실시예에 의한 폴리실리콘층 형성 방법을 나타내는 도면이다.
도 5는 본 발명의 일실시예에 의한 폴리실리콘층 형성 방법을 이용한 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.
본 발명은 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다. 특히 버퍼층을 이용한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다.
정보 디스플레이는 그 목적과 용도에 따라 디스플레이의 크기, 해상도, 구조 등이 달라진다. 구동 방식에 있어서도 능동 구동(active-matrix, 이하 AM이라고 함)과 수동 구동(passive-matrix, 이하 PM이라고 함)형으로 크게 나눌 수 있는데 일반적으로 저전력소모, 고해상도, 고속으로 동작하는 디스플레이일수록 능동구동 방식을 채택하게 된다.
AM의 경우 각 픽셀을 독립적으로 구동할 수 있도록 하기 위하여 각 픽셀 별로 독립적인 트랜지스터를 제조해 주어야 한다. 이 때 트랜지스터의 성능은 일정 수준 이상의 이동도, 온-오프(ON-OFF) 상태의 전류의 비, 턴-온 전압(Turn-on voltage) 등의 요구치를 만족시켜야 한다. 이러한 트랜지스터의 반도체 층의 요구 특성을 충족시키기 위하여 폴리실리콘(polycrystalline silicon)층을 만들어 사용하는 경우가 많은데 폴리실리콘층을 형성하는 공정에는 가장 대표적인 것으로 비정질 실리콘(amorphous silicon) 층을 먼저 저온에서 형성한 후 레이저 등을 사용하여 열처리하여 재결정화 하는 방법이 있다.
한편 정보 디스플레이는 후면 발광을 위해 투명한 기판인 유리를 사용하거나, 더 나아가 보다 가볍고, 유연성 있는 플라스틱 기판을 사용하는 방향으로 기술 발전이 이어지고 있다. 그러나 값이 저렴한 소다 유리의 경우 최고 450℃ 정도 까지만 사용가능 하며, 특히 플라스틱의 경우 200℃ 보다 훨씬 낮은 온도에서 변성되므로 비정질 반도체 층을 다결정질 반도체 층으로 결정화하는 조건은 지극히 제한을 받게 된다.
그래서 기판과 비정질막 사이에 버퍼층을 형성하여 보다 고온에서 재결정화 공정이 진행되더라도 기판이 열적으로 변성하지 않도록 한다. 버퍼층이 갖추어야 할 조건으로는 열전달이 보다 효과적으로 차단될 수 있어야 하고, 반면 열용량이 커서 보다 낮은 에너지에서도 재결정화가 일어날 수 있도록 해 주어야 한다. 그러나 일반적으로 보다 치밀한 막은 열용량이 큰 반면 열전달이 잘 일어나고 덜 치밀한 막은 열전달은 다소 효율이 떨어지나 열용량이 적고 스트레스 등에 의해 쉽게 막이 파괴되는 경향을 보인다. 열전달이 잘 되지않도록 하려는 의도로 다공질 실리콘을 버퍼층으로 활용하는 경우도 있으나 이 경우 열용량이 작아서 레이저 열처리 시 높은 전력을 요구하며, 또한 기판 손상을 효과적으로 방지하지 못하였다. 그래서 열용량이 크면서도 열전도도가 적은 특성을 가진 재료의 채택이 매우 중요하다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 열용량이 크면서도 열전도도가 적은 특성을 가진 버퍼층을 이용한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 기판 위에 Wurtzite-ZnO 막인 버퍼층을 형성하는 단계, 상기 버퍼층 위에 실리콘층을 형성하는 단계, 및 상기 실리콘층을 폴리실리콘층으로 재결정화하는 단계를 포함하는 폴리실리콘층 형성 방법을 제공한다. 여기에서 실리콘층은 비정질 실리콘층 및 폴리실리콘층을 포함하는 개념이다. 바람직하게, 폴리실리콘층 형성 방법은 버퍼층 을 형성한 후에, 부도체인 배리어층을 형성하는 단계를 추가적으로 포함한다.
본 발명의 제 2 측면은 기판 위에 Wurtzite-ZnO 막인 버퍼층을 형성하는 단계, 상기 버퍼층 위에 실리콘층을 형성하는 단계, 상기 실리콘층을 폴리실리콘층으로 재결정화하는 단계, 상기 폴리실리콘층을 패터닝하고, 도핑을 수행하여, 소스, 채널 및 드레인을 형성하는 단계, 게이트 절연막을 형성하는 단계, 및 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법을 제공한다. 바람직하게, 박막 트랜지스터 제조 방법은 버퍼층을 형성한 후에, 부도체인 배리어층을 형성하는 단계를 추가적으로 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인하여 한정되는 식으로 해석되어 져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다.
도 1 내지 4는 본 발명의 일실시예에 의한 폴리실리콘층 형성 방법을 나타내는 도면이다.
도 1을 참조하면, 기판(1) 위에 버퍼층(2)을 증착한다. 기판(1)은 플라스틱, 금속 포일 또는 유리 등일 수도 있다. 버퍼층(2)의 요구조건은 가능한 한 가해진 열을 잘 활용할 수 있도록 열용량이 크고, 열전도성이 적어야 한다. 본 발명에서는 열전도율이 매우 낮으며, 녹는 점이 높고, 열용량이 큰 우르차이트(Wurtzite) 결정구조를 가진 산화아연(Zinc Oxide, 이하 ZnO라 함) 즉 우르차이트-산화아연(이하 Wurtzite-ZnO라고 함) 막을 버퍼층(2)으로 활용한다.
ZnO는 제조 방법에 따라 징크블렌데(Zinc Blende) 구조 또는 우르차이트(Wurtzite) 구조로 성장이 가능한데, 표 1에서 보는 바와 같이 매우 낮은 열전도율을 가지도록 하기 위해서는 선택적으로 우르차이트(Wurtzite) 구조로 성장하여야 한다. 결정성이 좋은 우르차이트(Wurtzite) 구조는 회절(diffraction) 특성 분석에서 (002) 피크(peak) 만을 크게 나타내며, 징크블렌데(Zinc Blende) 구조의 경우 (001) 피크(peak)를 주로 나타낸다(H. W. Kim et al., Mater. Sci. Eng. B103, 297(2003)).
우르차이트(Wurtzite) 구조 만을 선택적으로 증착하는 방법은 플라즈마를 이용하는 증착방법인데, 산소 플라즈마를 도입한 스퍼터증착법, 플라즈마원자층증착법, 플라즈마화학증착법 등이 그것이다. 산소 플라즈마를 이용하여 아연(이하 Zn이라고 함)의 완전한 산화를 유도할수록 우르차이트(Wurtzite) 구조를 선택적으로 얻는데에 유리하다. 그리고 버퍼층(2)을 2 um 이상의 두꺼운 막을 사용하는 경우에는 수백 nm 이하 크기의 나노분말을 사용하여 스크린프린팅법, 스프레이법, 잉크젯프린팅법 등으로 막을 형성할 수 있다.
Figure 112003049705473-pat00001
도 2를 참조하면, 버퍼층(2) 위에 배리어층(3)을 증착한다. 플라즈마원자층증착법, 스퍼터증착법. 플라즈마화학증착법 등을 사용하여 30 ~ 300 nm 정도의 Al2O3, AlON, Si3N4 등의 치밀한 배리어층을 버퍼층(2) 위에 형성한다. 특히, 이온의 확산을 방지하는 목적으로는 원자층증착법으로 형성한 Al2O3 박막이 우수한데, 훨씬 낮은 공정온도에서 공정이 가능한 플라즈마 원자층증착법을 사용하면 보다 저온에서 더 치밀한 막을 얻을 수 있다(S. J. Yun, et al., Electrochem. Solid-State Lett. 7, 2004). 배리어층(3)은 버퍼층(2)에서 일부 확산되어 나올 수 있는 Zn 이온의 침투를 방지하기 위하여 형성되는 층이다. 산소 플라즈마를 사용하여 Zn을 완전히 산화시키게 되는 플라즈마증착법이나 이미 완전한 조성으로 제조된 나노입자들의 경우에 Zn의 확산이 심각하지는 않으나, 버퍼층(2)의 상부에 형성하는 배리어층(3)은 재결정화 과정 중 매우 소량이라도 Zn 이온 등이 실리콘층으로 확산될 것이 우려되는 민감한 소자의 경우 필요하다. 또한, 배리어층(3)은 Wurtzite-ZnO 나노입자를 이용하여 막을 형성하는 경우에는 표면 거침도가 심해질 수 있는데 이를 평탄화하는 기능도 수행할 수 있다. 또한, 배리어층(3)은 배리어층(3)위에 형성될 실리콘층의 결정화 정도를 향상시키는 기능도 수행할 수 있고, 필요한 경우 결정성을 가진 시드(seed) 층을 Wurtzite-ZnO 버퍼층(2) 또는 그 위에 형성된 배리어(3)층 위에 형성할 수 있다. 배리어층(3)을 증착하는 공정은 생략될 수도 있다.
도 3을 참조하면, 배리어층(3) 위에 실리콘층(4)을 증착한다. 증착되는 실리콘은 비정질 실리콘(amorphous silicon)이 대표적일 것이나, 폴리실리콘도 증착가능하다.
도 4를 참조하면, 실리콘층을 폴리실리콘층(5)으로 재결정화한다. 일례로, 레이저를 이용하여 실리콘층에 대하여 재결정화 공정을 수행하여 폴리실리콘층을 형성한다. 또한, 필요에 따라 재결정화하는 공정이 실리콘층 위에 추가로 레이저 광을 거의 흡수하지 않는 절연막 등이 형성된 이후에 이루어질 수도 있다.
도 5는 본 발명의 일실시예에 의한 폴리실리콘층 형성 방법을 이용한 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.
도 5에서, 소자는 기판(1), 버퍼층(2), 배리어층(3), 및 폴리실리콘층(5)을 포함하는 박막 트랜지스터(5, 6, 7)를 포함한다. 기판(1), 버퍼층(2), 배리어층(3), 및 폴리실리콘층(5)은 상기한 바와 같으므로 편의상 설명을 생략한다. 박막 트랜지스터(5 내지 10)는 폴리실리콘층(5)으로 형성된 소스(8), 채널(9) 및 드레인(10)과, 게이트 절연막(6) 및 게이트(7)로 구성된다. 이 소자 구조에서 소자의 이동도를 결정하는 것은 재결정화한 폴리실리콘층(5)의 막질로서 보다 높은 에너지를 받아 결정립이 보다 크게 형성되었을 때, 전자의 이동이 보다 수월한(빠를 수 있도록) 모양의 결정이 형성되었을 때 더 좋은 특성을 얻을 수 있다. 그러므로 박막 트랜지스터(5내지 10)의 특성에 가장 중요한 영향을 미치는 단계가 재결정화 단계이며, 기판의 변성이 없는 한도 내에서 충분한 에너지가 주입될 수 있어야 하는데, 이 때 가장 중요한 요소가 기판(1)과 폴리실리콘층(5) 사이의 단열이다.
이 소자는 상기한 도 1 내지 4 공정을 수행한 후에, 폴리실리콘층(5)을 패터닝하고, 부분에 따라 도핑하여 소스(8), 채널(9) 및 드레인(10)을 형성한 후에, 게이트 절연막(6)을 형성하고, 그 위에 게이트(7)를 형성하는 방식으로 이루어진다.
Wurtzite-ZnO 버퍼층(2)은 플라스틱 금속 포일과 같은 유연성 기판에 적용될 때 막 특성상 유연성이 부족하여 크랙(crack)이 발생할 수 있으며, 두께가 두꺼울수록 그런 경향이 심해진다. 그러므로 소스와 드레인이 형성되는 활성영역을 포함하는 영역을 섬(island) 모양으로 남긴 채 나머지 영역을 식각하여 제거하는 공정이 필요할 수도 있다.
이와 같은 방식으로 제작된 소자는 플라스틱과 같은 유연성이 큰 기판을 사용하여, 투명한 전자소자, 발광소자 등을 제작함으로써, 그 무게를 줄이고 내 충격성을 크게 하며, 착용할 수 있도록 만드는 응용 분야 등에 매우 폭 넓게 사용될 수 있다. 이 경우 버퍼층을 도입함으로써, 예전의 고온 공정을 모두 저온 공정으로 대체할 수 있을 것이다. 본 발명은 이러한 응용 분야에 까지 활용될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
본 발명에 의한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법은 플라스틱, 금속 호일, 유리 등 다소 열에 약한 기판 상에 버퍼층을 형성하고 그 위에서 고온을 요하는 재결정화 공정을 성공적으로 수행할 수 있게 한다는 장점이 있다.
또한, 본 발명에 의한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법은 버퍼층 위에 배리어층을 형성함으로써 버퍼층으로부터 폴리실리콘층으로의 이온의 확산을 방지하거나 버퍼층을 나노분말을 사용하여 형성할 경우 예상되는 표면 거침도를 완화할 수 있다는 장점이 있다.

Claims (8)

  1. 기판 위에 Wurtzite 결정형을 가지고 상기 기판으로 전달되는 열을 차단하는 특성을 가진 Wurtzite-ZnO 막을 버퍼층으로 형성하는 단계;
    상기 버퍼층 위에 실리콘층을 형성하는 단계; 및
    상기 실리콘층을 폴리실리콘층으로 재결정화하는 단계를 포함하는 폴리실리콘층 형성 방법.
  2. 제 1 항에 있어서,
    상기 버퍼층을 형성하는 단계는
    상기 버퍼층을 증착하는 단계; 및
    상기 버퍼층 중에서 상기 폴리실리콘이 형성될 위치를 포함하는 소정 영역의 버퍼층만을 남기고 나머지 버퍼층을 제거하는 패터닝 단계를 포함하는 것을 특징으로 하는 폴리실리콘층 형성 방법.
  3. 제 1 항에 있어서,
    상기 버퍼층을 형성한 후에,
    부도체인 배리어층을 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 폴리실리콘층 형성 방법.
  4. 제 3 항에 있어서,
    상기 배리어층은 Al2O3, AlON 및 Si3N4 중 어느 하나인 것을 특징으로 하는 폴리실리콘층 형성 방법.
  5. 제 1 항에 있어서,
    상기 기판은
    플라스틱 기판, 금속 포일 기판 및 유리 기판 중 어느 하나인 것을 특징으로 하는 폴리실리콘층 형성 방법.
  6. 제 1 항에 있어서,
    상기 Wurtzite-ZnO 막은 산소-플라즈마를 이용하는 플라즈마 증착법, 스퍼터 증착법, 플라즈마원자층증착법, 플라즈마화학증착법 및 Wurtite-ZnO 나노분말을 사용하여 형성하는 방법 중 어느 한 방법을 사용하여 형성하는 것을 특징으로 하는 폴리실리콘층 형성 방법.
  7. 제 1 항에 있어서,
    상기 재결정화는 레이저를 이용하여 수행되는 것을 특징으로 하는 폴리실리콘층 형성 방법.
  8. 제 1 내지 7 항 중 어느 한 항에 의하여 폴리실리콘층을 형성하는 단계;
    상기 폴리실리콘층을 패터닝하고, 도핑을 수행하여, 소스, 채널 및 드레인을 형성하는 단계;
    게이트 절연막을 형성하는 단계; 및
    게이트를 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법.
KR1020030097263A 2003-12-26 2003-12-26 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법 KR100568500B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030097263A KR100568500B1 (ko) 2003-12-26 2003-12-26 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
JP2004226675A JP4091025B2 (ja) 2003-12-26 2004-08-03 ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097263A KR100568500B1 (ko) 2003-12-26 2003-12-26 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법

Publications (2)

Publication Number Publication Date
KR20050066061A KR20050066061A (ko) 2005-06-30
KR100568500B1 true KR100568500B1 (ko) 2006-04-07

Family

ID=34824983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097263A KR100568500B1 (ko) 2003-12-26 2003-12-26 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법

Country Status (2)

Country Link
JP (1) JP4091025B2 (ko)
KR (1) KR100568500B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101410A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP6010809B2 (ja) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101410A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR102326409B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판

Also Published As

Publication number Publication date
KR20050066061A (ko) 2005-06-30
JP2005197651A (ja) 2005-07-21
JP4091025B2 (ja) 2008-05-28

Similar Documents

Publication Publication Date Title
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101334181B1 (ko) 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
RU2390072C2 (ru) Полевой транзистор
JP2005303299A (ja) 電子素子及びその製造方法
US20110042670A1 (en) Thin film transistor and method of manufacturing the same
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
JP2011009415A (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
JP2007221120A (ja) 有機発光素子及びその製造方法
JP2007184562A (ja) 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法
JP2007123698A (ja) 薄膜トランジスタおよびその製造方法
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
KR100646937B1 (ko) 다결정 실리콘 박막트랜지스터 및 그 제조방법
WO2018145515A1 (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
TW200403512A (en) Description of the invention
KR100568500B1 (ko) 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
KR100719555B1 (ko) 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
JP3761168B2 (ja) 薄膜トランジスタ及びその製造方法
JP4579054B2 (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR20060035507A (ko) 박막트랜지스터 및 그 제조 방법
KR20080076127A (ko) 박막 트랜지스터 표시판의 제조 방법
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101515543B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100685435B1 (ko) 박막트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090303

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee