JP4579054B2 - 薄膜トランジスタ搭載パネル及びその製造方法 - Google Patents

薄膜トランジスタ搭載パネル及びその製造方法 Download PDF

Info

Publication number
JP4579054B2
JP4579054B2 JP2005158677A JP2005158677A JP4579054B2 JP 4579054 B2 JP4579054 B2 JP 4579054B2 JP 2005158677 A JP2005158677 A JP 2005158677A JP 2005158677 A JP2005158677 A JP 2005158677A JP 4579054 B2 JP4579054 B2 JP 4579054B2
Authority
JP
Japan
Prior art keywords
film
thin film
thermal buffer
buffer film
plastic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005158677A
Other languages
English (en)
Other versions
JP2006339205A (ja
Inventor
未浩 中川
公二 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005158677A priority Critical patent/JP4579054B2/ja
Publication of JP2006339205A publication Critical patent/JP2006339205A/ja
Application granted granted Critical
Publication of JP4579054B2 publication Critical patent/JP4579054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜トランジスタ搭載パネル及びその製造方法に関し、更に詳しくは、プラスチック基板上に形成された薄膜トランジスタが、そのプラスチック基板から剥離し難い構造からなる薄膜トランジスタ搭載パネル、及びその製造方法に関するものである。
アクティブマトリクス駆動型の表示装置において、ポリシリコン薄膜トランジスタ(以下、TFTという。)は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やPDAなど、モバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するTFT搭載パネルが望まれている。近年、ガラス基板の代わりにプラスチック基板を用いたTFT搭載パネルが提案されている。
プラスチック基板を用いたTFT搭載パネルの作製方法としては、主に2種類の作製方法が知られている。一つは、ガラス基板上に従来の技術でTFTを作製し、その後、ガラス基板からTFTを剥離し、剥離したTFTをプラスチック基板に接着する方法である。他の一つは、プラスチック基板を用い、そのプラスチック基板上に直接TFTを作製する方法である(例えば特許文献1を参照)。
特開2000−68518号公報
前者の方法は、ガラス基板上にTFTを作製するという従来技術を使用できることから、高い性能を有するTFTを作製できるが、剥離や接着という複雑なプロセスが加わるので、製造コストの上昇が避けられないという難点がある。
後者の方法は、プラスチック基板を用いることから、ガラス基材を用いるよりも材料コストを抑制できるが、プラスチック基板にガラス転移温度(基材によって異なるが、100〜250℃程度)以上の熱が加わると、プラスチック基板上に作製したTFTが剥離し易くなるという問題がある。例えば、プラスチック基板上に形成したアモルファスシリコンをレーザーアニールによってポリシリコン化する場合、アモルファスシリコンに瞬間的に1700℃程度の熱を加える必要がある。この時、プラスチック基板にガラス転移温度以上の熱が加わると、アモルファスシリコン薄膜がプラスチック基板から剥離してしまうという問題が生じる。
また、プラスチック基板上に作製したポリシリコン薄膜に不純物イオンを添加し、レーザーアニールによって熱活性化する場合、活性化に必要な加熱(400℃程度)を行なうとプラスチック基板にガラス転移温度以上の熱が加わることになり、プラスチック基板上に作製したポリシリコン薄膜がプラスチック基板から剥離してしまうという問題が生じる。
本発明は、上記課題を解決するためになされたものであって、その目的は、TFTの製造工程中に加わるレーザーアニールの熱によっても、プラスチック基板上に形成された薄膜トランジスタが、そのプラスチック基板から剥離し難い構造からなる薄膜トランジスタ搭載パネル、及びその製造方法を提供することにある。
上記課題を解決するための発明者の薄膜トランジスタ搭載パネルは、プラスチック基板上にポリシリコン薄膜が形成されてなる薄膜トランジスタ搭載パネルであって、前記プラスチック基板と前記ポリシリコン薄膜との間に熱緩衝膜を有し、当該熱緩衝膜の厚さをT(μm)、熱緩衝膜の材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、T≧1.02×κ/(C×ρ)の関係を満たすことを特徴とする。
この発明によれば、プラスチック基板とポリシリコン薄膜との間に熱緩衝膜を有し、その厚さTが上記関係を満たすように形成されているので、その熱緩衝膜が薄膜トランジスタ作製時に加わる熱を緩衝するように作用する。その結果、プラスチック基板と熱緩衝膜との界面に過度の熱が伝わるのが抑制され、その界面での剥離を防ぐことができる。なお、薄膜トランジスタ作製時に熱が加わる場合とは、アモルファスシリコンをレーザーアニールによってポリシリコン化する場合、又は、ポリシリコン薄膜に不純物イオンを添加した後にレーザーアニールによって熱活性化する場合である。
本発明の薄膜トランジスタ搭載パネルにおいては、前記熱緩衝膜が、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び金属酸化物のいずれかからなることが好ましい。
上記課題を解決するための本発明の薄膜トランジスタ搭載パネルの製造方法は、プラスチック基板上に熱緩衝膜を形成する工程と、前記熱緩衝膜上にアモルファスシリコン薄膜を形成する工程と、前記アモルファスシリコン薄膜をレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にレーザーアニールによって熱活性化して不純物拡散領域を形成する工程とを有する薄膜トランジスタ搭載パネルの製造方法であって、前記熱緩衝膜は、前記プラスチック基板に伝わる前記レーザーアニールの熱を緩衝し、前記プラスチック基板と前記熱緩衝膜との界面剥離を抑制する厚さに設定されていることを特徴とする。
この発明によれば、プラスチック基板とポリシリコン薄膜との間に熱緩衝膜を形成するので、その熱緩衝膜がその後の工程中で加わるレーザーアニールの熱を緩衝するように作用する。その結果、プラスチック基板と熱緩衝膜との界面に過度の熱が伝わるのが抑制され、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。
本発明の薄膜トランジスタ搭載パネルの製造方法においては、前記熱緩衝膜の厚さをT(μm)、熱緩衝膜の材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、T≧1.02×κ/(C×ρ)の関係を満たすことを特徴とする。
この発明によれば、熱緩衝膜の厚さTが上記関係を満たすので、薄膜トランジスタ作製時に加わる熱を緩衝することができる膜厚を、熱緩衝膜を構成する材料の種類に応じて設定することができる。
本発明の薄膜トランジスタ搭載パネルの製造方法においては、前記レーザーアニールの際における前記プラスチック基板と前記熱緩衝膜との界面での温度が150℃を超えないことを特徴とする。
この発明によれば、プラスチック基板とポリシリコン薄膜との間に形成した熱緩衝膜は、その界面での温度が150℃を超えないように構成されるので、プラスチック基板と熱緩衝膜との界面に過度の熱が伝わるのが抑制され、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。
以上説明したように、本発明の薄膜トランジスタ搭載パネルによれば、熱緩衝膜が薄膜トランジスタ作製時に加わる熱を緩衝するように作用するので、プラスチック基板と熱緩衝膜との界面に過度の熱が伝わるのが抑制され、その界面での剥離を防ぐことができる。
本発明の薄膜トランジスタ搭載パネルの製造方法によれば、形成された熱緩衝膜がその後の工程中で加わるレーザーアニールの熱を緩衝するように作用するので、プラスチック基板と熱緩衝膜との界面に過度の熱が伝わるのが抑制され、製造工程中で発生する界面剥離を防ぐことができ、製造歩留まりを向上させることができる。
上記本発明の薄膜トランジスタ搭載パネルは、フレキシブルなプラスチック基板上にTFTが形成されているので、例えば有機EL素子や液晶表示素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
以下、本発明の薄膜トランジスタ搭載パネル及びその製造方法について詳細に説明する。図1は、本発明の薄膜トランジスタ搭載パネルのTFT素子部の一例を示す模式断面図であり、図2及び図3は、本発明の薄膜トランジスタ搭載パネルの製造工程を示す説明図である。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。
本発明の薄膜トランジスタ搭載パネルは、プラスチック基板上にポリシリコン薄膜が形成されてなるものであって、例えば、アクティブマトリックス駆動型の表示装置を構成するディスプレイパネルとして利用可能なものである。本発明においては、プラスチック基板とポリシリコン薄膜との間に熱緩衝膜を有し、その熱緩衝膜の厚さをT(μm)、熱緩衝膜の材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、T≧1.02×κ/(C×ρ)の関係を満たすことを特徴とする。なお、この関係式は、熱伝導率κに比例し、比熱Cと比重ρの積に反比例することを示しており、左項(T)と右項(1.02×κ/(C×ρ))は、式中の係数部で次元調整されている。
より詳しくは、本発明の薄膜トランジスタ搭載パネルのTFT素子部10は、図1に示すように、プラスチック基板11と、プラスチック基板11上に形成された熱緩衝膜12と、熱緩衝膜12上に形成されたポリシリコン半導体薄膜13(ソース側拡散膜13s、半導体チャネル膜13c及びドレイン側拡散膜13d)と、そのポリシリコン半導体薄膜13上に形成されたゲート絶縁膜14と、ゲート絶縁膜14上に、又はゲート絶縁膜のコンタクトホールを介して形成された電極15(ソース電極15s、ゲート電極15g及びドレイン電極15d)とを有し、熱緩衝膜の厚さをT(μm)、熱緩衝膜の材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、T≧1.02×κ/(C×ρ)の関係を満たしている。以下においては、図1に示すTFT素子部の構造形態を例にして、図2及び図3に基づいた製造工程順に説明するが、本発明の薄膜トランジスタ搭載パネル及びその製造方法は、図示の例に限定されず、少なくともプラスチック基板とポリシリコン半導体薄膜との間に熱緩衝膜が形成された形態であれば、他の形態であってもよい。
プラスチック基板11は、薄膜トランジスタの回路基板をなすものであり、例えば、ポリエーテルサルホン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。プラスチック基板11としては、厚さが5μm〜300μm程度の薄いフレキシブルなフィルム状のものも使用することができ、薄膜トランジスタが形成されたパネルをフレキシブルなものとすることができる。
先ず、図2(A)に示すように、準備されたプラスチック基板11上に熱緩衝膜12を形成する。熱緩衝膜12は、厚さをT(μm)、構成材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、T≧1.02×κ/(C×ρ)、の関係を満たす厚さで形成される。なお、上記式中の1.02は、TFT製造工程時に一般的に照射されるレーザーの照射条件である200〜400mJ/cm・20〜50nsec(時間)の範囲内について、計算により得られた定数である。本発明においては、薄膜トランジスタ作製時に加わる熱を緩衝することができる膜厚T(μm)を、熱緩衝膜を構成する材料の種類(比熱、比重、熱伝導率)に応じて設定することができる。こうした関係に基づいて形成された熱緩衝膜12は、後述するレーザーアニールが照射された際の熱がプラスチック基板11に伝わるのを緩衝し、プラスチック基板11と熱緩衝膜12との界面温度が150℃を超えないようにすることができる。
熱緩衝膜12を形成する材料としては、酸化シリコン(1.0、2.65、1.3)、窒化シリコン(0.68、3.2、20)、酸窒化シリコン(0.9、2.8、7.0)、酸化アルミニウム(0.8、3.9、38)及び金属酸化物の群から選択されるいずれかの材料を挙げることができる。このうち、金属酸化膜としては、酸化チタン、酸化タンタル及び酸化モリブデンから選ばれるものを挙げることができる。上記カッコ内の数値は、順に、比熱C(J/(g・K))、比重ρ(g/cm)、熱伝導率κ(W/(m・K))を表す。こうした熱緩衝膜12は、後述するレーザーアニールが照射される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよい。
熱緩衝膜12の形成にあたっては、熱緩衝膜を構成する材料の比熱、比重、熱伝導率を上記関係式に代入して膜厚が決定される。例えば、酸化シリコンは0.5μm以上、窒化シリコンは9.4μm以上、酸窒化シリコンは2.8μm以上、酸化アルミニウムは12.4μm以上で形成される。なお、より安定した剥離防止を図る観点からは、T≧1.5×κ/(C×ρ)の関係を満たすことが好ましく、この場合の膜厚は、酸化シリコンは0.75μm以上、窒化シリコンは14.1μm以上、酸窒化シリコンは4.2μm以上、酸化アルミニウムは18.6μm以上で形成される。なお、熱緩衝膜の厚さの上限は、生産コスト及び膜応力の観点から、通常、20μmである。
図4は、熱緩衝膜にレーザーアニールの熱を加えたときの膜中の熱分布を経時的に計算した結果である。計算には、厚さ200μmのポリエチレンナフタレート基板上にスパッタ法で作製した厚さ0.5μmの酸化シリコン、及びスパッタ法で作製した厚さ50nmのアモルファスシリコンが形成されているものとして、レーザーアニールを400mJ/cmの条件で照射したときの熱分布を計算した。計算は、σρ(∂u/∂t)=k(∂u/∂x)、σは材料の比熱、ρは材料の密度、kは材料の熱伝導係数により行った。図4に示す結果より、熱緩衝膜12を厚さ0.5μm以上形成すれば、400mJ/cm以下の条件のレーザーアニールに対しては、プラスチック基板11と熱緩衝膜12との界面温度が150℃を超えないようにすることができることがわかった。このように、熱緩衝膜12の種類及び厚さについては、熱緩衝膜の構成材料の比熱、比重、熱伝導率とその後に加わるレーザーアニール条件を考慮して設定される。
熱緩衝膜12の形成には、DCスパッタリング法、RFマグネトロンスパッタリング法、プラズマCVD法等の各種の方法で形成することができるが、実際には、層を構成する材質に応じた好ましい方法が採用される。通常は、DCスパッタリング法やRFマグネトロンスパッタリング法等が好ましく用いられる。
次に、図2(B)に示すように、熱緩衝膜12上にノンドープのアモルファスシリコン薄膜21aを形成する。このアモルファスシリコン薄膜21aは、RFマグネトロンスパッタリング法やCVD法等の各種の方法で成膜可能である。例えばRFマグネトロンスパッタリング法でアモルファスシリコン薄膜を成膜する場合には、例えば、成膜温度:室温、成膜圧力:1.0Pa、ガス:アルゴン、の成膜条件で例えば厚さ50nmの厚さで成膜できる。なお、CVD法でアモルファスシリコン薄膜を成膜する場合も25℃程度の成膜温度で成膜可能であるが、原料ガスとしてSiHが使用されるので、出成膜後に約400℃の脱水素処理(真空中で1時間程度)が必要となる。上記の熱緩衝膜12は、この脱水素処理時に生じる熱に対しても効果があり、プラスチック基板11と熱緩衝膜12との界面が剥離しない程度に、加わった熱を緩衝することができる。
次に、図2(C)に示すように、レーザーアニール22を行ってアモルファスシリコン薄膜21aを結晶化して低抵抗のポリシリコン薄膜21pに変化させる。レーザーアニール22は、アモルファスシリコン薄膜21aを結晶化させてポリシリコン薄膜21p(多結晶シリコン薄膜)にする結晶化手段であり、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーで行うことができる。例えば、XeClエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅:30nsec、エネルギー密度:400mJ/cm、室温の条件下で行うことができる。上記の熱緩衝膜12は、この工程で加わるレーザーアニールの熱に対して顕著に効果があり、プラスチック基板11と熱緩衝膜12との界面が剥離しない程度に、加わった熱を緩衝することができる。
次に、図2(D)に示すように、ポリシリコン薄膜21p上にレジスト膜23を形成し、その後レジスト膜23をパターニングする。レジスト膜23は、例えばポジ型フォトレジスト等が好ましく用いられる。レジスト膜23は、レジストをスピンナー等の手段で全面に塗布・硬化させて形成される。レジスト膜をパターニングした後、図2(D)に示すようにイオン注入24を行う。イオン注入24は、例えば、リン(P)を注入電圧:10keV、室温下で、2×1015/cmのドープレベルとなるように注入される。こうしたイオン注入によりポリシリコン薄膜にソース側拡散膜13s及びドレイン側拡散膜13dが形成され、さらに両膜13s,13dの間に、半導体チャネル膜13cが形成される
次に、図2(E)に示すように、形成されたソース側拡散膜13s及びドレイン側拡散膜13dにエネルギービーム25を照射して両膜13s,13dを活性化する。エネルギービーム25としては、上記と同様のXeClエキシマレーザーを用いることができ、一例として、パルス幅:30nsec、エネルギー密度:250mJ/cm、室温の条件下で行うことができる。上記の熱緩衝膜12は、この工程で加わるエネルギービームの熱に対して顕著に効果があり、プラスチック基板11と熱緩衝膜12との界面が剥離しない程度に、加わった熱を緩衝することができる。
なお、上記の活性化処理の後には、通常、ポリシリコン薄膜の欠陥を低減処理するための酸素プラズマ処理が施される。酸素プラズマ処理は、一例として、RF100W、1Torr、150℃の条件下で行われ、その後においては、120℃の条件下での乾燥処理が施される。
次に、図3(F)に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、SF等を用いることができる。
次に、図3(G)に示すように、ソース側拡散膜13s、半導体チャネル膜13c及びドレイン側拡散膜13dを含む全面にゲート絶縁膜14を形成する。ゲート絶縁膜14の形成方法は、例えばRFマグネトロンスパッタリング装置を用い、8インチのSiOターゲットに投入電力:1.0kW(=3W/cm)、圧力:1.0Pa、ガス:アルゴン+O(50%)の成膜条件で厚さ約100nmの酸化シリコンを形成した。
次に、図3(H)に示すように、ソース側拡散膜13s及びドレイン側拡散膜13d上のゲート絶縁膜14をマスクを用いて選択的にエッチングすることにより、コンタクトホール26,26を形成する。このときのエッチングとしては、例えば2%HF溶液を用いたウエットエッチングを適用できる。
次に、図3(I)に示すように、全面に例えば厚さ200nmのアルミニウム(Al)膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極15s、ドレイン電極15d及びゲート電極15gを形成する。なお、電極材料は、Cu、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。
最後に、酸化シリコンからなる保護層(図示しない)を形成した後、図3(J)に示すように、水素プラズマ27による処理を行って多結晶ポリシリコン薄膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のタングリングボンドをなくし、ポリシリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図3(J)に示す一態様の薄膜トランジスタが製造される。
以上のように、本発明によれば、熱緩衝膜が薄膜トランジスタ作製時の複数の工程で加わる熱を緩衝するように作用するので、プラスチック基板と熱緩衝膜との界面に過度の熱が伝わるのが抑制され、その界面での剥離を防ぐことができる。こうして製造された本発明の薄膜トランジスタ搭載パネルは、フレキシブルなプラスチック基板の上にTFTが形成された形態であるので、例えば有機EL素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
(実施例1)
プラスチック基板として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)を用い、そのプラスチック基板上に、熱緩衝膜としての酸化シリコンをRFマグネトロンスパッタリング法(成膜圧力0.3Pa(アルゴン:酸素=3:1)、投入電力2kW、成膜時間2時間)により厚さ0.75μm形成した。さらに、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。
その後、上述した図2(C)〜図3(J)の工程の説明欄で例示した条件に基づいてTFT搭載パネルを作製した。特に、図2(C)の結晶化工程では、XeClエキシマレーザーを用いたレーザーアニールをエネルギー密度400mJ/cm、パルス幅30nsec、室温、照射回数20回の条件で照射した。図2(D)のイオン注入工程では、リンを注入電圧10keV、室温下で、2×1015/cmのドープレベルとなるようにイオン注入した。図2(E)の活性化工程では、XeClエキシマレーザーを用い、パルス幅30nsec、エネルギー密度250mJ/cm、室温の条件下で活性化処理を行った。その活性化処理後には、酸素プラズマ処理をRF100W、1Torr、150℃の条件下で行った。次いで、アイランド形成工程、コンタクトホール形成工程、ウエットエッチング工程、水素プラズマ処理工程を経てTFT搭載パネルを製造した。
(実施例2〜5)
熱緩衝膜の種類、その膜厚又はプラスチック基板を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
(比較例1〜4)
熱緩衝膜を形成せず、又はその膜厚等を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
(密着性評価)
熱緩衝膜の効果を、プラスチック基板と熱緩衝膜との密着性を評価することによって判断した。密着性(耐剥離性)は、スコッチメンディングテープ(住友スリーエム製、長さ30m×幅12mm)を用い、そのテープの一部(長さ30mm)を作製したTFT上に貼り付けた後に一気に引き剥がして剥離の有無を評価するテープ剥離試験法で評価した。密着性の結果を表1に示した。密着性の評価は、剥離も亀裂も全く生じていなかったものを◎とし、エッジ部分などに変色が僅かに生じていたが実用上全く問題がないものを○とし、数回の剥離テストを繰り返すことで剥離が生じていたが実用上使用可能なものを△とし、素子部分に剥離が生じていて使用が難しいものを×とした。表1の結果からもわかるように、T≧1.02×κ/(C×ρ)の関係を満たすように形成した熱緩衝膜は、良好な密着性を示していた。
Figure 0004579054
本発明の薄膜トランジスタ搭載パネルのTFT素子部の一例を示す模式断面図である。 本発明の薄膜トランジスタ搭載パネルの製造工程を示す説明図である。 本発明の薄膜トランジスタ搭載パネルの製造工程を示す説明図である。 熱緩衝膜にレーザーアニールの熱を加えたときの膜中の熱分布を経時的に測定した結果である。
符号の説明
10 TFT素子部
11 プラスチック基板
12 熱緩衝膜
13 ポリシリコン半導体薄膜
13s ソース側拡散膜
13c 半導体チャネル膜
13d ドレイン側拡散膜
14 ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
21a アモルファスシリコン薄膜
21p ポリシリコン薄膜
22 レーザーアニール
23 レジスト膜
24 イオン注入
25 エネルギービーム
26 コンタクトホール
27 水素プラズマ

Claims (4)

  1. プラスチック基板上に、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び金属酸化物の群から選択されるいずれかの材料からなる熱緩衝膜を形成した後にポリシリコン薄膜を形成する薄膜トランジスタ搭載パネルの製造方法であって、
    前記熱緩衝膜を構成する材料を選択した後に該選択された熱緩衝膜を構成する材料の比熱をC(J/(g・K))、比重をρ(g/cm)、熱伝導率をκ(W/(m・K))としたとき、前記熱緩衝膜の厚さT(μm)を、T≧1.02×κ/(C×ρ)の関係を満たすように設定し、その後、
    前記プラスチック基板上に前記厚さの熱緩衝膜を形成する工程と、前記熱緩衝膜上にアモルファスシリコン薄膜を形成する工程と、前記アモルファスシリコン薄膜をエネルギー密度200〜400mJ/cmでパルス幅20〜50nsecの範囲内でレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にエネルギー密度200〜400mJ/cmでパルス幅20〜50nsecの範囲内でレーザーアニールによって熱活性化して不純物拡散領域を形成する工程と、を有することを特徴とする薄膜トランジスタ搭載パネルの製造方法。
  2. 前記熱緩衝膜の厚さの上限が20μmである、請求項1に記載の薄膜トランジスタ搭載パネルの製造方法。
  3. 前記レーザーアニールの際における前記プラスチック基板と前記熱緩衝膜との界面での温度が150℃を超えない、請求項1又は2に記載の薄膜トランジスタ搭載パネルの製造方法。
  4. プラスチック基板上にポリシリコン薄膜が形成されてなる薄膜トランジスタ搭載パネルであって、前記プラスチック基板と前記ポリシリコン薄膜との間に酸化アルミニウムからなる熱緩衝膜を有し、当該熱緩衝膜の厚さをT(μm)、熱緩衝膜の材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、20≧T≧1.02×κ/(C×ρ)の関係を満たすことを特徴とする薄膜トランジスタ搭載パネル。
JP2005158677A 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネル及びその製造方法 Expired - Fee Related JP4579054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005158677A JP4579054B2 (ja) 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネル及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158677A JP4579054B2 (ja) 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネル及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006339205A JP2006339205A (ja) 2006-12-14
JP4579054B2 true JP4579054B2 (ja) 2010-11-10

Family

ID=37559544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158677A Expired - Fee Related JP4579054B2 (ja) 2005-05-31 2005-05-31 薄膜トランジスタ搭載パネル及びその製造方法

Country Status (1)

Country Link
JP (1) JP4579054B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425214B2 (en) 2013-07-19 2016-08-23 Samsung Display Co., Ltd. Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6355322B2 (ja) * 2013-12-03 2018-07-11 国立大学法人山形大学 フレキシブルデバイスの製造方法
CN103887157B (zh) * 2014-03-12 2021-08-27 京东方科技集团股份有限公司 光学掩膜板和激光剥离装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508937A (ja) * 1996-03-05 2001-07-03 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア プラスチック基板上に薄膜トランジスタを形成させる方法
JP2002176003A (ja) * 2000-12-07 2002-06-21 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
WO2004090195A1 (en) * 2003-04-07 2004-10-21 Fuji Photo Film Co. Ltd. Crystalline-si-layer-bearing substrate and its production method, and crystalline si device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508937A (ja) * 1996-03-05 2001-07-03 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア プラスチック基板上に薄膜トランジスタを形成させる方法
JP2002176003A (ja) * 2000-12-07 2002-06-21 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子
WO2004090195A1 (en) * 2003-04-07 2004-10-21 Fuji Photo Film Co. Ltd. Crystalline-si-layer-bearing substrate and its production method, and crystalline si device
JP2006526072A (ja) * 2003-04-07 2006-11-16 富士写真フイルム株式会社 結晶性Si層形成基板の製造方法、結晶性Si層形成基板及び結晶性Siデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425214B2 (en) 2013-07-19 2016-08-23 Samsung Display Co., Ltd. Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same

Also Published As

Publication number Publication date
JP2006339205A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
JP4627961B2 (ja) 半導体装置の作製方法
US20170110323A1 (en) Method of forming patterned metal film layer and preparation method of transistor and array substrate
JP2005303299A (ja) 電子素子及びその製造方法
JP5515266B2 (ja) ディスプレイ用薄膜トランジスタ基板及びその製造方法
US7253037B2 (en) Method of fabricating thin film transistor
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP5211645B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP4579054B2 (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JPH05206468A (ja) 薄膜トランジスタおよびその製造方法
JP2004079735A (ja) 薄膜トランジスタの製造方法
JP2006324368A (ja) 薄膜トランジスタ搭載パネル及びその製造方法
JP2008147207A (ja) 薄膜トランジスタ基板
US20100207120A1 (en) Production method of semiconductor device and semiconductor device
JP2010177325A (ja) 薄膜トランジスターの製造方法
TW200412673A (en) Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer
JP5332030B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP4527004B2 (ja) 薄膜トランジスタ搭載パネルの製造方法
JP2008028001A (ja) 薄膜トランジスタ基板及びその製造方法
JP2010278095A (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物
JP4466423B2 (ja) 薄膜トランジスタの製造方法及び液晶表示装置の製造方法
KR100568500B1 (ko) 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
JP2002043577A (ja) 薄膜半導体装置及びその製造方法
JP6718638B2 (ja) フレキシブル基板の製造方法
JP5515276B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees