JP4579054B2 - 薄膜トランジスタ搭載パネル及びその製造方法 - Google Patents
薄膜トランジスタ搭載パネル及びその製造方法 Download PDFInfo
- Publication number
- JP4579054B2 JP4579054B2 JP2005158677A JP2005158677A JP4579054B2 JP 4579054 B2 JP4579054 B2 JP 4579054B2 JP 2005158677 A JP2005158677 A JP 2005158677A JP 2005158677 A JP2005158677 A JP 2005158677A JP 4579054 B2 JP4579054 B2 JP 4579054B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- thermal buffer
- buffer film
- plastic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
プラスチック基板として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)を用い、そのプラスチック基板上に、熱緩衝膜としての酸化シリコンをRFマグネトロンスパッタリング法(成膜圧力0.3Pa(アルゴン:酸素=3:1)、投入電力2kW、成膜時間2時間)により厚さ0.75μm形成した。さらに、アモルファスシリコンをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nm形成した。
熱緩衝膜の種類、その膜厚又はプラスチック基板を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
熱緩衝膜を形成せず、又はその膜厚等を表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタ搭載パネルを製造した。
熱緩衝膜の効果を、プラスチック基板と熱緩衝膜との密着性を評価することによって判断した。密着性(耐剥離性)は、スコッチメンディングテープ(住友スリーエム製、長さ30m×幅12mm)を用い、そのテープの一部(長さ30mm)を作製したTFT上に貼り付けた後に一気に引き剥がして剥離の有無を評価するテープ剥離試験法で評価した。密着性の結果を表1に示した。密着性の評価は、剥離も亀裂も全く生じていなかったものを◎とし、エッジ部分などに変色が僅かに生じていたが実用上全く問題がないものを○とし、数回の剥離テストを繰り返すことで剥離が生じていたが実用上使用可能なものを△とし、素子部分に剥離が生じていて使用が難しいものを×とした。表1の結果からもわかるように、T≧1.02×κ/(C×ρ)の関係を満たすように形成した熱緩衝膜は、良好な密着性を示していた。
11 プラスチック基板
12 熱緩衝膜
13 ポリシリコン半導体薄膜
13s ソース側拡散膜
13c 半導体チャネル膜
13d ドレイン側拡散膜
14 ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
21a アモルファスシリコン薄膜
21p ポリシリコン薄膜
22 レーザーアニール
23 レジスト膜
24 イオン注入
25 エネルギービーム
26 コンタクトホール
27 水素プラズマ
Claims (4)
- プラスチック基板上に、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び金属酸化物の群から選択されるいずれかの材料からなる熱緩衝膜を形成した後にポリシリコン薄膜を形成する薄膜トランジスタ搭載パネルの製造方法であって、
前記熱緩衝膜を構成する材料を選択した後に該選択された熱緩衝膜を構成する材料の比熱をC(J/(g・K))、比重をρ(g/cm3)、熱伝導率をκ(W/(m・K))としたとき、前記熱緩衝膜の厚さT(μm)を、T≧1.02×κ/(C×ρ)の関係を満たすように設定し、その後、
前記プラスチック基板上に前記厚さの熱緩衝膜を形成する工程と、前記熱緩衝膜上にアモルファスシリコン薄膜を形成する工程と、前記アモルファスシリコン薄膜をエネルギー密度200〜400mJ/cm2でパルス幅20〜50nsecの範囲内でレーザーアニールしてポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜の所定領域に不純物イオンを添加した後にエネルギー密度200〜400mJ/cm2でパルス幅20〜50nsecの範囲内でレーザーアニールによって熱活性化して不純物拡散領域を形成する工程と、を有することを特徴とする薄膜トランジスタ搭載パネルの製造方法。 - 前記熱緩衝膜の厚さの上限が20μmである、請求項1に記載の薄膜トランジスタ搭載パネルの製造方法。
- 前記レーザーアニールの際における前記プラスチック基板と前記熱緩衝膜との界面での温度が150℃を超えない、請求項1又は2に記載の薄膜トランジスタ搭載パネルの製造方法。
- プラスチック基板上にポリシリコン薄膜が形成されてなる薄膜トランジスタ搭載パネルであって、前記プラスチック基板と前記ポリシリコン薄膜との間に酸化アルミニウムからなる熱緩衝膜を有し、当該熱緩衝膜の厚さをT(μm)、熱緩衝膜の材料の比熱をC(J/(g・K))、熱緩衝膜の材料の比重をρ(g/cm3)、熱緩衝膜の材料の熱伝導率をκ(W/(m・K))としたとき、20≧T≧1.02×κ/(C×ρ)の関係を満たすことを特徴とする薄膜トランジスタ搭載パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158677A JP4579054B2 (ja) | 2005-05-31 | 2005-05-31 | 薄膜トランジスタ搭載パネル及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158677A JP4579054B2 (ja) | 2005-05-31 | 2005-05-31 | 薄膜トランジスタ搭載パネル及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339205A JP2006339205A (ja) | 2006-12-14 |
JP4579054B2 true JP4579054B2 (ja) | 2010-11-10 |
Family
ID=37559544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158677A Expired - Fee Related JP4579054B2 (ja) | 2005-05-31 | 2005-05-31 | 薄膜トランジスタ搭載パネル及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4579054B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9425214B2 (en) | 2013-07-19 | 2016-08-23 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6355322B2 (ja) * | 2013-12-03 | 2018-07-11 | 国立大学法人山形大学 | フレキシブルデバイスの製造方法 |
CN103887157B (zh) * | 2014-03-12 | 2021-08-27 | 京东方科技集团股份有限公司 | 光学掩膜板和激光剥离装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001508937A (ja) * | 1996-03-05 | 2001-07-03 | ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア | プラスチック基板上に薄膜トランジスタを形成させる方法 |
JP2002176003A (ja) * | 2000-12-07 | 2002-06-21 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
WO2004090195A1 (en) * | 2003-04-07 | 2004-10-21 | Fuji Photo Film Co. Ltd. | Crystalline-si-layer-bearing substrate and its production method, and crystalline si device |
-
2005
- 2005-05-31 JP JP2005158677A patent/JP4579054B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001508937A (ja) * | 1996-03-05 | 2001-07-03 | ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア | プラスチック基板上に薄膜トランジスタを形成させる方法 |
JP2002176003A (ja) * | 2000-12-07 | 2002-06-21 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
WO2004090195A1 (en) * | 2003-04-07 | 2004-10-21 | Fuji Photo Film Co. Ltd. | Crystalline-si-layer-bearing substrate and its production method, and crystalline si device |
JP2006526072A (ja) * | 2003-04-07 | 2006-11-16 | 富士写真フイルム株式会社 | 結晶性Si層形成基板の製造方法、結晶性Si層形成基板及び結晶性Siデバイス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9425214B2 (en) | 2013-07-19 | 2016-08-23 | Samsung Display Co., Ltd. | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2006339205A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735229B2 (en) | Method of manufacturing ZnO-based thin film transistor | |
JP4627961B2 (ja) | 半導体装置の作製方法 | |
US20170110323A1 (en) | Method of forming patterned metal film layer and preparation method of transistor and array substrate | |
JP2005303299A (ja) | 電子素子及びその製造方法 | |
JP5515266B2 (ja) | ディスプレイ用薄膜トランジスタ基板及びその製造方法 | |
US7253037B2 (en) | Method of fabricating thin film transistor | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP4579054B2 (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2004079735A (ja) | 薄膜トランジスタの製造方法 | |
JP2006324368A (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP2008147207A (ja) | 薄膜トランジスタ基板 | |
US20100207120A1 (en) | Production method of semiconductor device and semiconductor device | |
JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP4527004B2 (ja) | 薄膜トランジスタ搭載パネルの製造方法 | |
JP2008028001A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2010278095A (ja) | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物 | |
JP4466423B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
KR100568500B1 (ko) | 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법 | |
JP2002043577A (ja) | 薄膜半導体装置及びその製造方法 | |
JP6718638B2 (ja) | フレキシブル基板の製造方法 | |
JP5515276B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |