JP5515276B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5515276B2 JP5515276B2 JP2008282321A JP2008282321A JP5515276B2 JP 5515276 B2 JP5515276 B2 JP 5515276B2 JP 2008282321 A JP2008282321 A JP 2008282321A JP 2008282321 A JP2008282321 A JP 2008282321A JP 5515276 B2 JP5515276 B2 JP 5515276B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- diffusion region
- side diffusion
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1及び図2は、本発明の半導体装置の製造方法の一例を示す模式的な工程図である。図3は、得られた半導体装置の一例を示す模式的な断面図である。
本発明の製造方法で得られた半導体装置1は、図2(L)及び図3に示すように、基材10側から、ポリシリコン半導体薄膜13(チャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13dを有する)と、ポリシリコン半導体薄膜13上に形成されたシリコン薄膜25と、ポリシリコン半導体薄膜13及びシリコン薄膜25を覆うように形成されたゲート絶縁膜14gと、ゲート絶縁膜14g上に形成されたゲート電極15gと、ソース側拡散領域13s及びドレイン側拡散領域13dにそれぞれ接続するソース電極15s及びドレイン電極15dと、を少なくとも有するトップゲート型の薄膜トランジスタ基板(TFT基板)である。
本発明の半導体装置1の製造方法は、少なくとも、基材1上にポリシリコン半導体薄膜13を形成する工程と、ポリシリコン半導体薄膜13にチャネル領域13c、ソース側拡散領域13s及びドレイン側拡散領域13dを形成するために、ポリシリコン半導体薄膜13上にマスク23を形成する工程と、マスク23の上方からイオン注入24してポリシリコン半導体薄膜13にソース側拡散領域13s及びドレイン側拡散領域13sを形成する工程と、マスク23を除去する工程と、マスク23を除去したポリシリコン半導体薄膜13上にシリコン薄膜25を形成する工程と、シリコン薄膜25の上方からレーザーを照射26してポリシリコン半導体薄膜13を活性化する工程と、を含んでいる。
基材10として厚さ0.7mmのガラス基板(コーニング1737)を用い、その上に、アンダーコート膜11として酸化ケイ素からなる厚さ300nmのバッファー膜(シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層)を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ50nmのノンドープアモルファスシリコン膜21aを形成した。その後、全面にレーザー光(XeClエキシマレーザー、300Hz発振、照射面でのエネルギー密度325mJ/cm2、レーザーパルス幅20nsec)を照射してポリシリコン膜21pに変化させた。このポリシリコン膜21pの上にフォトリソグラフィによりイオン注入マスク23として作用するレジストマスクを形成した後、イオン注入し(Pイオンを10keVの加速電圧で、5×1014イオン/cm2注入)、ポリシリコン膜21pの開口部をソース側拡散領域13s、ドレイン側拡散領域13dとした。引き続いて、イオン注入マスク23として用いたレジストを除去した。
実施例1において、ポリシリコン膜21p上にシリコン薄膜25を設けずにレーザー照射26した他は、実施例1と同様にして比較例1の半導体装置を作製した。
実施例1と比較例1の半導体装置の閾値電圧を測定した。この閾値電圧は、半導体アナライザーにより測定した。なお、確認実験として、実施例1及び比較例1の半導体装置のチャネル面積を100%とした場合、それぞれのチャネル面積を50%にした半導体装置と30%にした半導体装置とをそれぞれ作製して比較する実験を行った。その結果、比較例1の半導体装置については、チャネル面積を100%から、50%、30%と小さくするにしたがって閾値電圧が低下する傾向があった。この傾向は、実施例1の半導体装置についても僅かに見られたが、低下傾向の大きさは、比較例1についての確認実験結果の方が実施例1の確認実験結果の場合よりも著しく大きかった。
10 基材
11 アンダーコート膜
13 ポリシリコン半導体薄膜
13s ソース側拡散領域
13c チャネル領域
13d ドレイン側拡散領域
14 絶縁膜
14g ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
18 保護膜
21a アモルファスシリコン膜
21p ポリシリコン膜
22 レーザーアニール
23 イオン注入マスク
24 イオン注入
25 シリコン薄膜
26 レーザー
27 コンタクトホール
28 高圧水蒸気処理
Claims (5)
- 基材上にポリシリコン半導体薄膜を形成する工程と、
前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成するために、該ポリシリコン半導体薄膜上にマスクを形成する工程と、
前記マスクの上方からイオン注入して前記ポリシリコン半導体薄膜にソース側拡散領域及びドレイン側拡散領域を形成する工程と、
前記マスクを除去する工程と、
前記マスクを除去したポリシリコン半導体薄膜上にシリコン薄膜を形成する工程と、
前記シリコン薄膜の上方からレーザーを照射して前記ポリシリコン半導体薄膜を活性化する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記活性化工程後に、
前記シリコン薄膜を選択的に除去することなく前記ポリシリコン半導体薄膜をアイランド化する工程と、
アイランド化したポリシリコン半導体薄膜及びシリコン薄膜を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ前記シリコン薄膜を介して電気的に接続するソース電極及びドレイン電極を形成する工程と、
を含む、請求項1に記載の半導体装置の製造方法。 - 前記マスクを、前記イオン注入時の注入元素を遮蔽するためのレジストとする、請求項1又は2に記載の半導体装置の製造方法。
- 基材と、
前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、
前記ポリシリコン半導体薄膜上に形成されたシリコン薄膜と、
前記ポリシリコン半導体薄膜及び前記シリコン薄膜を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ前記シリコン薄膜を介して電気的に接続するソース電極及びドレイン電極と、を少なくとも有することを特徴とする半導体装置。 - 前記チャネル領域の前記ゲート絶縁膜側の界面が、前記ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素で汚染されていない、請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282321A JP5515276B2 (ja) | 2008-10-31 | 2008-10-31 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282321A JP5515276B2 (ja) | 2008-10-31 | 2008-10-31 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109290A JP2010109290A (ja) | 2010-05-13 |
JP5515276B2 true JP5515276B2 (ja) | 2014-06-11 |
Family
ID=42298406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282321A Expired - Fee Related JP5515276B2 (ja) | 2008-10-31 | 2008-10-31 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5515276B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3075498B2 (ja) * | 1992-12-16 | 2000-08-14 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
JP3431653B2 (ja) * | 1993-01-18 | 2003-07-28 | 株式会社半導体エネルギー研究所 | Mis型半導体装置の作製方法 |
JPH07211909A (ja) * | 1994-01-24 | 1995-08-11 | Sanyo Electric Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP3326654B2 (ja) * | 1994-05-02 | 2002-09-24 | ソニー株式会社 | 表示用半導体チップの製造方法 |
JPH0855993A (ja) * | 1994-08-12 | 1996-02-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH09266318A (ja) * | 1996-03-29 | 1997-10-07 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JP4376979B2 (ja) * | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001077372A (ja) * | 1999-09-08 | 2001-03-23 | Canon Inc | 薄膜トランジスタ |
JP2003298064A (ja) * | 2002-04-01 | 2003-10-17 | Sharp Corp | 半導体装置およびその製造方法 |
JP2005285830A (ja) * | 2004-03-26 | 2005-10-13 | Dainippon Printing Co Ltd | ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ |
JP5217124B2 (ja) * | 2006-07-18 | 2013-06-19 | 大日本印刷株式会社 | 多結晶シリコン膜の製造方法及び製造装置 |
-
2008
- 2008-10-31 JP JP2008282321A patent/JP5515276B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010109290A (ja) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101510212B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
US20170110323A1 (en) | Method of forming patterned metal film layer and preparation method of transistor and array substrate | |
WO2012117439A1 (ja) | 薄膜半導体装置及びその製造方法 | |
JP5797922B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、および表示装置 | |
JP2001332741A (ja) | 薄膜トランジスタの製造方法 | |
US7166503B2 (en) | Method of manufacturing a TFT with laser irradiation | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP5515266B2 (ja) | ディスプレイ用薄膜トランジスタ基板及びその製造方法 | |
JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP5515276B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006209130A (ja) | 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法 | |
JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
JP2009246093A (ja) | 薄膜トランジスタ基板、その製造方法及び表示装置 | |
JP2006324368A (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP4579054B2 (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP5499525B2 (ja) | 半導体装置の製造方法及び表示装置 | |
JP2008028001A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2010278095A (ja) | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物 | |
JP2001166335A (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 | |
JP5125436B2 (ja) | 半導体装置の製造方法 | |
JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3776183B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
JP4527004B2 (ja) | 薄膜トランジスタ搭載パネルの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |