JP5797922B2 - 薄膜トランジスタアレイ基板、その製造方法、および表示装置 - Google Patents

薄膜トランジスタアレイ基板、その製造方法、および表示装置 Download PDF

Info

Publication number
JP5797922B2
JP5797922B2 JP2011076415A JP2011076415A JP5797922B2 JP 5797922 B2 JP5797922 B2 JP 5797922B2 JP 2011076415 A JP2011076415 A JP 2011076415A JP 2011076415 A JP2011076415 A JP 2011076415A JP 5797922 B2 JP5797922 B2 JP 5797922B2
Authority
JP
Japan
Prior art keywords
film
thin film
film transistor
hydrogen diffusion
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011076415A
Other languages
English (en)
Other versions
JP2012212714A (ja
Inventor
上田 知正
知正 上田
健太郎 三浦
健太郎 三浦
慎太郎 中野
慎太郎 中野
信美 斉藤
信美 斉藤
山口 一
一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011076415A priority Critical patent/JP5797922B2/ja
Publication of JP2012212714A publication Critical patent/JP2012212714A/ja
Application granted granted Critical
Publication of JP5797922B2 publication Critical patent/JP5797922B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタアレイ基板、その製造方法、および表示装置に関する。
薄膜トランジスタ(TFT:Thin Film Transistor)は、液晶表示装置や有機EL表示装置等に広く用いられている。特に、アモルファスシリコンを活性層に用いたTFTが、現在大型液晶表示装置に広く用いられているが、今後のさらなる大型化、高信頼性化、高移動度化などに対応できる新規な活性層の実用化が望まれている。
例えば、インジウムを含むアモルファス酸化物は、低温で成膜でき、かつ可視域で透明であるため、これを用いた、プラスチック基板上に形成可能で透明なTFTの実現の可能性がある。さらには、インジウムを含むアモルファス酸化物は、アモルファスシリコンに対して10倍以上の移動度が得られており、実用化への課題として、さらなる均一性・信頼性の向上が望まれている。
近年、インジウムを含むアモルファス酸化物TFTの特性と水素との関連が盛んに研究されており、酸化物中に水素が拡散することで、TFT特性が変化することが報告されている。また酸化物へ外部から水素が進入しないように、拡散防止層を設ける試みがされている。例えば、酸化物半導体TFTへの水素の進入抑制のために、酸化アルミニウム層が用いられた酸化物TFTが知られている。しかしながら、新たに水素のバリア層として、新規な材料である酸化アルミニウムを量産工程に持ち込むことは、コストの上昇となる。
特開2010−16163号公報
発明が解決しようとする課題は、酸化物半導体を用いた、高信頼性で且つ低コストで製造できる薄膜トランジスタアレイ基板、その製造方法、表示装置を提供する。
本発明の第1の態様によれば、薄膜トランジスタアレイ基板は、基板と、前記基板上に形成された第1の水素拡散防止膜と、前記第1の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、を備え、前記第1の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、前記第1の水素拡散防止膜の下層又は上層にSiO2膜が設けられている
本発明の第2の一態様によれば、基板と、前記基板上に形成された第1の水素拡散防止膜と、前記第1の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、を備え、前記第1の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、前記基板の前記第1の水素拡散防止膜が設けられた一主面には、SiNからなる絶縁層が設けられている。
本発明の第3の態様によれば、表示装置は、前記第1または第2の態様の薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板上に形成された対向する一対の電極と、前記一対の電極の間に設けられた有機EL層と、を有する。
第1の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。 第1の実施形態に係る薄膜トランジスタアレイ基板と比較例の薄膜トランジスタの特性を示す図である。 第1の実施形態に係るInGaZnO膜の成膜時の酸素分圧とシート抵抗の関係を示す図である。 第1の実施形態に係る他の薄膜トランジスタアレイ基板の構成とその特性およびチャネル保護膜の成膜条件を示す図である。 第2の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。 第3の実施形態に係る薄膜トランジスタアレイ基板の一製造工程を示す断面図である。 第3の実施形態に係るInGaZnO膜の透過率の波長依存性を示す図である。 第4の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。 第5の実施形態に係る表示装置を示す模式断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、第1の実施形態に係る薄膜トランジスタアレイ基板の構成を例示する断面模式図である。
図1に表したように、薄膜トランジスタ40は、絶縁層20を有する基板10上に、および水素拡散防止膜30を介して複数設けられている。薄膜トランジスタ40は、水素拡散防止膜30上の一部に設けられたゲート電極41と、ゲート電極41に対向して設けられた半導体層43と、ゲート電極41と半導体層43との間に設けられたゲート絶縁膜42と、半導体層43に電気的に接続され、互いに離間したソース電極44S及びドレイン電極44Dと、を備える。さらに、薄膜トランジスタ40は、パッシベーション膜50に覆われている。 水素拡散防止膜30は、基板10上のほぼ全域を覆うように設けられている。
そして、半導体層43は、ガリウム、亜鉛、錫、珪素の少なくともいずれかと、インジウムと、を含む酸化物を含む。すなわち、半導体層43は、例えばInとGaとZnとを含む酸化物膜(すなわち、In−Ga−Zn−O酸化物膜)である。また、半導体層43は、InとZnとを含む酸化物膜(すなわち、In−Zn−O酸化物膜)でも良い。また、半導体層は、InとZnとSiを含む酸化物膜(すなわち、In−Zn−Si−O酸化物膜)でも良い。以下、In−Ga−Zn−O酸化物膜を総称して、「InGaZnO膜」と言うことにする。
水素拡散防止膜30は、半導体層43と同材料で形成されている。
なお、基板10には、透光性のプラスチック基板や紙やステンレスのような非透光性の基体を用い、この一主面に絶縁層20を有するものを用いる。絶縁層20としては、例えば窒化シリコン(SiN)を用いることができる。
ゲート電極41には、例えば、MoW、Ta、Wのような高融点金属を用いることができ、また、ヒロック対策を施したAlを主成分とするAl合金や、より低抵抗のCuを用いても良い。ただし、本発明はこれに限らず、ゲート電極には、導電性の任意の材料を用いることができる。ゲート絶縁膜42には、例えば酸化シリコン(SiOx)や窒化シリコン(SiNx)、酸窒化シリコンなどの絶縁材料を用いることができる。ソース電極44S及びドレイン電極44Dには、任意の導電材料を用いることができ、また、例えば、Ti/Al/TiやMo/Al/Mo等の任意の導電性の積層膜を用いることができる。パッシベーション膜50には、酸化シリコンやポリイミド等の樹脂を用いることができる。
なお、ソース電極44Sとドレイン電極44Dの下に、半導体層43を覆うようにチャネル保護膜を形成しても良い。チャネル保護膜としては、例えば酸化シリコンなどの酸素を含有する絶縁材料を用いることができる。TFT特性のために、半導体層43とチャネル保護膜との界面は良質であることが好ましい。
水素拡散防止膜30は、金属酸化物を含む材料で形成されているので、一般的に水素をトラップする性質を持つ。従って、基板10側から半導体層43に水素が進入するのを防止することができる。半導体層43に水素が進入すると、薄膜トランジスタ40の特性が劣化する恐れがあるが、水素拡散防止膜30によってそれが防止される。また、水素拡散防止膜30は酸化物を含む半導体層43と同じ材料で形成するので、製造が容易である。
以下、本実施形態に係る薄膜トランジスタアレイ基板の製造方法の例について説明する。 まず、例えば、PEN(ポリエチレンナフタレート)からなる基板10の主面上に、基板10からの水の拡散防止層としてSiN層(絶縁層)20を、PE−CVD法で200nm成膜する。その後、水素拡散防止膜30としてInGaZnO膜を、100nmの厚さで、スパッタリングにより成膜する。この時、用いるターゲットの組成比は、In:Ga:Znの原子数比で、1:1:1である。成膜時の酸素の分圧は0.015Paとした。その後、ゲート電極41となるAl膜及びMo膜を、それぞれ150nm及び30nmの厚さで、スパッタリングにより成膜し、所定のパターンに加工する。この加工においては、フォトリソグラフィが用いられ、また、エッチングには、燐酸、酢酸及び硝酸の混酸が用いられる。
その後、ゲート絶縁膜42となるSiO膜を、例えばTEOS(Tetra Ethyl Ortho Silicate)を用いたプラズマCVD(PE−CVD:Plasma Enhanced Chemical Vapor Deposition)法で、例えば300nmの厚さで成膜する。このときの成膜温度は、PENの耐熱性を考慮して160℃とした。
さらに、ゲート絶縁膜42の上に、半導体層43となるInGaZnO膜(例えばIn−Ga−ZnO膜)を、リアクティブDCスパッタリング法で、例えば30nmの厚さで成膜する。この時、用いるターゲットの組成比は、In:Ga:Znの原子数比で、1:1:1である。成膜時の酸素の分圧は0.007Paとした。 成膜温度は、特に加熱等を施していないので、おおよそ数十℃程度である。
この後、半導体層43となるInGaZnO膜を所定の形状にフォトリソグラフィを用いて加工した。 エッチング液としては シュウ酸を水で希釈したものを用いた。 更に図示はしないが、ゲート電極取出し部に所定の開口を形成したのち、ソース電極44S、ドレイン電極44Dとなる、Mo膜を50nm、Al膜を200nm、Mo膜を50nm、スパッタリングによって成膜し、所定の形状に形成する。 この後、パッシベーション膜50としてSiOを、SiHガスを用いたPE−CVD法により形成し、図示はしていないが、ソース電極44S、ドレイン電極44Dの取り出し部分のパッシベーション膜50を除去して例示した薄膜トランジスタアレイ基板が完成する。
プロセス直後の薄膜トランジスタ40は工程中の紫外線等のダメージを受けているため、アニール炉で、160℃で1時間、アニール処理(加熱処理)が施される。
図2には、上述のようにアニール炉での処理後の薄膜トランジスタ40の特性を示す。(a)に本実施形態、(b)に比較例として、水素拡散防止膜のInGaZnO膜を省略した場合を示す。縦軸をドレイン電流Iとし、横軸をゲート電圧Vとしている。本実施形態では良好な特性を示すが、比較例では閾値が負にシフトすることがわかる。これはプラスチック基板10上に成膜したSiN層(絶縁層)20から、水素が半導体層43のInGaZnO膜へ拡散したためと考えられる。低温で形成したSiN膜は膜中に大量の水素を含む。比較例における半導体層43への水素の拡散は主に、最終工程のアニール炉で、160℃で1時間処理する中で起こったと考えられる。信頼性の高いTFT特性を得るには、160℃程度の熱処理は必須である。
例えば、SiH4ガスを原料として用いた、PE-CVDで作成したSiNやSiO2は膜中に大量の水素を含み、これらの膜は水素の拡散を防止する機能よりも、水素の供給源として振る舞うことが多い。一方、InGaZnO膜は、通常のスパッタ装置で成膜することで、膜中の水素量を1E19atom/cm以下とすることが出来る。このInGaZnO膜を、水素を含む雰囲気中で熱処理することで、膜中の水素量は1E21atom/cm程度まで上がる。このことより、InGaZnO膜は膜中に水素をトラップすることがわかる。膜中に水素をトラップすることで、水素の半導体層43への拡散を防止している。
また、InGaZnO膜は成膜条件でその特性が大きく変化することがわかった。図3に成膜中の酸素分圧とシート抵抗の関係を示す。良好なTFT特性を得るには、半導体層43として、成膜直後のシート抵抗が1E8〜1E9Ω/□(ohm/square)の膜を用いる必要がある。一方、水素拡散防止膜30としては、他の電極と静電容量を形成させないためにシート抵抗を出来るだけ上げる必要がある。実際にシート抵抗では1E10Ω/□以上が望ましい。図3に示すように、シート抵抗が1E10Ω/□以上であるときの酸素分圧の値は、シート抵抗が1E8〜1E9Ω/□であるときの酸素分圧の値の約2倍である。従って、水素拡散防止膜30を形成する際には、半導体層43の形成に最適な酸素分圧に比べて約2倍以上の酸素分圧で成膜することが望ましい。半導体層43と水素拡散防止膜30は、形成に同じ組成のターゲットを用いる場合、酸素分圧が異なっても、薄膜トランジスタアレイ基板完成時の組成はほぼ同一である。
さらに、InGaZnO膜は接する膜によって抵抗率が大きく変わることがわかった。実験的に、半導体層43上にSiOからなるチャネル保護膜45を持つ薄膜トランジスタ40を形成し、チャネル保護膜の成膜条件と抵抗率の関係を見た。図4(A)に形成した薄膜トランジスタの形状を示す。絶縁層20を有する基板10、およびパッシベーション膜50を省略して示している。図4(B)に作製した薄膜トランジスタの特性を示す。縦軸はドレイン電流Iを表し、横軸はゲート電圧Vを表している。図4(C)にInGaZnO膜の上部に接した、チャネル保護膜45であるSiO膜の成膜条件を示す。図4(C)における条件番号は、図4(B)におけるグラフの番号と対応する。InGaZnO膜の抵抗は、ゲート電圧が0Vでの抵抗率でおおよそ見積もることが出来る。成膜時のSiH流量を下げるほど、InGaZnO膜は高抵抗化することがわかる。従って、チャネル保護膜45などの半導体層43と接する膜の成膜条件によって、TFT特性を調節することができる。
以上のように、水素拡散防止膜30によって、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。
(第2の実施の形態)
図5は、第2の実施形態に係る薄膜トランジスタアレイ基板を示す模式断面図である。本実施形態の薄膜トランジスタは、水素拡散防止膜30の上層と下層にSiO膜が設けられている。すなわち、絶縁層20を有する基板10が設けられており、絶縁層20の上に第1のSiO膜61、水素拡散防止膜30、第2のSiO膜62が積層されており、第2のSiO膜62の上にゲート電極41が設けられている。他の構成については、第1の実施形態における薄膜トランジスタと同じである。
第1の実施形態における薄膜トランジスタに比べ、水素拡散防止膜30の上層と下層にPE−CVDで形成したSiOを挿入することで、よりInGaZnO水素拡散防止膜30を高抵抗化させ安定化させることができる。
具体的な製造方法は以下のようである。PEN(ポリエチレンナフタレート)からなる基板10の主面上に、基板10からの水の拡散防止層としてSiN層(絶縁層)20、SiO層を、PE−CVD法でそれぞれ200nm、50nm成膜する。その後、水素拡散防止膜30としてInGaZnO膜を、100nmの厚さで、スパッタリングにより成膜する。その後、更にInGaZnO膜を高抵抗化させるために、SiH、NOガスを用いたPE−CVD法で、SiO膜を30nm成膜する。 水素拡散防止膜30の上層と下層にPE−CVDで形成したSiO膜が水素の供給源とならないように、PE-CVD条件としては、例えばSiH4/N2Oガス流量比を下げ、できるだけ酸化の強い条件で成膜することが望ましい。 その後、ゲート電極41となるAl膜及びMo膜を、それぞれ150nm及び30nmの厚さで、スパッタリングにより成膜し、所定のパターンに加工する。
以降のプロセスは第1の実施形態と同一であるため、省略する。
第2の実施形態によっても、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。なお、第1のSiO膜61、または第2のSiO膜62のいずれか一方を省略しても良い。
(第3の実施の形態)
InGaZnO膜を用いた薄膜トランジスタは、160℃の低温でのプロセスにおいても良好な特性を得ることが出来る。しかしながら、電圧をかけた状態での駆動安定性を向上させるには、高温処理を行うことが望ましい。高温処理にもたないプラスチック製の基板10上で薄膜トランジスタ40の駆動安定性を向上させるには、高温処理の代わりに紫外線のエネルギーを加えることが有効である。
以下、紫外線のエネルギーを利用した製造プロセスを説明する。
図6は、第3の実施形態に係る薄膜トランジスタアレイ基板の一製造工程を示す断面図である。
まず、例えば、PEN(ポリエチレンナフタレート)からなる基板10の主面上に、基板10からの水の拡散防止層としてSiN層(絶縁層)20を、PE−CVD法で200nm成膜する。その後、水素拡散防止膜30としてInGaZnO膜を、100nmの厚さで、スパッタリングにより成膜する。その後、ゲート電極41となるAl膜及びMo膜を、それぞれ150nm及び30nmの厚さで、スパッタリングにより成膜し、所定のパターンに加工する。この加工においては、フォトリソグラフィが用いられ、また、エッチングには、燐酸、酢酸及び硝酸の混酸が用いられる。
その後、ゲート絶縁膜42となるSiO膜を、例えばTEOS(Tetra Ethyl Ortho Silicate)を用いたプラズマCVD(PE−CVD:Plasma Enhanced Chemical Vapor Deposition)法で、例えば300nmの厚さで成膜する。このときの成膜温度は、PENの耐熱性を考慮して160℃とする。
さらに、ゲート絶縁膜42の上に、半導体層43となるInGaZnO膜(例えばIn−Ga−ZnO膜)を、リアクティブDCスパッタリング法で、例えば30nmの厚さで成膜する。この後、半導体層43となるInGaZnO膜を所定の形状にフォトリソグラフィを用いて加工する。エッチング方法としては、例えばドライエッチングであるRIEを用いる。InGaZnO膜はClとArを主としたガスでエッチングできる。
その後、チャネル保護膜45としてSiOを、SiHを用いたPE−CVD法で100nm成膜し、チャネル保護膜45を所定の形状にCFを主としたRIEで加工する。
この後、低圧水銀ランプ光(紫外線)をチャネル保護膜45の上から照射しながら、160℃で30分処理する。紫外線の照射強度は、例えば254nmで10mW/cmとする。更に、図示はしないが、ゲート電極取出し部に所定の開口を形成したのち、ソース電極44S、ドレイン電極44Dを形成する、Mo膜を50nm、Al膜を200nm、Mo膜50nmをスパッタリングによって成膜し、所定の形状にする。 この後、パッシベーション膜50としてSiOを、SiHガスを用いたPE−CVD法により形成し、図示はしていないが電極の取り出し部分のパッシベーション膜50を除去して例示した薄膜トランジスタが完成する。そして、第1の実施例と同様に、アニール炉で、160℃で1時間、アニール処理(加熱処理)を施す。
プロセス中に紫外線を照射することで、InGaZnO膜中および界面の酸素原子や水素原子の弱い化学結合が切れる。これと同時に熱処理することで、各元素が所定の位置に再整列および離脱し、低温でも特性が良好な半導体層43および半導体と上下の絶縁膜との良好な界面を形成することが出来る。
低圧水銀ランプの紫外線としては254nmの波長が強く、この波長の光は一般のプラスチック等の樹脂にダメージを与え、色付きや変質を生じさせる。
図7に石英基板上に200nm成膜したInGaZnO膜の透過率を示す。InGaZnO膜の吸収端は400nm付近であるが、膜厚200nm程度の薄膜の場合、十分に紫外線を吸収する波長は300nm以下である。したがって、InGaZnO膜は石英基板に届く254nm以下の波長の紫外線強度を十分に弱めることが出来ることがわかる。すなわち、プラスチック製の基板10を用いる場合でも、InGaZnO膜により、基板10の色つきや変色を防止することができる。なお、絶縁層20として用いられるSiNは、成膜条件にもよるが吸収端は300nm程度であり、254nmの紫外線の吸収率は低い。紫外線の照射強度は図7の場合では245nmで10mW/cm程度であったが、更に低くとも紫外線を照射する効果は生じる。例えば、5mW/cmでもよい。また、低圧水銀ランプの他、Xeエキシマランプ(最大波長172nm)やKrClエキシマランプ(最大波長222nm)を用いても同様の効果が得られる。
第3の実施形態によっても、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。
(第4の実施の形態)
水素の供給源が、半導体層43の上層にある場合は、半導体層43の下層に設ける第1の水素拡散防止膜30と別に、半導体層43の上層に第2の水素拡散防止膜31としてのInGaZnO膜を設けるとよい。図8に、第4の実施形態に係る薄膜トランジスタアレイ基板の断面模式図を示す。ソース電極44S、ドレイン電極44Dの上に、第1のSiO2膜61、第2の水素拡散防止膜31、第2のSiO2膜62を積層され、更にその上にパッシベーション膜50が設けられている。なお、第1のSiO2膜61、第2のSiO2膜62は省略しても良い。または、半導体層43の下層にある水素拡散防止膜30の上層と下層に第2の実施形態のようにSiO2膜を設けても良い。また、図4のように半導体層43上にチャネル保護膜45を設けても良い。
このような構成を形成する場合には、ソース電極44S、ドレイン電極44Dを形成し、アニールするところまでは、第1の実施例と同一である。その後、SiH4を用いたPE-CVD法で第1のSiO2膜61を100nm堆積し、続けて、第2の水素拡散防止膜31であるInGaZnO膜50nmを、下層の第1の水素拡散防止膜30と同条件で成膜する。 その後、更にSiH4を用いたPE-CVD法で第2のSiO2膜62を50nm、パッシベーション膜50としてのSiNを100nm堆積する。電極取り出し用の開口は、バッファードフッ酸で開口することもできるが、ドライエッチングを用いてもよい。
半導体層30としてのInGaZnO膜上に成膜するチャネル保護膜45としてのSiOは、InGaZnO膜が高抵抗化する条件を選ぶ。
第4の実施形態によっても、高信頼性で且つ低コストで製造できる薄膜トランジスタを得ることができる。
(第5の実施の形態)
第5の実施例は、InGaZnO酸化物TFTを有する薄膜トランジスタアレイ基板と有機EL層を組み合わせて、表示装置を形成した場合について説明する。図9は、第5の実施形態に係る表示装置を示す模式断面図である。図9のように、有機EL層90の封止膜110としてのSiN膜からの水素の拡散を防止するために、封止膜110の下層に第2の水素拡散防止膜31が設けられている。なお、図8では、基板10側から有機EL層90の発光を取り出す、ボトムエミッション構造の例を図示している。
薄膜トランジスタアレイ基板の構成については、第1の実施形態と同じである。薄膜トランジスタ40上にはパッシベーション膜50が設けられており、パッシベーション膜50は、ドレイン電極44D上に開口が設けられている。パッシベーション膜50上の一部には画素電極70が形成されており、画素電極70はパッシベーション膜70の開口を介してドレイン電極44Dと接触している。薄膜トランジスタ40上のパッシベーション膜50上には、樹脂層80が設けられている。画素電極70上には有機EL層80、対向電極90、第2の水素拡散防止膜31、および封止膜110がこの順に積層されている。
なお、本実施形態に置いては薄膜トランジスタ40として第1の実施形態の構成と同じものを用いたが、これに限定されない。
図9に示す表示装置の製造方法について説明する。パッシベーション膜50を形成するまでの工程は、第1の実施形態と同じである。上層のパッシベーション膜50に、電極取出し部と画素内の薄膜トランジスタ40のドレイン電極44D上に開口を形成する。次いで、画素電極70となる透明電極であるITO(インジウム・スズ酸化物)をスパッタ法で堆積し所定の形状に加工する。その後、画素毎を区分するための樹脂層80として感光性有機樹脂を設け、所定の形状に加工する。感光性有機樹脂としては感光性ポリイミドや感光性アクリル等が使える。その後、樹脂層80および画素電極70上に、有機EL層90、対向電極100としての陰極層を形成する。陰極層としては、例えばAlを蒸着する。
この後、第2の水素拡散防止膜31としてInGaZnO膜を100nm、高抵抗化条件で堆積した後、PE−CVD法で封止膜110であるSiNを1μm堆積する。 InGaZnO膜、SiN封止膜を堆積する際は、電極取り出し部分等は、マスキングをすることで、堆積を防止する。以上により、有機EL層を用いた表示装置を完成させることができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、薄膜トランジスタはトップゲート構造でもよく、その構造、製造方法、表示装置及びその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
10 基板、20 絶縁膜、30 水素拡散防止膜(第1の水素拡散防止膜)、31 第2の水素拡散防止膜、40 薄膜トランジスタ、41 ゲート電極、42 ゲート絶縁層、43 半導体層、44S ソース電極、44D ドレイン電極、45 チャネル保護膜、50 パッシベーション膜、61 第1のSiO膜、62 第2のSiO膜、70 画素電極、80 樹脂層、90 有機EL層、100 対向電極、110 封止膜

Claims (8)

  1. 基板と、
    前記基板上に形成された第1の水素拡散防止膜と、
    前記第1の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、
    を備え、
    前記第1の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、
    前記第1の水素拡散防止膜の下層又は上層にSiO2膜が設けられている薄膜トランジスタアレイ基板。
  2. 前記基板の前記第1の水素拡散防止膜が設けられた一主面には、SiNからなる絶縁層が設けられた請求項1に記載の薄膜トランジスタアレイ基板。
  3. 基板と、
    前記基板上に形成された第1の水素拡散防止膜と、
    前記第1の水素拡散防止膜上に形成された、酸化物半導体層を有する複数の薄膜トランジスタと、
    を備え、
    前記第1の水素拡散防止膜が前記薄膜トランジスタの前記酸化物半導体層と同一の材料からなり、
    前記基板の前記第1の水素拡散防止膜が設けられた一主面には、SiNからなる絶縁層が設けられた薄膜トランジスタアレイ基板。
  4. 前記第1の水素拡散防止膜はInとZnを含む酸化物半導体材料からなり、シート抵抗が1E10Ω/□以上である請求項1乃至3のいずれか1項に記載の薄膜トランジスタアレイ基板。
  5. 前記薄膜トランジスタの上に第2の水素拡散防止膜を更に備え、前記第2の水素拡散防止膜が薄膜トランジスタの前記酸化物半導体層と同一の材料からなる請求項1乃至4のいずれか1項に記載の薄膜トランジスタアレイ基板。
  6. 前記第2の水素拡散防止膜はInとZnを含む酸化物半導体材料からなり、シート抵抗が1E10Ω/□以上である請求項5に記載の薄膜トランジスタアレイ基板。
  7. 前記第2の水素拡散防止膜の下層又は上層にSiO2膜が設けられている請求項5または6に記載の薄膜トランジスタアレイ基板。
  8. 前記請求項1乃至7のいずれか1項に記載の薄膜トランジスタアレイ基板と、
    前記薄膜トランジスタアレイ基板上に形成された対向する一対の電極と、
    前記一対の電極の間に設けられた有機EL層と、
    を有する表示装置。
JP2011076415A 2011-03-30 2011-03-30 薄膜トランジスタアレイ基板、その製造方法、および表示装置 Expired - Fee Related JP5797922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011076415A JP5797922B2 (ja) 2011-03-30 2011-03-30 薄膜トランジスタアレイ基板、その製造方法、および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011076415A JP5797922B2 (ja) 2011-03-30 2011-03-30 薄膜トランジスタアレイ基板、その製造方法、および表示装置

Publications (2)

Publication Number Publication Date
JP2012212714A JP2012212714A (ja) 2012-11-01
JP5797922B2 true JP5797922B2 (ja) 2015-10-21

Family

ID=47266466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011076415A Expired - Fee Related JP5797922B2 (ja) 2011-03-30 2011-03-30 薄膜トランジスタアレイ基板、その製造方法、および表示装置

Country Status (1)

Country Link
JP (1) JP5797922B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102047745B1 (ko) * 2012-12-21 2019-11-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102084395B1 (ko) * 2012-12-21 2020-03-04 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
WO2014192221A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
JP6061831B2 (ja) * 2013-09-30 2017-01-18 富士フイルム株式会社 金属酸化物膜の製造方法及び薄膜トランジスタの製造方法
KR102326408B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9768315B2 (en) * 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
DE112015001878B4 (de) 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102484903B1 (ko) * 2015-05-22 2023-01-06 엘지디스플레이 주식회사 유기발광소자 및 그 제조방법
WO2017081579A1 (en) * 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102315554B1 (ko) * 2019-04-09 2021-10-21 한양대학교 산학협력단 수소 확산 방지막을 포함하는 표시 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置

Also Published As

Publication number Publication date
JP2012212714A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
JP5797922B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、および表示装置
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
JP5099740B2 (ja) 薄膜トランジスタ
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
JP5123141B2 (ja) 表示装置
TWI422038B (zh) 薄膜電晶體
WO2012144165A1 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
TWI535033B (zh) A method for manufacturing a thin film transistor substrate, and a thin film transistor substrate manufactured by the method
JP2009528670A (ja) 半導体機器及びその製法
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
JP5658978B2 (ja) 薄膜トランジスタ回路基板及びその製造方法
KR20130111873A (ko) 박막 트랜지스터 표시판 제조 방법
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
WO2015119073A1 (ja) 半導体装置およびその製造方法
TW201338171A (zh) 薄膜電晶體、其製作方法及應用其之主動矩陣顯示面板
KR20150056240A (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP5632510B2 (ja) 表示装置
JP5537706B2 (ja) 表示装置
JP2015065202A (ja) 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
CN107240550A (zh) 薄膜晶体管制造方法及阵列基板的制作方法
TWI636507B (zh) 薄膜電晶體的製造方法
JP5330585B2 (ja) 表示装置
KR101395906B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150820

R151 Written notification of patent or utility model registration

Ref document number: 5797922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees