JP2009246093A - 薄膜トランジスタ基板、その製造方法及び表示装置 - Google Patents

Abstract

【課題】静電気による帯電を防止し、素子破壊による不良発生を低減させることができる薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】薄膜トランジスタ基板１を製造する各処理工程に長尺プラスチック基板１０をロール・ツー・ロールで供給、巻き取りを行いながらその長尺プラスチック基板１０の一方の面Ｓ１に薄膜トランジスタ５０を形成する薄膜トランジスタ基板１の製造方法であって、少なくとも長尺プラスチック基板１０の一方の面Ｓ１に薄膜トランジスタ５０を形成する前に、長尺プラスチック基板１０の他方の面Ｓ２の全面に導電膜２を形成する。
【選択図】図１

Description

本発明は、薄膜トランジスタ基板、その製造方法及び表示装置に関する。

アクティブマトリクス駆動型の表示装置において、ポリシリコン薄膜トランジスタ（以下、ＴＦＴという。）は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やＰＤＡ等のモバイルディスプレイ用途に使用されることが多く、さらなる軽量化や耐衝撃性を有するＴＦＴ基板が望まれている。特に近年においては、ガラス基板の代わりにプラスチック基板を用いたＴＦＴ基板が提案されている。

プラスチック基板を用いたＴＦＴ基板の作製方法としては、主に２種類の作製方法が知られている。一つは、ガラス基板上に従来の技術でＴＦＴを作製し、その後、ガラス基板からＴＦＴを剥離し、剥離したＴＦＴをプラスチック基板に接着する方法である。他の一つは、プラスチック基板を用い、そのプラスチック基板上に直接ＴＦＴを作製する方法である（例えば、特許文献１，２を参照）。
特開２０００−６８５１８号公報（段落番号００１７） 特開２０００−１８８４０２号公報（段落番号００２８）

上記のうち、プラスチック基板上にＴＦＴを直接形成する方法は効率的な製造を可能にする点で有利であり、特に最近は、各成膜装置の改良が行われ、長尺プラスチック基板を原反とし、ロール・ツー・ロールで供給しながら薄膜トランジスタ基板を製造する方法や装置が検討されている。

しかしながら、ＴＦＴは静電気に弱く、静電気の蓄積で絶縁膜の破壊が起こるなど、素子の破壊を引き起こすことがあるため、静電気対策が重要である。特に上記のように、プラスチック基板上にＴＦＴを形成する技術が提唱されているが、プラスチック基板はガラス基板などに比べて絶縁性が高く、静電気も発生しやすいため、静電気に起因した問題が生じやすい。また、ガラス基板の場合には基板同士は表面が接触しないように支持することが可能であるが、プラスチック基板を用いる場合に期待されているロール・ツー・ロールでの成膜方法では、基板表面が基板裏面と必ず接触してしまうため、接触帯電の発生の可能性が高く、プラスチック基板を用いたＴＦＴ基板の製造では静電気対策が一段と重要となる。

本発明は、上記課題を解決するためになされたものであって、その目的は、静電気による帯電を防止し、素子破壊による不良発生を低減させることができる薄膜トランジスタ基板及びその製造方法を提供することにある。また、本発明の他の目的は、前記した薄膜トランジスタ基板を備えた表示装置を提供することにある。

上記課題を解決するための本発明の薄膜トランジスタ基板は、プラスチック基板の一方の面に薄膜トランジスタが形成された薄膜トランジスタ基板において、該プラスチック基板の他方の面の全面に導電膜が形成されていることを特徴とする。

この発明によれば、プラスチック基板において、薄膜トランジスタが形成される面の反対面の全面に導電膜が形成されているので、その導電膜により静電気による帯電を防止することができ、素子破壊による不良発生を低減することができる。特に、長尺のプラスチック基板を用いたロール・ツー・ロールで薄膜トランジスタ基板を製造する場合には、基板表面が基板裏面と接触してもその基板裏面の全面には導電膜が形成されているので、静電気に弱い薄膜トランジスタ形成部が破壊されるという従来の問題が生じない。

本発明の薄膜トランジスタ基板の好ましい態様として、前記導電膜が１０^５Ω以下のシート抵抗値であるように構成する。

上記課題を解決するための本発明の表示装置は、上記本発明に係る薄膜トランジスタ基板を備えたことを特徴とする。この発明によれば、素子破壊による不良発生を低減できる薄膜トランジスタ基板を備えるので、得られた表示装置の信頼性をさらに高めることができる。また、特に長尺のプラスチック基板を用いたロール・ツー・ロールで製造された薄膜トランジスタ基板を用いれば、信頼性が高く、低コストな薄膜トランジスタ基板が得られるので、その薄膜トランジスタ基板を備えた表示装置の競争力をさらに高めることができる。

上記課題を解決するための本発明の薄膜トランジスタ基板の製造方法は、薄膜トランジスタ基板を製造する各処理工程に長尺プラスチック基板をロール・ツー・ロールで供給、巻き取りを行いながら前記長尺プラスチック基板の一方の面に薄膜トランジスタを形成する薄膜トランジスタ基板の製造方法であって、少なくとも前記長尺プラスチック基板の一方の面に薄膜トランジスタを形成する前に、前記長尺プラスチック基板の他方の面の全面に導電膜を形成する工程を有することを特徴とする。

この発明によれば、少なくとも長尺プラスチック基板の一方の面に薄膜トランジスタを形成する前に長尺プラスチック基板の他方の面の全面に導電膜を形成するので、ロール・ツー・ロールで供給、巻き取りを行いながら薄膜トランジスタ基板を製造する場合に、基板表面が基板裏面と接触してもその基板裏面の全面に導電膜が形成されている。その結果、静電気に弱い薄膜トランジスタ形成部が破壊されるという従来の問題が生じず、工程歩留まりを向上させることができる。

本発明の薄膜トランジスタ基板によれば、基板表面が接触し、接触帯電を引き起こす可能性が高い基板裏面の全面に導電性を付与することで、静電気による帯電を防止し、素子破壊による不良発生を低減させることができる。その結果、製造歩留まりが向上し、さらに例えば有機ＥＬ素子等と組み合わせたフレキシブルディスプレイを歩留まりよく製造できる。

本発明の薄膜トランジスタ基板の製造方法によれば、ロール・ツー・ロールで供給、巻き取りを行いながら薄膜トランジスタ基板を製造する場合に、基板表面が基板裏面と接触してもその基板裏面の全面には導電膜が形成されているので、静電気に弱い薄膜トランジスタ形成部が破壊されるという従来の問題が生じず、その結果、工程歩留まりを向上させて効率的で低コストの製造を可能にさせる。

本発明の表示装置によれば、信頼性をより一層高めることができ、例えばアクティブマトリクス駆動型の表示装置として好ましく提供できる。本発明に係る薄膜トランジスタ基板を、画素に設けられるスイッチング素子やディスプレイ基板上の周辺回路を構成する回路素子等として用いれば、携帯電話やＰＤＡ等のモバイルディスプレイ用途の液晶ディスプレイ等に好ましく利用でき、特に軽量化や耐衝撃性の要求に対して好ましい。

以下、本発明の薄膜トランジスタ基板、その製造方法及び表示装置について詳細に説明する。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。

［薄膜トランジスタ基板及びその製造方法］
図１は、本発明の薄膜トランジスタ基板の一例を示す模式断面図である。また、図２及び図３は、本発明の薄膜トランジスタ基板の製造工程を示す説明図である。

本発明の薄膜トランジスタ基板１は、図１に示すように、プラスチック基板１０の一方の面Ｓ１に薄膜トランジスタ５０が形成された薄膜トランジスタ基板であって、プラスチック基板１０の他方の面Ｓ２の全面に導電膜２が形成されている。より詳しくは、図１に示す薄膜トランジスタ基板１は、プラスチック基板１０と、プラスチック基板１０の一方の面Ｓ１上に形成された無機密着膜１１と、無機密着膜１１上に形成されたバッファ膜１２と、バッファ膜１２上に形成されたポリシリコン膜１３（ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄ）と、そのポリシリコン膜１３上に形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に、又はゲート絶縁膜１４のコンタクトホールを介して形成された電極１５（ソース電極１５ｓ、ゲート電極１５ｇ及びドレイン電極１５ｄ）と、電極１５等を覆う保護膜１８と、を有し、一方、プラスチック基板１０の他方の面Ｓ２の全面には導電膜２が形成されている。

以下においては、図１に示すトップゲート・トップコンタクト構造からなる薄膜トランジスタ基板１を例にして、図２及び図３に示した製造工程順に説明するが、本発明の薄膜トランジスタ基板及びその製造方法は、図示の例に限定されず、プラスチック基板１０の他方の面Ｓ２の全面に導電膜２が形成されている形態であれば、ボトムゲート・トップコンタクト構造、ボトムゲート・ボトムコンタクト構造、トップゲート・ボトムコンタクト構造に対しても適用できる。なお、以下において、「薄膜トランジスタ」と「ＴＦＴ」と略す。

プラスチック基板１０は、ＴＦＴ基板１の支持基板をなすものであり、本発明では、ＴＦＴ基板をロール・ツー・ロールで製造できる長尺のプラスチック基板を好ましく用いる。基板材料としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。プラスチック基板１０は特に限定されないが、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものが用いられる。フレキシブルなプラスチック基板１０の使用は、ＴＦＴ基板１をフレキシブルなものとすることができるので、フィルムディスプレイ等に適用できる。

先ず、図２（Ａ）に示すように、準備されたプラスチック基板１０の他方の面Ｓ２（裏面Ｓ２ともいう。）の全面に導電膜２を形成する。導電膜２は、本発明の必須の構成であり、帯電防止膜として作用するように形成されるものである。特にこの導電膜２を長尺プラスチック基板１０の裏面Ｓ２の全面に設けることにより、その長尺プラスチック基板１０がロール巻き形状でロール・ツー・ロールで下記の種々の成膜工程に供給される場合に、基板表面Ｓ１が基板裏面Ｓ２と接触してもその基板裏面Ｓ２の全面には導電膜２が形成されていることになる。その結果、静電気に弱いＴＦＴ形成部（ＴＦＴ５０が形成される部分のこと）が破壊されるという従来の問題が生じないという効果を奏する。

導電膜２としては、導電性酸化物膜、導電性有機化合物膜、導電性高分子膜、導電性無機微粒子を分散させた高分子膜、金属膜、及び合金膜から選ばれるいずれかの膜を挙げることができる。具体的な形成材料としては、ＩＴＯ（インジウム錫オキサイド）、酸化錫、アンチモン添加酸化錫（ＡＴＯ）等の導電性酸化物、酸化アンモニウム塩等の導電性有機化合物、アルミニウム、銅等の金属、アルミニウムシリコン等の合金を挙げることができる。導電膜２の形成は、その膜の種類に応じた成膜手段が適用される。例えば、導電性酸化物膜は、通常、スパッタリング法、イオンプレーティング法、ＣＶＤ法等で形成され、導電性有機化合物膜、導電性高分子膜、導電性無機微粒子を分散させた高分子膜等は、各種の湿式コーティング法や真空蒸着法等で形成され、金属膜や合金膜は、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ法、湿式めっき（無電解めっきを含む）法等で形成される。

これらのうち、導電性有機化合物膜が、長尺プラスチック基板１０の裏面Ｓ２への成膜のし易さと生産性の観点から好ましい。特に好ましい導電性有機化合物膜は、成膜後の成分として有機アンモニウム塩を含有する膜が好ましい。この導電有機化合物膜は、構成成分として有機アンモニウム塩を含有するので、ＴＦＴの特性に悪影響を及ぼすおそれのあるアルカリ金属等を含んでいないという利点がある。導電性有機化合物膜は、それらの成分を含有する塗布液を調製し、その塗布液をダイコート等のコーティング手段によって形成することができる。

導電膜２の導電性をシート抵抗値で表せば、例えば１０Ω／□以上、１０⁵Ω／□以下が好ましく、１００Ω／□以上、１０００Ω／□以下が特に好ましい。そのシート抵抗は、シート抵抗測定器（例えば、商品名：ロレスタ、三菱化学株式会社製）によって測定して得られた値である。本願において「裏面（他方の面）」とは、ＴＦＴを形成する側のプラスチック基板の一方の面Ｓ１（表面Ｓ１ともいう。）の反対面をいう。なお、導電膜２の厚さは特に限定されず、前記所定のシート抵抗値の範囲になるように、上述した導電膜形成用材料の種類と成膜後の電気伝導性に応じてその厚さが決められる。電気伝導性の高い金属膜や合金膜はその厚さが薄くてもよいが、それ以外の膜はやや厚めに形成する必要がある。

導電膜２は上述した導電膜形成用材料の種類に応じて耐熱性が異なるが、後述する工程中で加わる熱は、導電膜２が形成されている面Ｓ２の反対面Ｓ１にプラスチック基板１０を介して加わるので、導電膜２に顕著なダメージが加わることはない。

こうした導電膜２は長尺プラスチック基板の一方の面Ｓ１に薄膜トランジスタ５０を形成する前に成膜することにより、導電膜２をプラスチック基板１０の裏面Ｓ２側の全面に形成してなるロール・ツー・ロールシートを得ることができる。このロール・ツー・ロールシートを用い、導電膜２を全面に形成した面Ｓ２の反対面Ｓ１に下記の工程により薄膜トランジスタ５０を形成する。下記の薄膜トランジスタ５０の態様や工程順等は一例であって、特に限定されるものではなく、他の態様の薄膜トランジスタを設けてもよいし、他の工程順で形成してもよい。例えば、下記の無機密着膜１１やバッファ膜１２は、薄膜トランジスタ５０を構成するシリコン膜や絶縁膜を設ける前であれば、導電膜２と前後して設けてもよい。

プラスチック基板１０の一方の面Ｓ１（表面Ｓ１）に無機密着膜１１を形成する。無機密着膜１１は、必須の膜ではなく、後述のバッファ膜１２と基板１０との密着性がよい場合には設けられていなくてもよい。無機密着膜１１を設ける場合、ＴＦＴが形成される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基板１０上の全面に形成してもよい。無機密着膜１１は、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。このうち、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機密着膜が好ましく用いられる。

無機密着膜１１の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１〜２００ｎｍの範囲内であることが好ましく、３〜５０ｎｍの範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機密着膜の場合には、３〜１０ｎｍの範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素からなる化合物系の無機密着膜の場合には、５〜５０ｎｍの範囲内であることがより好ましい。無機密着膜１１の形成には、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。

次に、図２（Ｂ）に示すように、無機密着膜１１上にバッファ膜１２を形成する。バッファ膜１２は、ポリシリコン膜１３が形成される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、プラスチック基板１０上の全面に形成してもよい。バッファ膜１２は、後述するポリシリコン膜１３にレーザー照射する時の熱が無機密着膜１１及びプラスチック基板１０に伝わるのを防ぎ、無機密着膜１１とバッファ膜１２との界面温度が例えば１５０℃を超えないようにするための膜である。

バッファ膜１２は、ＴＦＴ作製時に加わる熱を緩衝することができる膜厚（μｍ）を、バッファ膜１２を構成する材料の種類（比熱、比重、熱伝導率）に応じて設定することができる。こうした関係に基づいて形成されたバッファ膜１２は、後述するレーザー照射時の熱が無機密着膜１１やプラスチック基板１０に伝わるのを防ぎ、無機密着膜１１とバッファ膜１２との界面温度が１５０℃を超えないようにすることができる。バッファ膜１２を形成する材料としては、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム及び金属酸化物の群から選択されるいずれかの材料を挙げることができるが、無機密着膜１１とは異なる組成のものが形成される。特に、酸化ケイ素が好ましい。こうしたバッファ膜１２は、後述するレーザー照射される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよい。

バッファ膜１２の形成にあたっては、バッファ膜１２を構成する材料の比熱、比重、熱伝導率を考慮して膜厚が決定される。例えば、酸化ケイ素の場合には０．４μｍ以上の厚さで形成される。バッファ膜１２の厚さの上限は、生産コスト及び膜応力の観点から通常０．６μｍである。バッファ膜１２の形成には、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。

次に、図２（Ｃ）に示すように、バッファ膜１２上にノンドープのアモルファスシリコン膜２１ａを形成する。このアモルファスシリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法でアモルファスシリコン膜を成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法でアモルファスシリコン膜を成膜する場合も２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ_４が使用されるので、成膜後に約４００℃の脱水素処理（真空中で１時間程度）が必要となる。

アモルファスシリコン膜２１ａ上には酸化シリコン膜（図示しない）を形成することが好ましい。この酸化シリコン膜は、例えばＲＦマグネトロンスパッタリング法で厚さ５０〜１５０ｎｍ程度に形成され、後述のレーザー照射、レジストプロセス、イオン注入、レジストアッシング、レーザー活性化等の工程においてアモルファスシリコン膜２１ａ又はポリシリコン膜２１ｐを保護するように作用する。なお、このシリコン膜（図示しない）は、少なくとも後述のポリシリコン膜１３の欠陥処理工程前に、例えば２％ＨＦ溶液を用いたウエットエッチングにより除去される。

次に、図２（Ｄ）に示すように、レーザー照射２２を行ってアモルファスシリコン膜２１ａを結晶化して低抵抗のポリシリコン膜２１ｐに変化させる。レーザー照射２２は、アモルファスシリコン膜２１ａを結晶化させてポリシリコン膜２１ｐ（多結晶シリコン膜）にする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、ＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎseｃ（ＦＷＨＭ（半値幅）：full width at half-maximum）、エネルギー密度：４００ｍＪ／ｃｍ^２、室温の条件下で行うことができる。

次に、図２（Ｅ）に示すように、ポリシリコン膜２１ｐ上にレジスト膜２３を形成し、その後レジスト膜２３をパターニングする。レジスト膜２３は、ポリシリコン膜２１ｐの所定領域に添加される不純物イオンを遮蔽するためのレジスト膜であり、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられる。レジスト膜２３は、レジストをダイコーター等の手段で全面に塗布し、乾燥硬化させて、例えば７００ｎｍ程度の厚さで形成される。

レジスト膜をパターニングした後、図２（Ｅ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、２×１０^１５／ｃｍ^２のドープレベルとなるように注入される。こうしたイオン注入によりポリシリコン膜２１ｐにソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄが形成され、さらに両膜１３ｓ，１３ｄの間に、チャネル膜１３ｃが形成される。

次に、図２（Ｆ）に示すように、レジスト膜２３をプラズマアッシング法により除去する。プラズマアッシング法は、プラズマ化した酸素ガスとレジスト膜２３とを反応させ、有機物であるレジスト膜２３を炭酸ガスや水に分解（灰化）して除去する方法である。プラズマアッシング法は、プラズマアッシャと呼ばれる市販の装置（図示しない）を用い、例えば、ガス：酸素ガス、ガス流量：６０ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件で行うことができる。具体的には、チャンバー内を所定の酸素ガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極との間にＲＦ発信器で高周波電圧を印加することにより、酸素プラズマを発生させる装置を用いる。

次に、図２（Ｇ）に示すように、形成されたソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄにエネルギービーム２５を照射して両膜１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：１００〜２５０ｍＪ／ｃｍ^２、室温の条件下で行うことができる。また、非晶質シリコン膜２１ａ上に形成される酸化シリコン膜（図示しない）は、この活性化処理後で下記の欠陥処理工程前に、ウエットエッチングにより除去される。

上記の活性化処理の後には、通常、ポリシリコン膜２１ｐの欠陥を低減処理するための酸素プラズマによる欠陥処理が施される。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。

次に、図３（Ｈ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ_６等を用いることができる。アイランドが形成された後においては、水洗、及び１２０℃の条件下での洗浄及び乾燥処理が施される。

次に、図３（Ｉ）に示すように、ソース側拡散膜１３ｓ、チャネル膜１３ｃ及びドレイン側拡散膜１３ｄを含む全面にゲート絶縁膜１４を形成する。ゲート絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ_２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ^２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ_２（５０％）の成膜条件で厚さ約１００ｎｍの酸化ケイ素を形成する。

次に、図３（Ｊ）に示すように、ソース側拡散膜１３ｓ及びドレイン側拡散膜１３ｄ上のゲート絶縁膜１４をレジストプロセスを用いて選択的にエッチングすることにより、コンタクトホール２６を形成する。例えば、ゲート絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたレジストプロセスにより露光・現像してレジスト膜をパターニングする。そのパターニングにより露出したコンタクトホール形成部のゲート絶縁膜１４を、例えば２％ＨＦ溶液を用いてウエットエッチングしてコンタクトホール２６を形成し、その後、上記同様のプラズマアッシング法によりレジスト膜を除去する。

次に、図３（Ｋ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを形成する。なお、電極材料は、Ｃｕ、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。

次に、図３（Ｌ）に示すように、素子全体を覆うように保護膜１８を形成する。保護膜１８としては、酸化ケイ素膜を好ましく挙げることができる。保護膜１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。

最後に、図３（Ｍ）に示すように、高圧水蒸気２８による処理を行ってポリシリコン膜のシリコンの欠陥をターミネートする。例えば、高圧水蒸気処理により、シリコン表面のダングリングボンドを終端し、ポリシリコン１３とゲート絶縁膜１４との界面のリークパスをなくす方法がとられる。こうして図３（Ｍ）に示す一態様のＴＦＴ５０が製造される。

以上のように、本発明によれば、プラスチック基板１０のＴＦＴ５０が形成される表面Ｓ１の反対面である裏面Ｓ２の全面に導電膜２が形成されているので、静電気による帯電を防止することができ、素子破壊による不良発生を低減することができる。特に、長尺のプラスチック基板１０を用いたロール・ツー・ロールでＴＦＴ基板を製造する場合には、基板表面Ｓ１が基板裏面Ｓ２と接触してもその基板裏面Ｓ２には帯電防止用の導電膜２が形成されているので、静電気に弱い薄膜トランジスタ形成部が破壊されるという従来の問題が生じない。

なお、図２（Ａ）に示すように、プラスチック基板１０の裏面Ｓ２に導電膜２が形成され、且つプラスチック基板１０の表面Ｓ１に無機密着膜１１が形成された基板、又は、図２（Ｂ）に示すように、プラスチック基板１０の裏面Ｓ２の全面に導電膜２が形成され、且つプラスチック基板１０上に無機密着膜１１が形成され、さらにその無機密着膜１１上にバッファ膜１２が形成された基板は、その後にポリシリコン膜１３を形成するためのＴＦＴ基板形成用ベース基板として好ましく用いられる。こうして得られたベース基板は、その上にポリシリコン膜を形成する工程以降において、ロール・ツー・ロールで製造工程にこのベース基板を供給した場合、基板表面が接触し、接触帯電を引き起こす可能性が高い基板裏面の全面に導電膜が形成されているので、静電気による帯電を防止し、素子破壊による不良発生を低減させることができる。その結果、製造歩留まりが向上し、さらに例えば有機ＥＬ素子等と組み合わせたフレキシブルディスプレイを歩留まりよく製造できる。

裏面Ｓ２の全面に導電膜２が形成されている本発明のＴＦＴ基板１は、図２及び図３に示す本発明のＴＦＴ基板１の製造方法において、ＴＦＴ基板１を製造する上記の各処理工程に長尺プラスチック基板１０をロール・ツー・ロールで供給、巻き取りを行いながらその長尺プラスチック基板１０の一方の面Ｓ１にＴＦＴ５０を形成する場合に特に好ましく適用される。そして、そのＴＦＴ基板１の製造方法において、少なくともプラスチック基板１０の一方の面Ｓ１にＴＦＴ５０を形成する前に、長尺プラスチック基板１０の他方の面Ｓ２の全面に導電膜２の形成工程を有するようにすることが好ましい。ここで、「少なくともプラスチック基板１０の一方の面Ｓ１にＴＦＴ５０を形成する前に」については、最も静電気の影響を受けやすいゲート絶縁膜１４（図３（Ｉ）参照）の形成前であることが特に好ましいが、図２（Ｃ）に示すアモルファスシリコン２１ａの形成前も好ましい。

このように、少なくともプラスチック基板１０の一方の面Ｓ１にＴＦＴ５０を形成する前、好ましくはゲート絶縁膜１４を形成する前に長尺プラスチック基板１０の他方の面Ｓ２の全面に帯電防止用の導電膜２を形成するので、ロール・ツー・ロールで供給、巻き取りを行いながら薄膜トランジスタ基板１を製造する場合に、基板表面Ｓ１が基板裏面Ｓ２と接触してもその基板裏面Ｓ２には帯電防止用の導電膜が形成されている。その結果、静電気に弱い薄膜トランジスタ形成部が破壊されるという従来の問題が生じず、工程歩留まりを向上させることができる。

［表示装置］
次に、本発明の表示装置について説明する。本発明の表示装置は、上記した本発明に係る薄膜トランジスタ基板を適用したものであり、特にマトリクス型表示装置として好ましい。本発明の表示装置は、薄膜トランジスタ基板が特徴的な構成を有するものであるので、他の構成は従来の構成をそのまま適用できる。

例えば、第１基板として本発明に係る薄膜トランジスタ基板を適用し、第２基板としてカラーフィルター基板等を適用し、第１基板と第２基板との間に液晶層や電気泳動層等の光制御層を配置したものを例示できる。また、偏光板やバックライト等を備えていてもよい。なお、こうした形態に限定されないことは言うまでもない。

本発明に係る薄膜トランジスタ基板としての第１基板は、画素形成部とスイッチング素子部とを有する基板である。スイッチング素子部には、上記したＴＦＴ５０が形成され、画素形成部には、画素電極が従来公知の構成で形成されている。一方、第２基板は、第１基板に設けられた画素電極に対向する対向電極を有するものであり、カラーフィルター基板である場合には着色層やブラックマトリクス層が設けられる。なお、モノクロディスプレイやカラーフィルターを使用しないフィールドシーケンシャル方式のディスプレイ用途の場合にはカラーフィルターは不要であり、対向電極があればよい。

また、液晶層は、公知の各種の液晶材料で形成することができ、例えば、スメクチック液晶、ネマチック液晶、コステリック液晶等から任意に選択できる。また、電気泳動層は、いわゆるマイクロカプセル電気泳動方式の電気泳動層であってもよいし、いわゆるツイストボール（ジリコンビーズ）方式の電気泳動層であってもよい。

本発明の表示装置によれば、上述した本発明の薄膜トランジスタ基板を備えるので、信頼性をより一層高めることができ、例えばアクティブマトリクス駆動型の表示装置として好ましく提供できる。上述した本発明の薄膜トランジスタ基板を、画素に設けられるスイッチング素子やディスプレイ基板上の周辺回路を構成する回路素子等として用いれば、携帯電話やＰＤＡ等のモバイルディスプレイ用途の液晶ディスプレイ等に好ましく利用でき、特に軽量化や耐衝撃性の要求に対して好ましい。

以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。

（実施例１）
各成膜工程で、ロール・ツー・ロールで長尺プラスチック基板１０を供給、処理後に巻き取って各処理工程を行った。先ず、１．５ｋｍの長尺プラスチック基板として厚さ０．１ｍｍで幅３００ｍｍのポリエーテルサルホン（ＰＥＳ）のロール巻きを用い、その裏面Ｓ２に導電膜２として、厚さ２０ｎｍのＩＴＯ膜を、スパッタ法で形成し、次いで、そのプラスチック基板１０の表面Ｓ１に、無機密着膜１１としてのクロム膜をＤＣスパッタリング法（成膜圧力０．３Ｐａ（アルゴン）、投入電力０．５ｋＷ、成膜時間２０秒）により厚さ８ｎｍ形成した後、さらにバッファ膜１２としての酸化ケイ素膜をＲＦマグネトロンスパッタリング法（成膜圧力０．５Ｐａ、アルゴン：酸素＝３：１、投入電力２ｋＷ、成膜時間９０分間）により厚さ５００ｎｍ形成した。さらに、アモルファスシリコン２１ａをＲＦマグネトロンスパッタリング法（成膜温度：室温、成膜圧力：０．２Ｐａ（アルゴン））により厚さ５０ｎｍ形成した。その後、上述した図２（Ｄ）〜図３（Ｍ）の工程の説明欄で例示した具体的条件に基づいて薄膜トランジスタ基板１を作製した。

（実施例２）
実施例１において、導電膜２としてのＩＴＯ膜の代わりに導電性微粒子分散膜（アンチモン錫酸化物微粒子をアクリル系ポリマー中に分散させたもの）をダイコート法（固形分比：５％、塗布膜厚：２μｍ）により厚さ１００ｎｍ形成した以外は、実施例１と同様にして、薄膜トランジスタ基板１を製造した。

（工程評価）
実施例１，２の薄膜トランジスタ基板の製造時に、静電気に基づく不良品の発生は認められなかった。なお、実施例１，２で成膜した導電膜２のシート抵抗値をシート抵抗測定器（商品名：ロレスタ、三菱化学株式会社製）で測定したところ、実施例１で成膜したＩＴＯ膜は１５０Ω／□であり、実施例２で成膜した導電性微粒子分散膜は５．５×１０^４Ω／□であった。

本発明の薄膜トランジスタ基板の一例を示す模式断面図である。 本発明の薄膜トランジスタ基板の製造工程を示す説明図である。 本発明の薄膜トランジスタ基板の製造工程を示す説明図である。

符号の説明

１ 薄膜トランジスタ基板
２ 導電膜
１０ プラスチック基板
１１ 無機密着膜
１２ バッファ膜
１３ ポリシリコン膜
１３ｓ ソース側拡散膜
１３ｃ チャネル膜
１３ｄ ドレイン側拡散膜
１４ ゲート絶縁膜
１５ｓ ソース電極
１５ｇ ゲート電極
１５ｄ ドレイン電極
１６ 絶縁膜
１７ 無機密着膜
１８ 保護膜
２１ａ アモルファスシリコン膜
２１ｐ ポリシリコン膜
２２ レーザーアニール
２３ レジスト膜
２４ イオン注入
２５ エネルギービーム
２６ コンタクトホール
２８ 高圧水蒸気
５０ 薄膜トランジスタ

Claims (4)

1. プラスチック基板の一方の面に薄膜トランジスタが形成された薄膜トランジスタ基板において、該プラスチック基板の他方の面の全面に導電膜が形成されていることを特徴とする薄膜トランジスタ基板。
2. 前記導電膜が１０^５Ω以下のシート抵抗値である、請求項１に記載の薄膜トランジスタ基板。
3. 請求項１又は２に記載の薄膜トランジスタ基板を備えたことを特徴とする表示装置。
4. 薄膜トランジスタ基板を製造する各処理工程に長尺プラスチック基板をロール・ツー・ロールで供給、巻き取りを行いながら前記長尺プラスチック基板の一方の面に薄膜トランジスタを形成する薄膜トランジスタ基板の製造方法であって、
   少なくとも前記長尺プラスチック基板の一方の面に薄膜トランジスタを形成する前に、前記長尺プラスチック基板の他方の面の全面に導電膜を形成する工程を有することを特徴とする薄膜トランジスタ基板の製造方法。

Images