WO2014173146A1 - 薄膜晶体管及其制作方法、阵列基板及显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
WO2014173146A1
WO2014173146A1 PCT/CN2013/089430 CN2013089430W WO2014173146A1 WO 2014173146 A1 WO2014173146 A1 WO 2014173146A1 CN 2013089430 W CN2013089430 W CN 2013089430W WO 2014173146 A1 WO2014173146 A1 WO 2014173146A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
thin film
film transistor
metal
oxide
Prior art date
Application number
PCT/CN2013/089430
Other languages
English (en)
French (fr)
Inventor
姜春生
方婧斐
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/347,124 priority Critical patent/US9397223B2/en
Publication of WO2014173146A1 publication Critical patent/WO2014173146A1/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

一种薄膜晶体管及其制作方法,一种包含该薄膜晶体管的阵列基板及显示装置。该方法包括在基板(210)上形成栅极(220)、栅绝缘层(230)、氧化物有源层(240)和源极(260)、漏极(270)的步骤。在形成氧化物有源层(240)之后,该方法还包括在氧化物有源层(240)上形成金属氧化物的刻蚀阻挡层(250)的步骤。

Description

薄膜晶体管及其制作方法、 阵列基板及显示装置 技术领域
本发明的实施例涉及一种薄膜晶体管及其制作方法、 阵列基板及显示装 置。 背景技术
氧化物薄膜晶体管( Thin Film Transistor, TFT )与非晶硅 TFT均可作为 驱动元件用于有机发光二极管 (Organic Light-Emitting Diode, OLED )显示 面板、 高分子发光二极管 (polymer light-emitting diode, PLED )显示面板等 显示面板中。 氧化物 TFT与非晶硅 TFT相比, 其载流子浓度是非晶硅 TFT 的 10倍。 另外, 氧化物 TFT可通过磁控溅射的方法制备, 因此采用氧化物 TFT无需大幅改变传统的液晶显示面板生产线。 同时, 由于没有离子注入及 激光晶化等工艺所用设备的限制,相对于多晶硅 TFT, 氧化物 TFT更有利于 大面积的显示面板的生产。
图 1是传统氧化物薄膜晶体管的结构示意图, 该氧化物薄膜晶体管为底 栅型。 该氧化物 TFT的制作工艺如下。 在玻璃基板 110上沉积栅金属并刻蚀 形成栅极 120。 沉积栅绝缘层 130及氧化物半导体层, 氧化物半导体通常由 铟镓辞氧化物(indium gallium zinc oxide, IGZO )形成。 利用湿刻对氧 4匕物 半导体层进行刻蚀形成有源层 140。 沉积 SiOx (硅的氧化物)层并刻蚀形成 刻蚀阻挡层 150。 最后形成源极 160和漏极 170。
在上述制作工艺中, 在 SiOx的刻蚀阻挡层的制作过程中, 反应气氛中 的气体分子进入等离子体中, 被分解为带电离子, 这些带电离子具有非常高 的能量, 其在被等离子体喷射至基板时会产生轰击效应。 这种现象会在基板 上的 IGZO薄膜表面形成缺陷, 导致了 TFT性能的恶化。 另外, 采用 SiOx 形成刻蚀阻挡层时, 不能很好地防止水汽向有源层 140扩散, 进一步导致了 TFT性能的恶化。 另外, 沉积 SiOx薄膜时一般采用化学气相沉积(CVD ) 设备, 该设^介格昂贵, 占地面积大, 而且耗能很大。 发明内容
本发明的实施例提供了一种薄膜晶体管的制作方法。 该方法包括在基板 上形成栅极、 栅绝缘层、 氧化物有源层和源漏极的步骤。 在形成所述氧化物 有源层之后, 所述方法还包括在所述氧化物有源层上形成金属氧化物的刻蚀 阻挡层的步骤。
例如,在所述氧化物有源层上形成金属氧化物的刻蚀阻挡层的步骤包括: 在所述氧化物有源层上形成金属层; 对所述金属层进行氧化处理以形成金属 氧化物的刻蚀阻挡层。
例如, 在所述氧化物有源层上形成金属层的步骤包括: 将含有金属离子 的溶液涂覆到所述氧化物有源层上, 并通过化学镀工艺在所述氧化物有源层 上形成所述金属层。
例如, 对所述金属层进行氧化处理以形成金属氧化物的刻蚀阻挡层的步 骤包括: 对形成有所述金属层的基板进行加热, 并同时通入氧气。
例如, 在于所述氧化物有源层上形成金属层的步骤之后, 且在对所述金 属层进行氧化处理以形成金属氧化物的刻蚀阻挡层前, 所述方法还包括清洗 基板以去除多余的含有金属离子的溶液的步骤。
例如, 所述金属离子为 Al3+
例如, 所述含有金属离子的溶液中还包括: 络合剂、 稳定剂、 表面活性 剂、 加速剂以及 PH值调节剂中至少一种。
例如,采用旋涂法来将含有金属离子的溶液涂覆到所述氧化物有源层上。 本发明的实施例还提供了一种薄膜晶体管, 包括:形成在基板上的栅极、 栅绝缘层、 氧化物有源层及源漏极。 所述薄膜晶体管还包括形成在氧化物有 源层上的由金属氧化物制成的刻蚀阻挡层。
例如, 所述金属氧化物为 A1203
本发明的实施例还提供了一种阵列基板, 包括上述的薄膜晶体管。
本发明的实施例还提供了一种显示装置, 包括上述的阵列基板。 附图说明
为了更清楚地说明本发明实施例的技术方案, 下面将对实施例的附图作 筒单地介绍,显而易见地,下面描述中的附图仅仅涉及本发明的一些实施例, 而非对本发明的限制。
图 1是传统氧化物薄膜晶体管的结构示意图;
图 2是在根据本发明实施例的薄膜晶体管的制作方法中在基板上形成栅 极、 栅绝缘层和氧化物有源层的示意图;
图 3是在图 2所得的结构上涂覆含有铝离子的溶液的示意图;
图 4是含有铝离子的溶液形成铝薄膜的示意图;
图 5是铝薄膜氧化形成氧化铝的示意图;
图 6是形成源漏电极后最终得到的薄膜晶体管的结构示意图。 具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图, 对本发明实施例的技术方案进行清楚、 完整地描述。 显然, 所描述的实施例 是本发明的一部分实施例, 而不是全部的实施例。 基于所描述的本发明的实 施例, 本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实 施例, 都属于本发明保护的范围。
在根据本发明实施例的薄膜晶体管制作方法中, 在基板之上形成栅极、 栅绝缘层、 氧化物有源层和源漏极。 在形成所述氧化物有源层之后, 在其上 形成金属氧化物的刻蚀阻挡层, 即刻蚀阻挡层由金属氧化物制成。
下面,以底栅型 TFT为例对根据本发明实施例的薄膜晶体管的制作方法 进行详细说明。 该制作方法包括如下步骤:
步骤一, 如图 2所示, 在基板上 210依次形成栅极 220、 栅绝缘层 230 及氧化物有源层 240。栅极 220、栅绝缘层 230和氧化物有源层 240可以分别 通过构图工艺形成。 构图工艺例如包括光刻胶涂敷、 曝光、 显影、 刻蚀及光 刻胶剥离等工艺。 氧化物有源层可以由 IGZO形成。
步骤二, 在氧化物有源层上形成由金属氧化物制成的刻蚀阻挡层。
例如, 该步骤可以包括如下步骤: 在所述氧化物有源层上形成金属层; 以及对该金属层进行氧化处理以形成金属氧化物的刻蚀阻挡层。
如图 3和 4所示, 在所述氧化物有源层上形成金属层的步骤例如包括: 在所述氧化物有源层上涂敷含有金属离子的溶液, 并通过化学镀工艺在所述 氧化物有源层 240上形成金属层 250' 。 由于氧化物有源层 240和栅绝缘层 230由不同性质的材料形成, 因此通 过控制化学镀工艺的参数可以使金属层 250' 仅形成在氧化物有源层 240上 而不形成在暴露的栅绝缘层 230上, 如图 4所示。
例如, 采用旋涂法将所述含有金属离子的溶液涂敷到形成有所述氧化物 有源层的基板表面。 与传统技术中采用化学气相沉积法制备的 SiOx来形成 刻蚀阻挡层的情形相比, 采用旋涂法的成本较低。 另外, 旋涂设备占地面积 小, 方便实施, 而且耗能较小。
接着, 如图 5所示, 对所述金属层 250' 进行氧化处理, 以形成金属氧 化物的刻蚀阻挡层 250。
由于形成金属层后, 金属层表面会有多余的旋涂溶液, 在氧化处理前还 可以先对多余的溶液进行清洗。 氧化处理可以采用对形成有金属层 250' 的 基板进行加热并同时通入足量氧气(使金属完全氧化) 的方式进行。
例如, 所述含有金属离子的溶液中还可以包括: 络合剂、 稳定剂、 表面 活性剂、 加速剂以及 PH值调节剂中一种或两种或多种。
络合剂可以为乙二胺四乙酸或酒石酸, 其一方面可使金属离子的极化增 大, 使所得的金属层细致光滑, 另一方面可使旋涂的溶液稳定。 稳定剂可以 为 Na2S, 其可以保证金属离子的稳定性。 表面活性剂可以为酒石酸钠, 其可 以降低溶液的表面张力, 使反应产生的氢气很容易从形成的金属层表面脱离 而降低氢脆作用。 加速剂可以为丙二酸, 其可以提高金属层的形成速率。 PH 调节剂可以为氨水, 其可以调节溶液的 PH值, 防止金属层溶解。
由于铝(A1 )具有易被氧化的化学特性, 因此优选采用含有 Al3+的化学 溶液。 进一步地, 含有 Al3+的化学溶液可以是含有 Al3+的盐溶液, 如含 Al3+ 的^ 酸盐溶液。 如图 3所示, 溶液中还包括 SC^—。
步骤三, 形成源极 260和漏极 270。 至此, 最终形成如图 6所示的氧化 物 TFT。
在根据本发明的实施例中, 金属氧化物的刻蚀阻挡层能够有效地阻挡外 界水汽对氧化物 TFT的影响。 另外, 在金属氧化物的刻蚀阻挡层的制作过程 中也不会对氧化物有源层产生损害, 从而不会影响氧化物 TFT的性能。
根据本发明实施例的薄膜晶体管的制作方法不限于制作底栅型 TFT, 对 于顶栅型 TFT也同样适用。 对于顶栅型 TFT, 在基板上依次形成遮光层、 绝 缘的隔离层、 源漏极, 氧化物有源层、 刻蚀阻挡层、 栅绝缘层及栅极。 形成 刻蚀阻挡层的步骤和底栅型类似, 此处不再赘述。
本发明的实施例还提供了一种薄膜晶体管, 该薄膜晶体管可以按上述方 法制作。 该薄膜晶体管包括: 形成在基板上的栅极、 栅绝缘层、 氧化物有源 层及源漏极。 为了更好地保护氧化物有源层, 使得 TFT的性能在制作过程中 不受影响, 并使得制成后的 TFT不受外界水汽的影响, 该薄膜晶体管还包括 形成在氧化物有源层上的由金属氧化物制成的刻蚀阻挡层。
对于底栅型 TFT, 刻蚀阻挡层位于氧化物有源层和源漏极之间。 对于顶 栅型 TFT, 刻蚀阻挡层位于氧化物有源层和栅绝缘层之间。
本发明的实施例还提供了一种阵列基板。 该阵列基板包括多条栅线和多 条数据线。 该多条栅线和多条数据线交叉形成阵列形式的多个像素单元。 每 个像素单元包括上述的薄膜晶体管。
本发明的实施例还提供了一种显示装置, 包括上述的阵列基板。 例如, 该显示装置可以为液晶显示面板、 电子纸、 OLED显示面板、 PLED显示面 板、 手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码相框、 导航仪等 任何具有显示功能的产品或部件。
以上所述仅是本发明的示范性实施方式, 而非用于限制本发明的保护范 围, 本发明的保护范围由所附的权利要求确定。

Claims

权利要求书
1、 一种薄膜晶体管的制作方法, 包括在基板上形成栅极、栅绝缘层、 氧 化物有源层和源漏极的步骤,
其中在形成所述氧化物有源层之后, 所述方法还包括在所述氧化物有源 层上形成金属氧化物的刻蚀阻挡层的步骤。
2、如权利要求 1所述的薄膜晶体管的制作方法,其中在所述氧化物有源 层上形成金属氧化物的刻蚀阻挡层的步骤包括:
在所述氧化物有源层上形成金属层;
对所述金属层进行氧化处理以形成金属氧化物的刻蚀阻挡层。
3、如权利要求 2所述的薄膜晶体管的制作方法,其中在所述氧化物有源 层上形成金属层的步骤包括: 将含有金属离子的溶液涂覆到所述氧化物有源 层上, 并通过化学镀工艺在所述氧化物有源层上形成所述金属层。
4、如权利要求 3所述的薄膜晶体管的制作方法,其中对所述金属层进行 氧化处理以形成金属氧化物的刻蚀阻挡层的步骤包括:
对形成有所述金属层的基板进行加热, 并同时通入氧气。
5、如权利要求 3所述的薄膜晶体管的制作方法,其中在于所述氧化物有 源层上形成金属层的步骤之后, 且在对所述金属层进行氧化处理以形成金属 氧化物的刻蚀阻挡层前, 所述方法还包括清洗基板以去除多余的含有金属离 子的溶液的步骤。
6、 如权利要求 3 所述的薄膜晶体管的制作方法, 其中所述金属离子为
Al3+
7、如权利要求 3所述的薄膜晶体管的制作方法,其中所述含有金属离子 的溶液中还包括: 络合剂、 稳定剂、 表面活性剂、 加速剂以及 PH值调节剂 中至少一种。
8、如权利要求 3所述的薄膜晶体管的制作方法,其中采用旋涂法来将含 有金属离子的溶液涂覆到所述氧化物有源层上。
9、 一种薄膜晶体管, 包括: 形成在基板上的栅极、 栅绝缘层、 氧化物有 源层及源漏极, 其中所述薄膜晶体管还包括形成在氧化物有源层上的由金属 氧化物制成的刻蚀阻挡层。 、 如权利要求 9所述的薄膜晶体管, 其中所述金属氧化物为 A120: 、 一种阵列基板, 包括如权利要求 9或 10所述的薄膜晶体管。 、 一种显示装置, 包括如权利要求 11所述的阵列基板。
PCT/CN2013/089430 2013-04-27 2013-12-13 薄膜晶体管及其制作方法、阵列基板及显示装置 WO2014173146A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/347,124 US9397223B2 (en) 2013-04-27 2013-12-13 Oxide thin film transistor with a metal oxide etch barrier layer, method of manufacturing the same and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310153184.0A CN103236402B (zh) 2013-04-27 2013-04-27 薄膜晶体管及其制作方法、阵列基板及显示装置
CN201310153184.0 2013-04-27

Publications (1)

Publication Number Publication Date
WO2014173146A1 true WO2014173146A1 (zh) 2014-10-30

Family

ID=48884435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/089430 WO2014173146A1 (zh) 2013-04-27 2013-12-13 薄膜晶体管及其制作方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US9397223B2 (zh)
CN (1) CN103236402B (zh)
WO (1) WO2014173146A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236402B (zh) * 2013-04-27 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104300004A (zh) * 2014-09-01 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US9881956B2 (en) * 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
CN108414603B (zh) * 2018-01-29 2021-06-04 江南大学 一种基于双电层薄膜晶体管的湿度传感器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN103236402A (zh) * 2013-04-27 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009004491A1 (de) * 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
WO2010125011A2 (de) * 2009-04-28 2010-11-04 Basf Se Verfahren zur herstellung von halbleitenden schichten
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
US8728861B2 (en) * 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN103236402A (zh) * 2013-04-27 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
CN103236402B (zh) 2016-02-03
US9397223B2 (en) 2016-07-19
US20150171219A1 (en) 2015-06-18
CN103236402A (zh) 2013-08-07

Similar Documents

Publication Publication Date Title
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
WO2016173027A1 (zh) 薄膜晶体管阵列基板及其制作方法
JP2014123723A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
US9666727B2 (en) Display device
TWI387109B (zh) 薄膜電晶體的製造方法
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
US20180212061A1 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
US20150171209A1 (en) Thin film layer and manufacturing method thereof, substrate for display and liquid crystal display
WO2013174108A1 (zh) 薄膜晶体管及其制作方法及阵列基板
US20160365366A1 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
WO2014131242A1 (zh) 薄膜晶体管阵列基板、制备方法以及显示装置
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
WO2015143745A1 (zh) 一种阵列基板的制造方法
WO2014173146A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
TW201518561A (zh) 一種平坦化多晶矽薄膜的製造方法
TWI546850B (zh) 顯示面板之製備方法
WO2013185433A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105742186A (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
US20180308980A1 (en) Thin film transistor, method for fabricating the same, display substrate and display device
US10985320B2 (en) Organic transistor and manufacturing method thereof, array substrate, display device
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
CN107393832B (zh) 一种改善多晶硅表面平坦度的方法
US20190006490A1 (en) Thin film transistor and method for fabricating the same, display device, exposure device
CN109950322B (zh) 一种顶栅型薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14347124

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13882704

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 03.03.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 13882704

Country of ref document: EP

Kind code of ref document: A1