CN104300004A - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN104300004A
CN104300004A CN201410441784.1A CN201410441784A CN104300004A CN 104300004 A CN104300004 A CN 104300004A CN 201410441784 A CN201410441784 A CN 201410441784A CN 104300004 A CN104300004 A CN 104300004A
Authority
CN
China
Prior art keywords
film transistor
thin
oxide
barrier layer
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410441784.1A
Other languages
English (en)
Inventor
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410441784.1A priority Critical patent/CN104300004A/zh
Publication of CN104300004A publication Critical patent/CN104300004A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置,属于显示装置制造技术领域,其可解决现有的薄膜晶体管稳定性差的问题。本发明的薄膜晶体管包括刻蚀阻挡层,所述刻蚀阻挡层的材料为金属氧化物,且所述金属氧化物的介电系数大于4F/m。同时本发明还提供了该薄膜晶体管的制备方法,以及包括该薄膜晶体管的阵列基板,以及显示装置。

Description

薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本发明属于显示装置制造技术领域,具体涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
随着工艺技术的进步,氧化物薄膜晶体管(Oxide TFT)已被大量应用在显示器之中,以适应显示器的薄型化和小型化等要求。
如图1所示,氧化物TFT阵列基板被广泛应用于显示器中(例如液晶显示器),其具体包括:基底1,设于基底1上方的薄膜晶体管栅极2,覆盖栅极2的栅极绝缘层3,设于栅极绝缘层3上方的氧化物半导体有源层4,以及分别与氧化物半导体有源层4连接的源极6-1和漏极6-2,且在源极6-1和漏极6-2之间的氧化物氧化物半导体有源层上方设有刻蚀阻挡层5。
其中,在形成刻蚀阻挡层5的材料通常为氧化硅、氮化硅等绝缘材料,一般采用等离子增强化学气相沉积(plasma enhancedchemical vapor deposition,PECVD)技术形成。采用等离子增强化学气相沉积技术形成刻蚀阻挡层5时的高温条件(一般在350度左右)和离子轰击会对氧化物半导体有源层4产生一定的影响,使得氧化物半导体有源层4的材料中的氧原子流失,进而影响氧化物薄膜晶体管的稳定性。
发明内容
本发明所要解决的技术问题包括,针对现有的薄膜晶体管存在的上述的问题,提供一种稳定性好的薄膜晶体管及其制备方法、阵列基板、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管,其包括刻蚀阻挡层,其中,所述刻蚀阻挡层的材料为金属氧化物,且所述金属氧化物的介电系数大于4F/m。
本发明的薄膜晶体管的刻蚀阻挡层的材料为介电常数大于4F/m金属氧化物,通常情况形成高介电常数的金属氧化物的刻蚀阻挡层是采用热氧化方式形成的,此时可以避免现有的采用等离子体增强化学气相沉积的沉积氧化硅或者氮化硅等材料形成刻蚀阻挡层时,高温工艺以及离子轰击对薄膜晶体管氧化物半导体有源层造成氧流失的现象,所以本发明提供的薄膜晶体管的氧化物半导体有源层更加稳定,进而使得该薄膜晶体管具有良好的半导体特性和稳定性。
优选的是,所述刻蚀阻挡层的材料为:氧化铝、氧化钼、氧化钨中的任意一种或几种形成的复合薄膜。
优选的是,所述薄膜晶体管还包括设于刻蚀阻挡层下方的氧化物半导体有源层。
进一步优选的是,所述薄膜晶体管还包括栅极、栅极绝缘层,所述栅极设于所述氧化物半导体有源层下方,并通过所述栅极绝缘层与氧化物半导体有源层隔开。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法,其包括形成刻蚀阻挡层的步骤,其中所述刻蚀阻挡层的的材料为介电系数大于4F/m的金属氧化物。
优选的是,所述金属氧化物的材料为:氧化铝、氧化钼、氧化钨中的任意一种或几种形成的复合材料。
优选的是,所述形成刻蚀阻挡层的步骤具体包括:
在基底上形成金属薄膜;
通过构图工艺形成包括图案化的金属薄膜的图形;
对完成上述步骤的基底放入含氧气体中并退火,使图案化的金属薄膜氧化为图案化的金属氧化物薄膜,从而形成包括刻蚀阻挡层的图形。
进一步优选地是,所述退火的温度在260至320度之间。
进一步优选的是,在形成刻蚀阻挡层的步骤之前还包括:
在基底上通过构图工艺形成包括栅极的图形;
在完成上述步骤的基底上,形成栅极绝缘层;
在完成上述步骤的基底上,通过构图工艺形成包括氧化物半导体有源层的图形。
本发明的薄膜晶体管的制备方法,可以避免采用传统的等离子增强化学气相沉积(plasma enhanced chemical vapor deposition,PECVD)技术形成氧化硅薄膜作为刻蚀阻挡层时的高温工艺对半导体有源层造成失氧的影响。所以本发明的制备方法形成的薄膜晶体管的半导体特性和稳定性更好。
解决本发明技术问题所采用的技术方案是一种阵列基板,其包括上述薄膜晶体管。
由于本发明的阵列基板包括上述薄膜晶体管,故其性能更好。
解决本发明技术问题所采用的技术方案是一种显示装置,其包括上述阵列基板。
由于本发明的显示装置包括上述阵列基板,故其显示效果更好。
附图说明
图1为现有的薄膜晶体管的结构示意图;
图2a本发明的实施例2的薄膜晶体管的制备方法的步骤一的示意图;
图2b本发明的实施例2的薄膜晶体管的制备方法的步骤二的示意图;
图2c本发明的实施例2的薄膜晶体管的制备方法的步骤三的示意图;
图2d本发明的实施例2的薄膜晶体管的制备方法的步骤四的示意图;
图2e为本发明的实施例1的薄膜晶体管的结构图,以及实施例2的薄膜晶体管的制备方法的步骤五的示意图;
图3a为本发明的实施例2的薄膜晶体管的制备方法的步骤四的中步骤S1的示意图;
图3b为本发明的实施例2的薄膜晶体管的制备方法的步骤四的中步骤S2的示意图;
图3c为本发明的实施例2的薄膜晶体管的制备方法的步骤四的中步骤S3的示意图。
其中附图标记为:1、基底;2、栅极;3、栅极绝缘层;4、半导体有源层;5、刻蚀阻挡层;5-1、铝金属薄膜;5-2、图案化的铝金属图案;6-1、源极;6-2、漏极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1:
如图2e所示,本实施例提供一种薄膜晶体管,包括设于基底1上的栅极2,覆盖栅极2的栅极绝缘层3,设于栅极绝缘层3上方的半导体有源层4,以及分别与半导体有源层4连接的源极6-1、漏极6-2,且在源极6-1、漏极6-2之间的半导体有源层4上方设有刻蚀阻挡层5。其中,刻蚀阻挡层5的材料为金属氧化物,且刻蚀阻挡层5的材料为介电常数大于4F/m金属氧化物。
本实施例的薄膜晶体管的刻蚀阻挡层5的材料为介电常数大于4F/m金属氧化物,通常情况形成高介电常数的金属氧化物的刻蚀阻挡层5是采用热氧化方式形成的,此时可以避免现有的采用等立体增强化学气相沉积的沉积氧化硅或者氮化硅等材料形成刻蚀阻挡层5时,高温工艺以及离子轰击对薄膜晶体管半导体有源层4造成氧流失的现象,所以本发明的薄膜晶体管的半导体有源层4更加稳定,进而使得该薄膜晶体管具有良好的半导体特性和稳定性。
优选地,刻蚀阻挡层5的材料为:氧化铝、氧化钼、氧化钨中的任意一种或几种形成的复合材料。当然也可以是其他介电常数较高的金属氧化物绝缘材料,可以根据具体情况具体设定。
优选地,本实施例的薄膜晶体管为氧化物薄膜晶体管,也就是说该薄膜晶体管的半导体有源层4优选为氧化物半导体有源层。该氧化物半导体有源层4的材料可以为可以选择氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓锡(InGaSnO)中的任意一种,当然也可以为其他半导体材料,根据具体情况可以具体设定。
实施例2:
如图2a至图2e所示,本实施例提供一种薄膜晶体管的制备方法,其具体包括下述步骤:
步骤一、在基底1上采用磁控溅射的方法沉积一层栅极金属层薄膜,通过构图工艺形成包括薄膜晶体管栅极2以及栅极线的图形,如图2a所示。
需要说明的是,基底1既可以指没有形成任何膜层的衬底,如白玻璃,也可以指形成有其他膜层或者图案的衬底,例如形成有缓冲层的衬底。构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。上述步骤即先形成栅极金属层薄膜,涂覆光刻胶覆盖栅极金属层薄膜;利用掩模板曝光,形成曝光区和非曝光区;进行显影去除了曝光区的光刻胶(以正性光刻胶为例),非曝光区光刻胶保留;刻蚀栅极金属层薄膜,非曝光区的栅极金属层薄膜由于光刻胶的保护而未被刻蚀,最后剥离光刻胶,形成包括薄膜晶体管栅极2以及栅极线的图形。
其中,所述栅极金属层薄膜的材料可以为钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层,优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
步骤二、在完成上述步骤的基底1上,采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法,形成栅极绝缘层3,如图2b所示。
其中,所述栅极绝缘层3的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一种或它们中多种材料组成的多层复合膜。
步骤三、在完成上述步骤基底1上,通过喷涂、真空蒸发,溶胶-凝胶、磁控溅射等依次沉积薄膜晶体管半导体有源层薄膜,并通过构图工艺同时形成包括薄膜晶体管半导体有源层4的图形,如图2c所示。
步骤四、在完成上述步骤基底1上,形成刻蚀阻挡层5,并刻蚀形成贯穿刻蚀阻挡层5,用于薄膜晶体管的源极6-1、漏极6-2与各自有源层接触的源、漏接触区,如图2d所示。
其中,所述刻蚀阻挡层5的材料可以为氧化铝、氧化钼、氧化钨中任意一种或者几种的混合。
如图3a至图3c所示,其中,以刻蚀阻挡层5的材料为氧化铝为例,优选地,该步骤具体的包括:
S1、在形成有薄膜晶体管半导体有源层4的基底上沉积铝金属薄膜5-1,如图3a所示。
S2、对该层铝金属薄膜5-1采用一次构图工艺,形成半导体有源层上方的图案化的铝金属图形5-2,如图3b所示。该构图工艺包括光刻胶涂覆、曝光、显影和刻蚀工艺。
S3、将完成上述步骤的基底在含有氧气的环境中退火,将金属铝形成氧化铝,即形成了刻蚀阻挡层5的图形。其中,含有氧气的环境为空气环境即可,退火温度优选在260至320度之间,由于退火温度不是很高,此时将不会对半导体有源层4造成影响。如图3c所示。
当然,此处S2和S3步骤可以交换进行,即先进行S3步骤,将金属薄膜处理为金属氧化物,之后再采用构图工艺形成包括刻蚀阻挡层5的图形。
上述步骤只是以形成氧化铝材料的刻蚀阻挡层5为例进行说明的,形成其他金属氧化物材料的刻蚀阻挡层5的步骤与上述步骤类似,在此不重复赘述。
需要说明的是,步骤四形成刻蚀阻挡层5的步骤还可以是,直接通过物理气相沉积形成一层金属氧化物薄膜,通过构图工艺形成包括刻蚀阻挡层5的图形。而采用上述的热氧化的方式形成的金属氧化物刻蚀阻挡层5的步骤中在形成金属薄膜后,采用湿刻的方式对金属薄膜进行刻蚀形成图案化的金属薄膜,此时刻蚀工艺比较容易。
步骤五、在完成上述步骤的基底1上,形成源漏金属层薄膜,并通过构图工艺形成包括薄膜晶体管的源极6-1、漏极6-2的图形,且通过各自源、漏接触区与各自的有源层接触,如图2e所示。
其中,所述源漏金属层薄膜的材料可以是钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)中的一种或多种材料形成的,优先为Mo、Al或含Mo、Al的合金材料。
本实施例的薄膜晶体管的制备方法,可以避免采用传统的等离子增强化学气相沉积(plasma enhanced chemical vapordeposition,PECVD)技术形成氧化硅薄膜作为刻蚀阻挡层5时的高温工艺对半导体有源层4造成失氧的影响。所以本实施例的制备方法形成的薄膜晶体管的半导体特性和稳定性更好。
实施例3:
本实施例提供一种阵列基板,其包括上述的薄膜晶体管,当然还包括像素电极、公共电极等其他结构。
由于本实施例的阵列基板包括上述薄膜晶体管,故其性能更稳定。
实施例4:
本实施例提供一种显示装置,其包括上述阵列基板,该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置中具有实施例3中的阵列基板,故其性能更好。
当然,本实施例的显示装置中还可以包括其他常规结构,如电源单元、显示驱动单元等。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种薄膜晶体管,包括刻蚀阻挡层,其特征在于,所述刻蚀阻挡层的材料为金属氧化物,且所述金属氧化物的介电系数大于4F/m。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述刻蚀阻挡层的材料为:氧化铝、氧化钼、氧化钨中的任意一种或几种形成的复合材料。
3.根据权利要求1或2所述的薄膜晶体管,其特征在于,还包括设于刻蚀阻挡层下方的氧化物半导体有源层。
4.根据权利要求3所述的薄膜晶体管,其特征在于,还包括栅极、栅极绝缘层,所述栅极设于所述氧化物半导体有源层下方,并通过所述栅极绝缘层与氧化物半导体有源层隔开。
5.一种薄膜晶体管的制备方法,其特征在于,包括形成刻蚀阻挡层的步骤,其中所述刻蚀阻挡层的材料为介电系数大于4F/m的金属氧化物。
6.根据权利要求5所述的薄膜晶体管的制备方法,其特征在于,所述金属氧化物的材料为:氧化铝、氧化钼、氧化钨中的任意一种或几种形成的复合材料。
7.根据权利要求5或6所述的薄膜晶体管的制备方法,其特征在于,所述形成刻蚀阻挡层的步骤具体包括:
在基底上形成金属薄膜;
通过构图工艺形成包括图案化的金属薄膜的图形;
对完成上述步骤的基底放入含氧气体中并退火,使图案化的金属薄膜氧化为图案化的金属氧化物薄膜,从而形成包括刻蚀阻挡层的图形。
8.根据权利要求7所述的,薄膜晶体管的制备方法,其特征在于,所述退火的温度在260至320度之间。
9.根据权利要求7所述的薄膜晶体管的制备方法,其特征在于,在形成刻蚀阻挡层的步骤之前还包括:
在基底上通过构图工艺形成包括栅极的图形;
在完成上述步骤的基底上,形成栅极绝缘层;
在完成上述步骤的基底上,通过构图工艺形成包括氧化物半导体有源层的图形。
10.一种阵列基板,其特征在于,包括权利要求1~4中任意一种所述的薄膜晶体管。
11.一种显示装置,其特征在于,包括权利要求10所述的阵列基板。
CN201410441784.1A 2014-09-01 2014-09-01 薄膜晶体管及其制备方法、阵列基板、显示装置 Pending CN104300004A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410441784.1A CN104300004A (zh) 2014-09-01 2014-09-01 薄膜晶体管及其制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410441784.1A CN104300004A (zh) 2014-09-01 2014-09-01 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN104300004A true CN104300004A (zh) 2015-01-21

Family

ID=52319664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410441784.1A Pending CN104300004A (zh) 2014-09-01 2014-09-01 薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN104300004A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594183A (zh) * 2021-07-27 2021-11-02 上海大学 一种立体式双有源层氧化物薄膜晶体管及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147736A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN103236402A (zh) * 2013-04-27 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147736A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN103236402A (zh) * 2013-04-27 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594183A (zh) * 2021-07-27 2021-11-02 上海大学 一种立体式双有源层氧化物薄膜晶体管及其应用
CN113594183B (zh) * 2021-07-27 2023-09-22 上海大学 一种立体式双有源层氧化物薄膜晶体管及其应用

Similar Documents

Publication Publication Date Title
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN104701328B (zh) 一种阵列基板及其制造方法、显示装置
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103247531B (zh) 薄膜晶体管及其制作方法及显示器
US9461075B2 (en) Array substrate and manufacturing method thereof, and display device
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
CN109524476A (zh) 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
TWI546850B (zh) 顯示面板之製備方法
CN104392991A (zh) 一种阵列基板及其制备方法、显示装置
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
EP3001460A1 (en) Thin film transistor and preparation method therefor, display substrate, and display apparatus
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
CN104300004A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150121

RJ01 Rejection of invention patent application after publication