CN113594183A - 一种立体式双有源层氧化物薄膜晶体管及其应用 - Google Patents

一种立体式双有源层氧化物薄膜晶体管及其应用 Download PDF

Info

Publication number
CN113594183A
CN113594183A CN202110849212.7A CN202110849212A CN113594183A CN 113594183 A CN113594183 A CN 113594183A CN 202110849212 A CN202110849212 A CN 202110849212A CN 113594183 A CN113594183 A CN 113594183A
Authority
CN
China
Prior art keywords
layer
thin film
drain electrode
source electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110849212.7A
Other languages
English (en)
Other versions
CN113594183B (zh
Inventor
李喜峰
彭聪
胡孙洁
陈龙龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202110849212.7A priority Critical patent/CN113594183B/zh
Publication of CN113594183A publication Critical patent/CN113594183A/zh
Application granted granted Critical
Publication of CN113594183B publication Critical patent/CN113594183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明属于氧化物薄膜晶体管技术领域，尤其涉及一种立体式双有源层氧化物薄膜晶体管及其应用。本发明提供的立体式双有源层氧化物薄膜晶体管包括：绝缘衬底；缓冲层；第一源电极和第一漏电极；第一有源岛；第一绝缘层；栅电极；第二绝缘层；第二源电极和第二漏电极；第二有源岛；钝化层；第一接触孔；第四接触孔；第二接触孔；第三接触孔。本发明提供的立体式双有源层氧化物薄膜晶体管同时具有顶栅氧化物薄膜晶体管和底栅氧化物薄膜晶体管，且通过共用栅电极进行驱动，不仅减小了氧化物薄膜晶体管的面积，而且大幅度提升了薄膜晶体管的稳定性和开态电流。

Description

一种立体式双有源层氧化物薄膜晶体管及其应用
技术领域
本发明属于氧化物薄膜晶体管技术领域，尤其涉及一种立体式双有源层氧化物薄膜晶体管及其应用。
背景技术
薄膜晶体管作为一种场效应开关器件，在平板显示领域得到了广泛的应用。由于平板显示发展，对屏幕显示的像素要求越来越高，这也对薄膜晶体管开关器件提出了更小面积的要求。
目前被广泛研究的氧化物薄膜晶体管具有迁移率大、开态电流大、均匀性好、开关特性更优的特点，可以适用于目前广泛需求的高频、大尺寸、高分辨率的显示器。
但是，现有技术制备的氧化物薄膜晶体管包括顶栅薄膜晶体管和底栅薄膜晶体管，使用时需要将顶栅薄膜晶体管和底栅薄膜晶体管配合使用，导致薄膜晶体管稳定性差、面积大。
发明内容
有鉴于此，本发明提供了一种立体式双有源层氧化物薄膜晶体管及其应用，本发明提供的立体式双有源层氧化物薄膜晶体管有效减小了薄膜晶体管的面积且提高了薄膜晶体管的稳定性。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种立体式双有源层氧化物薄膜晶体管，包括：
绝缘衬底101；
覆盖所述绝缘衬底表面的缓冲层102；
未全覆盖所述缓冲层102表面且位于所述缓冲层102两端的第一源电极1031和第一漏电极1032；
覆盖所述第一源电极1031和第一漏电极1032之间的缓冲层102表面、第一源电极1031的部分表面和第一漏电极1032的部分表面的第一有源岛104；
覆盖所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面的第一绝缘层105；
连续覆盖所述第一绝缘层105的部分表面的栅电极106；
覆盖所述第一绝缘层105的剩余表面和所述栅电极106表面的第二绝缘层107，所述绝缘层107具有两个对称的凸起部分；
分别覆盖所述第二绝缘层107的两个凸起部分的表面的第二源电极1081和第二漏电极1082；
覆盖所述第二源电极1081和第二漏电极1082之间的所述第二绝缘层107表面、第二源电极1081的部分表面和第二漏电极1082的部分表面的第二有源岛109；
覆盖所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面和所述第二有源岛109表面的钝化层110；
所述第一源电极1031上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第一接触孔111-1；
所述第一漏电极1032上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第四接触孔111-4；
所述第二源电极1081上设置有贯穿所述钝化层110的第二接触孔111-2；
所述第二漏电极1082上设置有贯穿所述钝化层110的第三接触孔111-3。
优选的，所述第一源电极1031、所述第一漏电极1032、所述第二源电极1081和所述第二漏电极1082的厚度独立的为20～40nm。
优选的，所述第一有源岛104和所述第二有源岛109的厚度独立的为30～60nm。
优选的，所述栅电极106的厚度为20～40nm。
优选的，所述第一绝缘层105和第二绝缘层107的厚度独立的为280～300nm。
优选的，所述钝化层110的厚度为180～200nm。
优选的，所述缓冲层102的厚度为40～60nm，所述缓冲层的材质为无机氧化物。
优选的，所述第一源电极1031、所述第一漏电极1032、所述第二源电极1031和所述第二漏电极1032的材质独立地为导电金属、氧化铟锡、氧化锌铝和氧化铟中的任意一种。
优选的，所述第一接触孔111-1、第二接触孔111-2、第三接触孔111-3和第四接触孔111-4独立的为倒锥形孔。
本发明提供了上述技术方案所述的立体式双有源层氧化物薄膜晶体管作为场效应开关器件在有机发光显示、液晶显示、电子纸的有源驱动或集成电路中的应用。
本发明提供了一种立体式双有源层氧化物薄膜晶体管，包括：绝缘衬底101；覆盖所述绝缘衬底表面的缓冲层102；未全覆盖所述缓冲层102表面且位于所述缓冲层102两端的第一源电极1031和第一漏电极1032；覆盖所述第一源电极1031和第一漏电极1032之间的缓冲层102表面、第一源电极1031的部分表面和第一漏电极1032的部分表面的第一有源岛104；覆盖所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面的第一绝缘层105；连续覆盖所述第一绝缘层105的部分表面的栅电极106；覆盖所述第一绝缘层105的剩余表面和所述栅电极106表面的第二绝缘层107，所述绝缘层107具有两个对称的凸起部分；分别覆盖所述第二绝缘层107的两个凸起部分的表面的第二源电极1081和第二漏电极1082；覆盖所述第二源电极1081和第二漏电极1082之间的所述第二绝缘层107表面、第二源电极1081的部分表面和第二漏电极1082的部分表面的第二有源岛109；覆盖所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面和所述第二有源岛109表面的钝化层110；所述第一源电极1031上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第一接触孔111-1；所述第一漏电极1032上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第四接触孔111-4；所述第二源电极1081上设置有贯穿所述钝化层110的第二接触孔111-2；所述第二漏电极1082上设置有贯穿所述钝化层110的第三接触孔111-3。本发明提供的立体式双有源层氧化物薄膜晶体管同时具有顶栅氧化物薄膜晶体管和底栅氧化物薄膜晶体管，顶栅氧化物薄膜晶体管和底栅氧化物薄膜晶体管通过共用栅电极进行驱动，不仅减小了氧化物薄膜晶体管的面积，而且大幅度提升了薄膜晶体管的稳定性和开态电流。由实施例的结果表明，本发明提供的立体式双有源层氧化物薄膜晶体管开态电流为8×10-5A，能够同时实现顶栅氧化物薄膜晶体管和底栅氧化物薄膜晶体管的功能。
附图说明
图1为本发明实施例提供的制备方法流程图；
图2为本发明实施例制备的立体式双有源层氧化物薄膜晶体管的结构示意图；
图3为实施例2制备的立体式双有源层氧化物薄膜晶体管转移特性曲线图。
具体实施方式
本发明提供了一种立体式双有源层氧化物薄膜晶体管，包括：
绝缘衬底101；
覆盖所述绝缘衬底表面的缓冲层102；
未全覆盖所述缓冲层102表面且位于所述缓冲层102两端的第一源电极1031和第一漏电极1032；
覆盖所述第一源电极1031和第一漏电极1032之间的缓冲层102表面、第一源电极1031的部分表面和第一漏电极1032的部分表面的第一有源岛104；
覆盖所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面的第一绝缘层105；
连续覆盖所述第一绝缘层105的部分表面的栅电极106；
覆盖所述第一绝缘层105的剩余表面和所述栅电极106表面的第二绝缘层107，所述绝缘层107具有两个对称的凸起部分；
分别覆盖所述第二绝缘层107的两个凸起部分的表面的第二源电极1081和第二漏电极1082；
覆盖所述第二源电极1081和第二漏电极1082之间的所述第二绝缘层107表面、第二源电极1081的部分表面和第二漏电极1082的部分表面的第二有源岛109；
覆盖所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面和所述第二有源岛109表面的钝化层110；
所述第一源电极1031上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第一接触孔111-1；
所述第一漏电极1032上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第四接触孔111-4；
所述第二源电极1081上设置有贯穿所述钝化层110的第二接触孔111-2；
所述第二漏电极1082上设置有贯穿所述钝化层110的第三接触孔111-3。
本发明提供的立体式双有源层氧化物薄膜晶体管包括绝缘衬底101，在本发明中，所述绝缘衬底的材质优选为玻璃或塑料，本发明对所述绝缘衬底的厚度没有特殊要求。
本发明提供的立体式双有源层氧化物薄膜晶体管包括覆盖所述绝缘衬底表面的缓冲层102；在本发明中，所述缓冲层102的厚度优选为40～60nm，更优选为45～50nm；所述缓冲层的材质优选为无机氧化物或无机氮化物，更优选为氧化硅或氮化硅。
本发明提供的立体式双有源层氧化物薄膜晶体管包括未全覆盖在所述缓冲层102表面且位于所述缓冲层102两端的第一源电极1031和第一漏电极1032；所述第一源电极1031的厚度优选为20～40nm，更优选为25～35nm。在本发明中，所述第一源电极1031的材质优选为导电金属、氧化铟锡、氧化锌铝和氧化铟中的任意一种，所述导电金属优选为Al和/或Mo；在本发明的具体实施例中，所述第一源电极1031的材质优选为氧化铟锡。
在本发明中，所述第一漏电极1032的厚度优选为20～40nm，更优选为25～35nm。在本发明中，所述第一漏电极1032的材质优选为导电金属、氧化铟锡、氧化锌铝和氧化铟中的任意一种，所述导电金属优选为Al和/或Mo；在本发明的具体实施例中，所述第一漏电极1032的材质优选为氧化铟锡。
在本发明中，所述第一源电极1031和所述第一漏电极1032的间距优选为5～100nm。
本发明提供的立体式双有源层氧化物薄膜晶体管包括覆盖所述第一源电极1031和第一漏电极1032之间的缓冲层102表面、第一源电极1031的部分表面和所述第一漏电极1032的部分表面的第一有源岛104；在本发明的具体实施例中，所述第一有源岛104的形状优选为凹字形，所述第一有源岛104的凸起部分优选分别位于所述部分第一源电极1031表面和部分第一漏电极1032表面。在本发明中，所述第一有源岛104的厚度优选为30～60nm，更优选为35～50nm；在本发明中，所述第一有源岛104的材质优选为氧化锌、氧化锡、氧化锡锢、氧化铟锌、氧化铟嫁锌和氧化锌铟锡中的任意一种；更优选为氧化铟嫁锌或氧化锌铟锡。
本发明提供的立体式双有源层氧化物薄膜晶体管包括覆盖所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面的第一绝缘层105；在本发明的具体实施例中，所述第一绝缘层105的部分形状优选与所述第一有源岛104的形状相同，在本发明的具体实施例中，所述第一绝缘层105具有两个对称的凸起部分。在本发明中，所述第一绝缘层105的厚度优选为280～300nm；在本发明中，所述第一绝缘层105的材质优选为氧化物绝缘层，在本发明的具体实施例中，所述第一绝缘层105的材质优选为无机氧化物，更优选为氮化硅、氧化硅或氮化硅/氧化硅复合层；在本发明的具体实施例中，所述第一绝缘层105的材质优选为氧化硅。
本发明提供的立体式双有源层氧化物薄膜晶体管包括连续覆盖所述第一绝缘层105的部分表面的栅电极106；在本发明的具体实施例中，所述栅电极106的形状优选为凹字形，所述栅电极覆盖在所述第一绝缘层两个凸起以及两个凸起之间的表面；在本发明中，所述栅电极106的厚度优选为20～40nm，更优选为25～35nm；本发明对所述栅电极106的材质没有特殊要求。
本发明提供的立体式双有源层氧化物薄膜晶体管包括覆盖所述第一绝缘层105的剩余表面和所述栅电极106表面的第二绝缘层107；在本发明的具体实施例中，所述第二绝缘层107的部分形状优选与所述栅电极106的形状相同，在本发明中，所述第二绝缘层107具有两个对称的凸起部分。在本发明中，所述第二绝缘层107的厚度优选为280～300nm；在本发明中，所述第二绝缘层107的材质优选为无机氧化物，更优选为氮化硅、氧化硅或氮化硅/氧化硅复合层，在本发明的具体实施例中，所述第二绝缘层107的材质优选为氧化硅。
本发明提供的立体式双有源层氧化物薄膜晶体管包括分别覆盖所述第二绝缘层107的两个凸起部分的表面的第二源电极1081和第二漏电极1082；在本发明中，所述第二源电极1081的厚度优选为20～40nm，更优选为25～35nm；在本发明中，所述第二源电极1081的材质优选为导电金属、氧化铟锡、氧化锌铝和氧化铟中的任意一种，所述导电金属优选为Al和/或Mo；在本发明的具体实施例中，所述第二源电极1081的材质优选为氧化铟锡。
在本发明中，所述第二漏电极1082的厚度优选为20～40nm，更优选为25～35nm；在本发明中，所述第二漏电极1082的材质优选为导电金属、氧化铟锡、氧化锌铝和氧化铟中的任意一种，所述导电金属优选为Al和/或Mo；在本发明的具体实施例中，所述第二漏电极1082的材质优选为氧化铟锡。
本发明提供的立体式双有源层氧化物薄膜晶体管包括覆盖所述第二源电极1081和第二漏电极1082之间的第二绝缘层107表面、第二源电极1081的部分表面和第二漏电极1082的部分表面的第二有源岛109；本发明对所述第二有源岛109占所述第二源电极1081表面和所述第二漏电极1082表面的百分比没有特殊要求。在本发明中的具体实施中，所述第二有源岛109的形状优选为凹字形；在本发明的具体实施中，所述第二有源岛109的凹字形凸起部分的厚度优选为30～60nm，更优选为35～50nm；在本发明中，所述第二有源岛109的材质优选为主要有氧化锌、氧化锡、氧化锡锢、氧化铟锌、氧化铟嫁锌和氧化锌铟锡中的任意一种；更优选为氧化铟嫁锌或氧化锌铟锡。
本发明提供的立体式双有源层氧化物薄膜晶体管包括覆盖所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面、所述第二有源岛109表面的钝化层110；在本发明中，所述钝化层110的厚度优选为180～200nm；在本发明中，所述钝化层110的材质优选为无机氧化物，更优选为氮化硅、氧化硅或氮化硅/氧化硅复合层；在本发明的具体实施例中，所述钝化层110的材质优选为氧化硅。
本发明提供的立体式双有源层氧化物薄膜晶体管包括所述第一源电极1031上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第一接触孔111-1；所述第一漏电极1032上设置有同时贯穿所述钝化层110、第二绝缘层107和第一绝缘层105的第四接触孔111-4；所述第二源电极1081上设置有贯穿所述钝化层110的第二接触孔111-2；所述第二漏电极1082上设置有贯穿所述钝化层110的第三接触孔111-3。
在本发明中，所述第一接触孔111-1优选为倒锥形孔；所述第二接触孔111-2优选为倒锥形孔；所述第三接触孔111-3优选为倒锥形孔；所述第四接触孔111-4优选为倒锥形孔；本发明对所述锥形孔的具体形状没有特殊要求。
本发明提供的立体式双有源层氧化物薄膜晶体管，其中，所述缓冲层、所述第一源漏电极、所述第一有源岛和第一绝缘层构成底栅氧化物薄膜晶体管；所述第二绝缘层、第二源漏电极、第二有源岛和钝化层构成顶栅氧化物薄膜晶体管；底栅氧化物薄膜晶体管和顶栅氧化物薄膜晶体管通过共用栅电极进行驱动，不仅减小了氧化物薄膜晶体管的面积，而且大幅度提升了薄膜晶体管的稳定性和开态电流。
在本发明中，所述立体式双有源层氧化物薄膜晶体管的制备方法优选包括以下步骤：
在绝缘衬底101上制备覆盖在所述绝缘衬底表面的缓冲层102；
在所述缓冲层102上制备覆盖在所述缓冲层102表面且位于所述缓冲层102两端的第一源电极1031和所述第一漏电极1032；
在所述第一源电极1031和第一漏电极1032之间的缓冲层102表面、部分第一源电极1031表面和部分第一漏电极1032表面制备第一有源岛104；
在所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面制备第一绝缘层105；
在所述第一绝缘层105表面制备栅电极106；
在剩余部分所述第一绝缘层105表面和所述栅电极106表面制备第二绝缘层107，所述绝缘层107具有两个对称的凸起部分；
在所述第二绝缘层107的凸起部分表面制备第二源电极1081和所述第二漏电极1082；
在所述第二源电极1081和第二漏电极1082之间的第二绝缘层107表面、部分第二源电极1081表面和部分第二漏电极1082表面制备第二有源岛109；
在所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面、所述第二有源岛109表面制备钝化层110；
在所述钝化层110、第二绝缘层107和第一绝缘层105上制备与所述第一源电极1031接触的第一接触孔111-1；
在所述钝化层110、第二绝缘层107和第一绝缘层105上制备与所述第一漏电极1032接触的第四接触孔111-4；
在所述钝化层110上制备与所述第二源电极1081接触的第二接触孔111-2；
在所述钝化层110上制备与所述第二漏电极1082接触的第三接触孔111-3。
在本发明中，若无特殊说明，所述原料均为本领域技术人员熟知的市售产品。
本发明优选对所述绝缘衬底进行前处理，本发明对所述前处理的具体实施过程没有特殊要求，能够去除所述绝缘衬底表面的油污即可。
本发明在绝缘衬底101上制备覆盖所述绝缘衬底表面的缓冲层102；本发明对所述缓冲层102的制备方法没有特殊要求，采用本领域技术人员熟知的方法即可；在本发明的具体实施例中优选采用化学气相沉积法制备所述缓冲层102，所述化学气相沉积的时间优选为35～50s；本发明对所述化学气相沉积法具体实施过程没有特殊要求。在本发明的具体实施例中，当所述缓冲层102的材质优选为氧化硅，所述化学气相沉积的原料为硅烷和一氧化二氮，所述缓冲层的沉积厚度为60nm，沉积时间优选为50s。
得到所述缓冲层102后，本发明在所述缓冲层102上制备未全覆盖所述缓冲层102表面且位于所述缓冲层102两端的第一源电极1031和所述第一漏电极1032；在本发明中，所述第一源电极1031的制备方法优选为磁控溅射法，本发明对所述磁控溅射法的具体实施过程没有特殊要求，在本发明中的具体实施例中，所述磁控溅射的靶材优选金属靶材、氧化铟锡靶材、氧化锌铝把此案和氧化铟靶材中的任意一种；所述磁控溅射的时间优选为30～60s。
在本发明中，所述第一漏电极1032的制备方法优选为磁控溅射法，本发明对所述磁控溅射法的具体实施过程没有特殊要求。在本发明中的具体实施例中，所述磁控溅射的靶材优选金属靶材、氧化铟锡靶材、氧化锌铝把此案和氧化铟靶材中的任意一种；所述磁控溅射的时间优选为30～60s。
在本发明中，所述磁控溅射同时得到第一源极薄膜和第一漏极薄膜，本发明优选对所述第一源极薄膜进行后处理，得到所述第一源电极1031；在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的具体实施过程没有特殊要求。
在本发明中，所述磁控溅射同时得到第一漏极薄膜，本发明优选对所述第一漏极薄膜进行后处理，得到所述第一漏电极1032；在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的具体实施过程没有特殊要求。
得到所述第一源电极1031和所述第一漏电极1032后，本发明在所述第一源电极1031和第一漏电极1032之间的缓冲层102表面、所述第一源电极1031的部分表面和所述第一漏电极1032的部分表面制备第一有源岛104；在本发明中，所述第一有源岛104的制备方法优选包括磁控溅射法或溶液旋涂法；本发明对所述磁控溅射法或溶液旋涂法的具体实施过程没有特殊要求，在本发明中的具体实施例中，所述第一有源岛104的制备方法优选为磁控溅射法，所述磁控溅射的优选为氧化锌靶材、氧化锡靶材、氧化锡锢靶材、氧化铟锌靶材、氧化铟嫁锌靶材和氧化锌铟锡靶材中的任意一种；所述磁控溅射的时间优选为270～540s。
在本发明中，所述磁控溅射法或溶液旋涂法得到第一半导体薄膜，本发明优选对所述第一半导体薄膜进行后处理，得到所述第一有源岛104，在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的具体实施过程没有特殊要求。
得到所述第一有源岛104后，本发明在所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面制备第一绝缘层105；在本发明中，所述第一绝缘层105的制备方法优选为化学气相沉积法，本发明对所述化学气相沉积法具体实施过程没有特殊要求。在本发明的具体实施例中，所述化学气相沉积的制备原料为硅烷和一氧化二氮，所述化学气相沉积的沉积时间优选为700～750s。
得到第一绝缘层105后，在所述第一绝缘层105表面制备栅电极106；在本发明中，所述栅电极106的制备方法优选为磁控溅射法，本发明对所述磁控溅射法的具体实施过程没有特殊要求，在本发明的具体实施例中，所述磁控溅射的靶材优选为氧化铟锡，所述磁控溅射的时间优选为30～60s。
在本发明中，所述磁控溅射法得到栅电极薄膜，本发明优选对所述栅电极薄膜进行后处理，得到所述栅电极106；在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的具体实施过程没有特殊要求。
得到所述栅电极106后，在所述第一绝缘层105的剩余表面和所述栅电极106表面制备第二绝缘层107，所述绝缘层107具有两个对称的凸起部分；在本发明中，所述第二绝缘层107的制备方法优选为化学气相沉积法，本发明对所述化学气相沉积法具体实施过程没有特殊要求。在本发明的具体实施例中，所述化学气相沉积的制备原料为硅烷和一氧化二氮，所述化学气相沉积的沉积时间优选为700～750s。
得到所述第二绝缘层107后，本发明在所述第二绝缘层107的凸起部分表面分别制备第二源电极1081和所述第二漏电极1082；在本发明中，所述第二源电极1081和所述第二漏电极1082的制备方法优选为磁控溅射法，本发明对所述磁控溅射法的具体实施过程没有特殊要求，在本发明中的具体实施例中，所述磁控溅射的靶材优选金属靶材、氧化铟锡靶材、氧化锌铝把此案和氧化铟靶材中的任意一种；所述磁控溅射的时间优选为30～60s。
在本发明中，所述磁控溅射同时得到第一源极薄膜和第一漏极薄膜，本发明优选对所述第一源极薄膜进行后处理，得到所述第二源电极1081；在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的具体实施过程没有特殊要求。
在本发明中，所述磁控溅射同时得到第二漏极薄膜，本发明优选对所述第一漏极薄膜进行后处理，得到所述第二漏电极1082；在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的具体实施过程没有特殊要求。
得到所述第二源电极1081和所述第二漏电极1082后，本发明在在所述第二源电极1081和第二漏电极1082之间的第二绝缘层107表面、所述第二源电极1081的部分表面和所述第二漏电极1082的部分表面制备第二有源岛109；在本发明中，所述第二有源岛109的制备方法优选包括磁控溅射法或溶液旋涂法；本发明对所述磁控溅射法或溶液旋涂法的具体实施过程没有特殊要求，在本发明中的具体实施例中，所述第二有源岛109的制备方法优选为磁控溅射法，所述磁控溅射的优选为氧化锌靶材、氧化锡靶材、氧化锡锢靶材、氧化铟锌靶材、氧化铟嫁锌靶材和氧化锌铟锡靶材中的任意一种；所述磁控溅射的时间优选为270～540s。
在本发明中，所述磁控溅射法或溶液旋涂法得到第二半导体薄膜，本发明优选对所述第二半导体薄膜进行后处理，得到所述第二有源岛109，在本发明中，所述后处理优选包括依次进行：前烘、曝光、显影、刻蚀、后烘和去胶；在本发明中，所述刻蚀优选为湿法刻蚀，在本发明中的具体实施例中，所述湿法刻蚀的刻蚀液优选为草酸溶液，本发明对所述草酸溶液的质量浓度没有特殊要求；本发明对所述前烘、曝光、显影、后烘和去胶的的具体实施过程没有特殊要求。
得到第二有源岛109后，本发明在所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面和所述第二有源岛109表面制备钝化层110；在本发明中，所述钝化层110的制备方法优选为化学气相沉积法，本发明对所述化学气相沉积法具体实施过程没有特殊要求。在本发明的具体实施例中，所述化学气相沉积的制备原料为硅烷和一氧化二氮，所述化学气相沉积的沉积时间优选为450～500s。
本发明在所述钝化层110、第二绝缘层107和第一绝缘层105上制备与所述第一源电极1031接触的第一接触孔111-1；在本发明中，所述第一接触孔111-1的制备方法优选为干刻，本发明对所述干刻的具体实施过程没有特殊要求。
本发明在所述钝化层110、第二绝缘层107和第一绝缘层105上制备与所述第一漏电极1032接触的第四接触孔111-4；在本发明中，所述第四接触孔111-4的制备方法优选为干刻，本发明对所述干刻的具体实施过程没有特殊要求。
本发明在所述钝化层110上制备与所述第二源电极1081接触的第二接触孔111-2；在本发明中，所述第二接触孔111-2的制备方法优选为干刻，本发明对所述干刻的具体实施过程没有特殊要求。
本发明在所述钝化层110上制备与所述第二漏电极1082接触的第三接触孔111-3。在本发明中，所述第三接触孔111-3的制备方法优选为干刻，本发明对所述干刻的具体实施过程没有特殊要求。
本发明提供了上述技术方所述的立体式双有源层氧化物薄膜晶体管的制备方法，在制备顶栅氧化物薄膜晶体管的同时，能制备出底栅氧化物薄膜晶体管，两者共用栅电极进行驱动，简化了制备氧化物薄膜晶体管的工艺步骤，降低了氧化物薄膜晶体管的制备成本。
本发明提供了上述技术方案所述的立体式双有源层氧化物薄膜晶体管作为场效应开关器件在有机发光显示、液晶显示、电子纸的有源驱动或集成电路中的应用。
下面将结合本发明中的实施例，对本发明中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
按照图1所示的工艺流程图制备图2所示的立体式双有源层氧化物薄膜晶体管；
将玻璃衬底除去表面油污后采用化学气相沉积法，以气态硅烷、氨气和一氧化二氮为沉积原料，沉积时间为35s，在玻璃衬底表面沉积40nm厚的氮化硅缓冲层102；采用磁控溅射的方法，以氧化铟锡为靶材，溅射时间为30s，在缓冲层102表面且位于所述缓冲层102两端同时溅射第一源极薄膜和第一漏极薄膜，对第一源极薄膜和第一漏极薄膜分别依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘，得到厚度为30nm的氧化铟锡第一源电极1031和厚度为30nm的氧化铟锡第一漏电极1032；采用磁控溅射的方法，以氧化铟镓锌为靶材，溅射时间为360s，在第一源电极1031和第一漏电极1032之间的缓冲层102表面、第一源电极1031的部分表面和第一漏电极1032的部分表面溅射第一半导体薄膜，对第一半导体薄膜依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘，得到厚度为40nm的氧化锌铟锌第一有源岛104；采用化学气相沉积的方法，以气态硅烷、一氧化二氮为沉积原料，沉积时间为700s，在所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面溅射厚度为280nm的氧化硅第一绝缘层105；采用磁控溅射的方法，以氧化铟锡为靶材，溅射时间为30s，在第一绝缘层105表面溅射栅电极薄膜，对栅电极薄膜依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘，得到厚度为30nm的栅电极106；采用化学气相沉积的方法，以气态硅烷、一氧化二氮为沉积原料，沉积时间为700s，在剩余部分所述第一绝缘层105表面和所述栅电极106表面溅射厚度为280nm的氧化硅第二绝缘层107；采用磁控溅射的方法，以氧化铟锡为靶材，溅射时间为30s，在所述第二绝缘层107的凸起部分表面同时溅射第二源极薄膜和第二漏极薄膜，对第二源极薄膜和第二漏极薄膜分别依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘，得到厚度为30nm的氧化铟锡第二源电极1081和厚度为30nm的氧化铟锡第二漏电极1082；采用磁控溅射的方法，以氧化铟镓锌为靶材，溅射时间为360s，在所述第二源电极1081和第二漏电极1082之间的第二绝缘层107表面、第二源电极1081的部分表面和第二漏电极1082的部分表面溅射第二半导体薄膜，对第二半导体薄膜依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘，得到厚度为40nm的氧化锌铟锡第二有源岛109；采用化学气相沉积的方法，以气态硅烷、一氧化二氮为原料，沉积时间为450s，在所述第二绝缘层107的的外沿表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面和所述第二有源岛109表面溅射厚度为180nm的无机氧化物钝化层110；采用干刻法在钝化层110、第二绝缘层107和第一绝缘层105上制备与第一源电极1031接触的第一接触孔111-1和与第一漏电极1032接触的第四接触孔111-4；采用干刻法在所述钝化层110上制备与第二源电极1081接触的第二接触孔111-2和与第二漏电极1082接触的第三接触孔111-3。
实施例2
按照图1所示的工艺流程图制备图2所示的立体式双有源层氧化物薄膜晶体管；
将玻璃衬底除去表面油污后采用化学气相沉积法，以气态硅烷、氨气、氮气为沉积原料，沉积时间为50s，在玻璃衬底表面沉积60nm厚的氮化硅缓冲层102；采用磁控溅射的方法，以氧化铟锡为靶材，溅射时间为60s，在缓冲层102上表面且位于所述缓冲层102两端同时溅射第一源极薄膜和第一漏极薄膜，对第一源极薄膜和第一漏极薄膜分别依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘和去胶，得到厚度为40nm的氧化铟锡第一源电极1031和厚度为40nm的氧化铟锡第一漏电极1032；采用磁控溅射的方法，以氧化铟镓锌为靶材，溅射时间为540s，在第一源电极1031和第一漏电极1032之间的缓冲层102表面、部分第一源电极1031表面和部分第一漏电极1032表面溅射第一半导体薄膜，对第一半导体薄膜依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘和去胶，得到厚度为60nm的氧化锌铟锡第一有源岛104；采用化学气相沉积，硅烷、一氧化二氮为沉积原料，沉积时间为750s，在所述第一源电极1031的剩余表面、所述第一漏电极1032的剩余表面和所述第一有源岛104表面溅射厚度为300nm的无机氧化物第一绝缘层105；采用磁控溅射的方法，以氧化铟锡为靶材，溅射时间为60s，在第一绝缘层105表面溅射栅电极薄膜，对栅电极薄膜依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘和去胶，得到厚度为40nm的栅电极106；采用化学气相沉积，硅烷、一氧化二氮为沉积原料，沉积时间为750s，在剩余部分所述第一绝缘层105表面和所述栅电极106表面溅射厚度为300nm的无机氧化物第二绝缘层107；采用磁控溅射的方法，以氧化铟锡为靶材，溅射时间为60s，在所述第二绝缘层107的凸起部分表面同时溅射第二源极薄膜和第二漏极薄膜，对第二源极薄膜和第二漏极薄膜分别依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘和去胶，得到厚度为40nm的氧化铟锡第二源电极1081和厚度为40nm的氧化铟锡第二漏电极1082；采用磁控溅射的方法，以氧化铟镓锌为靶材，溅射时间为540s，在所述第二源电极1081和第二漏电极1082之间的第二绝缘层107表面、部分第二源电极1081表面和部分第二漏电极1082表面溅射第二半导体薄膜，对第二半导体薄膜依次进行涂胶、前烘、曝光、显影、湿法刻蚀(刻蚀液为草酸溶液)、后烘和去胶，得到厚度为60nm的氧化锌铟锡第二有源岛109；采用化学气相沉积，硅烷、一氧化二氮为沉积原料，沉积时间为500s，，在在所述第二绝缘层107的外沿部分表面、所述第二源电极1081的剩余表面、所述第二漏电极1082的剩余表面和所述第二有源岛109表面溅射厚度为200nm的无机氧化物钝化层110；采用干刻法在钝化层110、第二绝缘层107和第一绝缘层105上制备与第一源电极1031接触的第一接触孔111-1和与第一漏电极1032接触的第四接触孔111-4；采用干刻法在所述钝化层110上制备与第二源电极1081接触的第二接触孔111-2和与第二漏电极1082接触的第三接触孔111-3。
测试例1
对实施例1制备的立体式双有源层氧化物薄膜晶体管进行测试：
底部顶栅薄膜晶体管测试：
采用4200半导体参数测试仪对立体式双有源层氧化物薄膜晶体管进行电学性能测试，将4200半导体参数测试仪的源极与第一源电极1031连接，并设置电压为0V；4200半导体参数测试仪的漏极与第一漏电极1032连接，并设置电压为10V；4200半导体参数测试仪的栅极与栅电极106连接，并设置电压为扫描电压，扫描范围为-20V到20V。
顶部底栅薄膜晶体管测试：
采用4200半导体参数测试仪对立体式双有源层氧化物薄膜晶体管进行电学性能测试，将4200半导体参数测试仪的源极与第二源电极1081连接，并设置电压为0V；4200半导体参数测试仪的漏极与第二漏电极1082连接，并设置电压为10V；4200半导体参数测试仪的栅极与栅电极106连接，并设置电压为扫描电压，扫描范围为-20V到20V。
测试结果如图3所示，由图2可以得出，本发明提供的立体式双有源层氧化物薄膜晶体管能够通过源漏电极的切换，实现顶栅和底栅薄膜晶体管的自由选择，减少了薄膜晶体管的面积，有效增加了工作效率，并且制备的器件具有良好的性能，界面缺陷少，开关比大，阈值电压接近于0，能够满足平面显示背板驱动的需求。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种立体式双有源层氧化物薄膜晶体管，包括：
绝缘衬底(101)；
覆盖所述绝缘衬底(101)表面的缓冲层(102)；
未全覆盖所述缓冲层(102)表面且位于所述缓冲层(102)两端的第一源电极(1031)和第一漏电极(1032)；
覆盖所述第一源电极(1031)和第一漏电极(1032)之间的缓冲层(102)表面、第一源电极(1031)的部分表面和第一漏电极(1032)的部分表面的第一有源岛(104)；
覆盖所述第一源电极(1031)的剩余表面、所述第一漏电极(1032)的剩余表面和所述第一有源岛(104)表面的第一绝缘层(105)；
连续覆盖所述第一绝缘层(105)的部分表面的栅电极(106)；
覆盖所述第一绝缘层(105)的剩余表面和所述栅电极(106)表面的第二绝缘层(107)，所述绝缘层(107)具有两个对称的凸起部分；
分别覆盖所述第二绝缘层(107)的两个凸起部分的表面的第二源电极(1081)和第二漏电极(1082)；
覆盖所述第二源电极(1081)和第二漏电极(1082)之间的所述第二绝缘层(107)表面、第二源电极(1081)的部分表面和第二漏电极(1082)的部分表面的第二有源岛(109)；
覆盖所述第二绝缘层(107)的外沿部分表面、所述第二源电极(1081)的剩余表面、所述第二漏电极(1082)的剩余表面和所述第二有源岛(109)表面的钝化层(110)；
所述第一源电极(1031)上设置有同时贯穿所述钝化层(110)、第二绝缘层(107)和第一绝缘层(105)的第一接触孔(111-1)；
所述第一漏电极(1032)上设置有同时贯穿所述钝化层(110)、第二绝缘层(107)和第一绝缘层(105)的第四接触孔(111-4)；
所述第二源电极(1081)上设置有贯穿所述钝化层(110)的第二接触孔(111-2)；
所述第二漏电极(1082)上设置有贯穿所述钝化层(110)的第三接触孔(111-3)。
2.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述第一源电极(1031)、所述第一漏电极(1032)、所述第二源电极(1081)和所述第二漏电极(1082)的厚度独立的为20～40nm。
3.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述第一有源岛(104)和所述第二有源岛(109)的厚度独立的为30～60nm。
4.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述栅电极(106)的厚度为20～40nm。
5.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述第一绝缘层(105)和第二绝缘层(107)的厚度独立的为280～300nm。
6.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述钝化层(110)的厚度为180～200nm。
7.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述缓冲层(102)的厚度为40～60nm，所述缓冲层的材质为无机氧化物。
8.根据权利要求1或2所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述第一源电极(1031)、所述第一漏电极(1032)、所述第二源电极(1031)和所述第二漏电极(1032)的材质独立地为导电金属、氧化铟锡、氧化锌铝和氧化铟中的任意一种。
9.根据权利要求1所述的立体式双有源层氧化物薄膜晶体管，其特征在于，所述第一接触孔(111-1)、第二接触孔(111-2)、第三接触孔(111-3)和第四接触孔(111-4)独立的为倒锥形孔。
10.权利要求1～9任一项所述的立体式双有源层氧化物薄膜晶体管作为场效应开关器件在有机发光显示、液晶显示、电子纸的有源驱动或集成电路中的应用。
CN202110849212.7A 2021-07-27 2021-07-27 一种立体式双有源层氧化物薄膜晶体管及其应用 Active CN113594183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110849212.7A CN113594183B (zh) 2021-07-27 2021-07-27 一种立体式双有源层氧化物薄膜晶体管及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110849212.7A CN113594183B (zh) 2021-07-27 2021-07-27 一种立体式双有源层氧化物薄膜晶体管及其应用

Publications (2)

Publication Number Publication Date
CN113594183A true CN113594183A (zh) 2021-11-02
CN113594183B CN113594183B (zh) 2023-09-22

Family

ID=78250386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110849212.7A Active CN113594183B (zh) 2021-07-27 2021-07-27 一种立体式双有源层氧化物薄膜晶体管及其应用

Country Status (1)

Country Link
CN (1) CN113594183B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204520B1 (en) * 1997-07-29 2001-03-20 Lg. Philips Lcd Co., Ltd. Thin film transistor, liquid crystal display and fabricating methods thereof
CN104300004A (zh) * 2014-09-01 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104752426A (zh) * 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
US20160005869A1 (en) * 2013-12-25 2016-01-07 Boe Technology Group Co., Ltd. Oxide thin film transistor, display device, and method for manufacturing array substrate
KR20170025248A (ko) * 2015-08-28 2017-03-08 (주)디엔에프 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
CN106601621A (zh) * 2017-01-12 2017-04-26 上海大学 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
WO2018010214A1 (zh) * 2016-07-13 2018-01-18 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管阵列基板的制作方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
CN111710725A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 双栅电极金属氧化物薄膜晶体管及其制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204520B1 (en) * 1997-07-29 2001-03-20 Lg. Philips Lcd Co., Ltd. Thin film transistor, liquid crystal display and fabricating methods thereof
US20160005869A1 (en) * 2013-12-25 2016-01-07 Boe Technology Group Co., Ltd. Oxide thin film transistor, display device, and method for manufacturing array substrate
CN104752426A (zh) * 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
CN104300004A (zh) * 2014-09-01 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR20170025248A (ko) * 2015-08-28 2017-03-08 (주)디엔에프 이중층 게이트 절연막을 포함하는 박막 트랜지스터 및 이의 제조방법
WO2018010214A1 (zh) * 2016-07-13 2018-01-18 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管阵列基板的制作方法
CN106601621A (zh) * 2017-01-12 2017-04-26 上海大学 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
CN111710725A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 双栅电极金属氧化物薄膜晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王冶;李东茂;王超;: "铝掺杂氧化锌薄膜晶体管研究发展现状", 科学技术创新, no. 26 *

Also Published As

Publication number Publication date
CN113594183B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN207216226U (zh) 显示装置
US9620651B2 (en) Thin film transistor, manufacturing method thereof and array substrate
CN113257840A (zh) 显示设备
CN103217840B (zh) 一种阵列基板、制备方法以及液晶显示装置
US9741752B1 (en) Method for manufacturing TFT substrate
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
WO2018040608A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
GB2530223B (en) Method for manufacturing thin-film transistor array substrate
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
CN107346083A (zh) 显示装置
TWI590423B (zh) 顯示裝置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN107507850A (zh) 一种阵列基板及其制作方法、显示装置
CN106611764B (zh) 显示设备
US20170160613A1 (en) Tft substrates, tft transistors and the manufacturing methods thereof
US10714514B2 (en) Back-channel-etched TFT substrate
CN113594183B (zh) 一种立体式双有源层氧化物薄膜晶体管及其应用
CN103295906B (zh) 一种薄膜晶体管的制作方法和薄膜晶体管
US7479417B2 (en) Method for manufacturing contact structure of pixel electrode of liquid crystal display device
US20190386149A1 (en) Back-channel-etch type oxide semiconductor tft substrate and fabricating methods thereof
CN103715200A (zh) 阵列基板及其制备方法、显示装置
CN113629070A (zh) 阵列基板、阵列基板的制作方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant