CN106601621A - 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 - Google Patents
薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 Download PDFInfo
- Publication number
- CN106601621A CN106601621A CN201710019770.4A CN201710019770A CN106601621A CN 106601621 A CN106601621 A CN 106601621A CN 201710019770 A CN201710019770 A CN 201710019770A CN 106601621 A CN106601621 A CN 106601621A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- electrode
- drain electrode
- thin film
- preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000002360 preparation method Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 6
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000002985 plastic film Substances 0.000 claims description 3
- 229920006255 plastic film Polymers 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052809 inorganic oxide Inorganic materials 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种薄膜晶体管的制备方法，制备方法包括：设置基板，在基板上制备栅极薄膜；对栅极薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成栅电极；在栅电极上制备绝缘层，并在绝缘层上制备源漏电极层；对源漏电极层依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，同时形成漏电极、源电极和导电孤岛，其中导电孤岛位于漏电极及源电极之间；在漏电极、源电极及导电孤岛之间的间隙内制备半导体层。本发明提供的薄膜晶体管的制备方法，在刻蚀源漏电极的同时，能在源漏电极沟道间制备得到纳米级的导电孤岛，简化了制备薄膜晶体管的工艺步骤，降低了薄膜晶体管的制备成本，而且大幅度提升了薄膜晶体管的稳定性和开态电流。
Description
技术领域
本发明涉及晶体管领域，特别是涉及一种薄膜晶体管的制备方法。
背景技术
薄膜晶体管作为一种场效应开关器件，在有源阵列显示器驱动等显示领域得到了广泛的应用。目前被产业界广泛采用的硅基薄膜晶体管主要是非晶硅薄膜晶体管和多晶硅薄膜晶体管。由于非晶薄膜晶体管迁移率低且电学特性不稳定等因素使其在有机发光二极管(Organic Light-Emitting Diode,OLED)等新兴显示方面的应用受到很大限制。而多晶硅薄膜晶体管的制作成本高，器件性能的均匀性较差，器件性能不稳定，也不满足大尺寸平板显示应用的要求。
目前被广泛研究的氧化物薄膜晶体管具有迁移率大、开态电流大、均匀性好、开关特性更优的特点，可以适用于目前广泛需求的高频、大尺寸、高分辨率的显示器。氧化物薄膜晶体管的有源层主要有氧化锌(ZnO)，氧化锡(SnO2)，氧化锡铟(ZTO)，氧化铟锌(IZO)，氧化铟镓锌(IGZO)，氧化锌铟锡(ZITO)，氧化铪铟锌(HIZO)等。但是目前采用以上材料作为薄膜晶体管的有源层的薄膜晶体管存在开态电流不高的电学特征。针对以上问题，可以通过在源漏电极沟道中制备出纳米级的导电孤岛来提高薄膜晶体管的开态电流。
但是，现有的在源漏电极沟道之间制备导电孤岛的技术，不能在刻蚀源漏电极的同时，在源漏电极沟道间制备纳米级的导电孤岛，实施过程过于繁琐，实施成本高，而且通过上述技术制备的薄膜晶体管稳定性较差。因此，制备薄膜晶体管时，如何刻蚀源漏电极的同时，在源漏电极沟道间制备纳米级的导电孤岛，成为本领域技术人员亟待解决的技术问题。
发明内容
本发明的目的是提供一种薄膜晶体管的制备方法，该方法可在刻蚀源漏电极的同时，在源漏电极沟道间制备纳米级的导电孤岛。
为实现上述目的，本发明提供了如下方案：
一种薄膜晶体管的制备方法，所述制备方法包括：
设置基板，在所述基板上制备栅极薄膜；
对所述栅极薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成栅电极；
在所述栅电极上制备绝缘层，并在所述绝缘层上制备源漏电极层；
对所述源漏电极层依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，同时形成漏电极、源电极和导电孤岛，其中所述导电孤岛位于所述漏电极及所述源电极之间；
在所述漏电极、所述源电极及所述导电孤岛之间的间隙内制备半导体层。
可选的，所述栅极薄膜的厚度范围是40-60nm。
可选的，所述在所述基板上制备栅极薄膜包括：通过磁控溅射法制备栅极薄膜。
可选的，所述在所述栅电极上制备绝缘层包括：通过磁控溅射或溶液旋涂法形成绝缘薄膜，对所述绝缘薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成绝缘层。
可选的，所述绝缘层为氧化物绝缘层。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供的薄膜晶体管的制备方法，在刻蚀源漏电极的同时，能在源漏电极沟道间制备得到纳米级的导电孤岛，简化了制备薄膜晶体管的工艺步骤，降低了薄膜晶体管的制备成本，而且大幅度提升了薄膜晶体管的稳定性和开态电流。
本发明的目的还在于提供一种薄膜晶体管，所述晶体管的导电孤岛，是与源漏电极同时制备得到的。
为实现上述目的，本发明提供了如下方案：
一种具有导电孤岛的薄膜晶体管，所述薄膜晶体管根据上述薄膜晶体管的制备方法制备，所述薄膜晶体管包括：绝缘衬底，栅电极，绝缘层，漏电极，源电极，导电孤岛和半导体层；其中，
所述栅电极位于所述绝缘衬底上；所述栅电极的上表面的一部分覆盖有所述绝缘层，所述漏电极、所述源电极、所述导电孤岛和所述半导体层分别设置在所述绝缘层上，所述导电孤岛设置在所述漏电极及所述源电极之间，所述半导体层设置在所述漏电极、所述源电极及所述导电孤岛之间的间隙内。
可选的，所述绝缘衬底为玻璃或者塑料薄膜。
可选的，所述漏电极、所述源电极和所述导电孤岛为导电半导体材料。
可选的，所述栅电极为金属薄膜或者金属氧化物薄膜。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供的晶体管，其导电孤岛是与源漏电极同时制备得到的。薄膜晶体管的制备步骤简单，制备成本较低，而且薄膜晶体管的稳定性好，开态电流高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1薄膜晶体管的制备方法的流程图；
图2为本发明实施例2薄膜晶体管的平面图；
图3为本发明实施例2薄膜晶体管的栅极的结构示意图；
图4为本发明实施例2薄膜晶体管的绝缘层的结构示意图；
图5为本发明实施例2薄膜晶体管的漏电极，源电极，孤立电极的结构示意图；
图6为本发明实施例2薄膜晶体管的氧化物半导体层的结构示意图；
图7为本发明实施例2薄膜晶体管的漏电极，源电极，孤立电极的SEM照片。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种薄膜晶体管的制备方法，该方法可在蚀源漏电极的同时，在源漏电极沟道间制备纳米级的导电孤岛。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例1：如图1所示，薄膜晶体管的制备方法包括：
步骤1：设置基板，在基板上通过磁控溅射法制备栅极薄膜。具体地，栅极薄膜的厚度范围是40-60nm。
步骤2：对栅极薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成栅电极。
步骤3：在栅电极上制备绝缘层，并在绝缘层上制备源漏电极层。具体地，在栅电极上通过磁控溅射或溶液旋涂法形成绝缘薄膜，对所述绝缘薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成绝缘层。可选地，绝缘层为氧化物绝缘层。本实施例中绝缘层为无机氧化物绝缘层，漏电极层设置为氧化铟锡薄膜(Indium Tin Oxides，ITO)材料，但并不以此为限。
步骤4：对源漏电极层依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，同时形成漏电极、源电极和导电孤岛，其中导电孤岛位于漏电极及源电极之间。
步骤5：在漏电极、源电极及导电孤岛之间的间隙内通过磁控溅射或溶液旋涂法制备半导体薄膜，对形成的半导体薄膜一次进行涂胶，烘烤，光刻，显影，刻蚀和去胶形成半导体层。可选地，半导体层为无机氧化物半导体层。
具体地，步骤4中形成漏电极、源电极和导电孤岛包括：
在绝缘层上采用磁控溅射法制备源漏电极层，其溅射条件为：本底真空为10-3～10-4Pa，溅射时气压为0.1-1Pa。
对源漏电极层依次进行涂胶，烘烤，光刻，显影，湿法刻蚀同时形成漏电极、源电极及漏源之间的孤立电极，即导电孤岛。湿法刻蚀液为硝酸，硫酸，草酸和去离子水的混合液，通过调整刻蚀液的用量以及刻蚀时间可以形成特定的漏电极、源电极、位于漏电极和源电极之间的孤立电极，即导电孤岛。在源漏电极沟道中制备的导电孤岛为纳米级导电孤岛，可大幅度地提升薄膜晶体管的开态电流。
本实施例采用湿法刻蚀形成漏电极、源电极和孤立电极。通过控制刻蚀条件，可在形成漏电极和源电极的同时，在漏电极和源电极之间形成许多孤立的电极，这些电极之间存在许多导电沟道，增加了薄膜晶体管的导电能力，从而提高了薄膜晶体管的开态电流。
实施例2：一种具有导电孤岛的薄膜晶体管，所述薄膜晶体管根据上述薄膜晶体管的制备方法制备，如图2所示，薄膜晶体管包括：绝缘衬底101，栅电极102，绝缘层103，漏电极104a，源电极104b，导电孤岛104c和半导体层105。
其中，如图3所示，栅电极102位于绝缘衬底101上。由图4和图1可知，栅电极102的上表面的一部分覆盖有绝缘层103。如图5所示，漏电极104a、源电极104b、导电孤岛104c分别设置在绝缘层103上，导电孤岛104c设置在漏电极104a及源电极104b之间。由图6和图1可知，半导体层105设置在绝缘层103上，且设置在漏电极104a、源电极104b及导电孤岛104c之间的间隙内。如图7所示为本实施例薄膜晶体管的源电极、漏电极及孤立电极的扫描电子显微镜(scanning electron microscope，SEM)照片。
可选的，绝缘衬底101为玻璃或者塑料薄膜。栅电极102为金属薄膜或者金属氧化物薄膜，具体地，栅电极102为铟锡氧化物薄膜。漏电极104a、源电极104b和导电孤岛104c为导电半导体，具体地，漏电极104a、源电极104b和导电孤岛104c为铟锡氧化物。半导体层105为无机氧化物半导体层。
为了进一步提高薄膜晶体管的电学性能，本发明提供的薄膜晶体管的制备方法，在制备源漏电极的同时，可在源漏电极沟道间制备得到纳米级的导电孤岛，源漏电极和导电孤岛是在同一步工艺中同时得到。与现有技术相比，本发明提供的制备方法可节约制备成本，简化工艺步骤，并且利用本发明提供的制备方法得到的带有纳米级导电孤岛的薄膜晶体管，开态电流大，稳定性好，具有更好的电学性能。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种薄膜晶体管的制备方法，其特征在于，所述制备方法包括：
设置基板，在所述基板上制备栅极薄膜；
对所述栅极薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成栅电极；
在所述栅电极上制备绝缘层，并在所述绝缘层上制备源漏电极层；
对所述源漏电极层依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，同时形成漏电极、源电极和导电孤岛，其中所述导电孤岛位于所述漏电极及所述源电极之间；
在所述漏电极、所述源电极及所述导电孤岛之间的间隙内制备半导体层。
2.根据权利要求1所述的制备方法，其特征在于，所述栅极薄膜的厚度范围是40-60nm。
3.根据权利要求1所述的制备方法，其特征在于，所述在所述基板上制备栅极薄膜包括：通过磁控溅射法制备栅极薄膜。
4.根据权利要求1所述的制备方法，其特征在于，所述在所述栅电极上制备绝缘层包括：通过磁控溅射或溶液旋涂法形成绝缘薄膜，对所述绝缘薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成绝缘层。
5.根据权利要求1所述的制备方法，其特征在于，所述绝缘层为氧化物绝缘层。
6.一种具有导电孤岛的薄膜晶体管，所述薄膜晶体管根据权利要求1-5中任一项所述的薄膜晶体管的制备方法制备，其特征在于，所述薄膜晶体管包括：绝缘衬底，栅电极，绝缘层，漏电极，源电极，导电孤岛和半导体层；其中，
所述栅电极位于所述绝缘衬底上；所述栅电极的上表面的一部分覆盖有所述绝缘层，所述漏电极、所述源电极、所述导电孤岛和所述半导体层分别设置在所述绝缘层上，所述导电孤岛设置在所述漏电极及所述源电极之间，所述半导体层设置在所述漏电极、所述源电极及所述导电孤岛之间的间隙内。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述绝缘衬底为玻璃或者塑料薄膜。
8.根据权利要求6所述的薄膜晶体管，其特征在于，所述漏电极、所述源电极和所述导电孤岛为导电半导体材料。
9.根据权利要求6所述的薄膜晶体管，其特征在于，所述栅电极为金属薄膜或者金属氧化物薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710019770.4A CN106601621B (zh) | 2017-01-12 | 2017-01-12 | 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710019770.4A CN106601621B (zh) | 2017-01-12 | 2017-01-12 | 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601621A true CN106601621A (zh) | 2017-04-26 |
| CN106601621B CN106601621B (zh) | 2019-04-12 |
Family
ID=58582731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710019770.4A Active CN106601621B (zh) | 2017-01-12 | 2017-01-12 | 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601621B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951924A (zh) * | 2021-02-02 | 2021-06-11 | Tcl华星光电技术有限公司 | Tft器件及其制备方法 |
| EP3703136A4 (en) * | 2017-10-25 | 2021-07-07 | BOE Technology Group Co., Ltd. | THIN LAYER TRANSISTOR, ITS MANUFACTURING PROCESS AND ASSOCIATED NETWORK SUBSTRATE, AND ELECTRONIC DEVICE |
| CN113594183A (zh) * | 2021-07-27 | 2021-11-02 | 上海大学 | 一种立体式双有源层氧化物薄膜晶体管及其应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1949542A (zh) * | 2006-11-10 | 2007-04-18 | 清华大学 | 一种具有非连续导电膜的薄膜晶体管 |
| JP2010238849A (ja) * | 2009-03-31 | 2010-10-21 | Dainippon Printing Co Ltd | 有機薄膜トランジスタ、その製造方法、画像表示装置及びオンデマンド回路基板 |
| CN103137495A (zh) * | 2011-11-30 | 2013-06-05 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN104992985A (zh) * | 2015-07-07 | 2015-10-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、阵列基板 |
-
2017
- 2017-01-12 CN CN201710019770.4A patent/CN106601621B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1949542A (zh) * | 2006-11-10 | 2007-04-18 | 清华大学 | 一种具有非连续导电膜的薄膜晶体管 |
| JP2010238849A (ja) * | 2009-03-31 | 2010-10-21 | Dainippon Printing Co Ltd | 有機薄膜トランジスタ、その製造方法、画像表示装置及びオンデマンド回路基板 |
| CN103137495A (zh) * | 2011-11-30 | 2013-06-05 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN104992985A (zh) * | 2015-07-07 | 2015-10-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、阵列基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3703136A4 (en) * | 2017-10-25 | 2021-07-07 | BOE Technology Group Co., Ltd. | THIN LAYER TRANSISTOR, ITS MANUFACTURING PROCESS AND ASSOCIATED NETWORK SUBSTRATE, AND ELECTRONIC DEVICE |
| US11355647B2 (en) | 2017-10-25 | 2022-06-07 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Thin film transistor and manufacturing method thereof and electronic device |
| CN112951924A (zh) * | 2021-02-02 | 2021-06-11 | Tcl华星光电技术有限公司 | Tft器件及其制备方法 |
| CN113594183A (zh) * | 2021-07-27 | 2021-11-02 | 上海大学 | 一种立体式双有源层氧化物薄膜晶体管及其应用 |
| CN113594183B (zh) * | 2021-07-27 | 2023-09-22 | 上海大学 | 一种立体式双有源层氧化物薄膜晶体管及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601621B (zh) | 2019-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106558592B (zh) | 阵列基板、显示装置及阵列基板的制备方法 | |
| WO2017016007A1 (zh) | Tft基板结构及其制作方法 | |
| WO2018006441A1 (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| WO2016165187A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN104681624A (zh) | 单晶硅基底tft器件 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN106601621B (zh) | 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管 | |
| CN106298957A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| WO2016033836A1 (zh) | 氧化物半导体tft基板的制作方法及结构 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN106298815A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN108054172B (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2020172918A1 (zh) | 一种显示面板及其制作方法 | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| JP6560760B2 (ja) | 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法 | |
| CN104810375A (zh) | 一种阵列基板及其制作方法和一种显示装置 | |
| CN101271923B (zh) | 薄膜晶体管 | |
| CN102593008B (zh) | 一种底栅自对准氧化锌薄膜晶体管的制备方法 | |
| CN106952928B (zh) | 一种tft背板的制作方法及tft背板 | |
| CN113611752B (zh) | 低温多晶硅tft的制作方法及低温多晶硅tft | |
| CN104992985A (zh) | 薄膜晶体管及其制造方法、阵列基板 | |
| CN105977206B (zh) | 一种阵列基板的制造方法及阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |