JP2010238849A - 有機薄膜トランジスタ、その製造方法、画像表示装置及びオンデマンド回路基板 - Google Patents

Abstract

【課題】有機半導体材料で形成したチャネル領域のＯｎ電流、周波数特性等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタの製造方法を提供する。
【解決手段】ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する有機薄膜トランジスタ１の製造方法であって、導電性アイランド群形成工程は、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間Ｇを隔ててパターン形成する工程であり、導電性アイランド群１２を、ソース電極・ドレイン電極形成工程で形成するソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に形成するとともに、そのチャネル領域を画定する側のソース電極及びドレイン電極の端部１６，１６を、その端部位置にある導電性アイランド１２ｓ，１２ｄに平面視で重なるように形成する。
【選択図】図１

Description

本発明は、有機薄膜トランジスタ、その製造方法、画像表示装置及びオンデマンド回路基板に関する。更に詳しくは、有機半導体材料で形成したチャネル領域のＯｎ電流（電流変調量）や周波数特性等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタの製造方法、及びその方法で製造された有機薄膜トランジスタ並びにその有機薄膜トランジスタを備えた画像表示装置に関する。また、有機半導体を用いた論理回路の自由設計を可能にするオンデマンド回路基板に関する。

有機半導体材料を用いた有機薄膜トランジスタ（以下、有機ＴＦＴともいう。）は、半導体膜を塗布法でも形成できるため、ＴＦＴを低温且つ低コストで製造できる等の利点を有している。こうした有機ＴＦＴは、基材として耐熱性が低いプラスチックフィルムを用いることも可能となり、ペーパーライクでフレキシブルな表示装置やＲＦＩＤ（Radio Frequency Identification）への応用が期待されている。しかし、有機半導体材料はキャリア移動度が未だ低く、電流変調量が小さかったり駆動電圧が高かったりするという問題がある。そのため、近年注目されている有機ＥＬのような低電圧で大電流が流れるデバイスを駆動することは困難であり、現在、キャリア移動度の高い有機半導体材料の開発が活発に行われている。

一方、現存する有機半導体材料を用いて特性（Ｏｎ電流（電流変調量）や周波数特性等。以下同じ。）を向上させようとする研究も行われている。例えば、下記の非特許文献１〜４には、有機半導体材料で形成した有機半導体膜を上下の電極間に挟んでチャネル長さを短くした、積層型の縦型有機ＴＦＴが提案されている。また、下記の特許文献１には、有機半導体膜のチャネル長さが短くなるようにゲート電極とソース・ドレイン電極の構造を工夫した、チャネル型の縦型有機ＴＦＴが提案されている。

しかしながら、これらの縦型有機ＴＦＴはその構造が複雑であり、さらに高い精度でチャネル長さを規制しなければならないという難点があり、一般的なＴＦＴに比べて製造が難しいという問題がある。

こうした中、下記特許文献２には、ソース・ドレイン電極間のチャネル領域に導電性アイランドアレイを形成することが提案されている。この技術は、ソース・ドレイン電極間に導電性アイランドアレイを形成することにより、チャネル長さを実質的に短くしたものである。

K.Kudo, et.al., Thin Solid Films, 393, 362(2001). L.Ma and Y.Yang., Appl.Phys.Lett., 85, 5084(2004). K.Nakamura, et.al., Appl.Phys.Lett., 89, 103525(2006). S.Fujimoto, et.al., Appl.Phys.Lett., 87, 133503(2005).

特開２００８−１１７９３３号公報 ＷＯ２００７−８０５７６号公報

しかしながら、上記特許文献２には、具体的な作製方法や、用いた有機半導体材料等については殆ど記載されていなかった。そのため、本発明者は、自身の経験を踏まえて鋭意検討したところ、同文献２に記載の方法では、期待する特性が出ない場合があり、また特性のバラツキが大きい場合があり、安定した特性を持つ有機ＴＦＴを製造できないという知見を得た。

本発明は、こうした課題に基づいてなされたものであって、その目的は、有機半導体材料で形成したチャネル領域のＯｎ電流（電流変調量）や周波数特性等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタの製造方法を提供することにある。また、本発明の他の目的は、その製造方法で製造された有機薄膜トランジスタを提供すること、さらには、その有機薄膜トランジスタを備えた画像表示装置を提供することにある。さらに、有機半導体を用いた論理回路の自由設計を可能にするオンデマンド回路基板を提供することにある。

上記課題を解決するための本発明に係る有機薄膜トランジスタの製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する有機薄膜トランジスタの製造方法であって、前記導電性アイランド群形成工程は、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成する工程であり、前記導電性アイランド群を、前記ソース電極・ドレイン電極形成工程で形成するソース電極とドレイン電極との間のチャネル領域に形成するとともに、該チャネル領域を画定する側のソース電極及びドレイン電極の端部を、該端部位置にある導電性アイランドに平面視で重なるように形成する、ことを特徴とする。

この発明によれば、ソース電極とドレイン電極との間のチャネル領域に導電性アイランド群をマイクロコンタクトプリント法で形成する。この導電性アイランド群は、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成したものである。こうした導電性アイランド群をチャネル領域に形成することにより、ソース電極とドレイン電極の端部間のチャネル領域に存在する導電性アイランド同士の隙間（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の和（Ｌ_１＋Ｌ_２＋…＋Ｌ_ｎ）がチャネル長さＬ_ｃｈとなる。そして、その隙間を短くすることにより、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるＯｎ電流（電流変調量）等を高めることができる。本発明で適用するマイクロコンタクトプリント法は、導電性アイランド群を構成する個々の導電性アイランド同士を高い精度で極めて低コストで形成することができるという利点がある。特にコスト面では、従来のようなリソグラフィに比べ圧倒的に有利である。

また、本発明によれば、ソース電極とドレイン電極については、チャネル領域を画定する側の端部を、その端部位置（端部の直上又は直下）にある導電性アイランドに平面視で重なるように形成する。こうした構成は、導電性アイランドから有機半導体膜への電荷注入特性についてのみ考慮すればよいことになる。その結果、ソース・ドレイン電極に電圧を印加することにより、平面視で重なり合った導電性アイランドから有機半導体膜への電荷の注入が容易になる。注入された電荷は、上記のように、短い長さ（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の隙間にある有機半導体膜を移動して隣の導電性アイランドに到達する。チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料であってもＯｎ電流（電流変調量）等を高めることができる。

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記導電性アイランド群のうち、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡを、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成する、ことにある。

この発明によれば、チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡを、その導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成するので、導電性アイランドＡに重なるように形成するソース・ドレイン電極の端部を、極めて厳格な精度で形成する必要がなく、ある程度ラフに形成しても特性に大きく影響しないという製造上の利点がある。その結果、ソース・ドレイン電極についても、リソグラフィのような精度の高い形成手段を用いなくてもよいので、低コスト化において有利である。

前記の態様において、前記導電性アイランドＡを、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさで形成することが好ましい。

この発明によれば、導電性アイランドＡの大きさを、その導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回るように形成するので、導電性アイランドＡ上に必ずソース電極とドレイン電極を形成することができる。その結果、導電性アイランドＡからチャネル領域への電荷注入を効率的に行うことができる。

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記ソース電極とドレイン電極を、スクリーン印刷で形成する、ことにある。

この発明によれば、ソース電極とドレイン電極を低コストで容易に形成することができる。特に、導電性アイランドＡの大きさを上記のように構成することにより、ソース電極とドレイン電極の形成精度をあまり厳格にしなくてもいうという利点がある。

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記導電性アイランドと前記ソース電極及びドレイン電極とを直に接触させるとともに、前記有機半導体膜に対する電荷注入特性が、前記ソース電極及びドレイン電極よりもよい材料で前記導電性アイランドを形成する、ことにある。

この発明によれば、導電性アイランドとソース・ドレイン電極とを直に接触させているので、ソース・ドレイン電極と有機半導体膜との間の電荷注入特性を考慮する必要がなくなる。その結果、ソース・ドレイン電極はある程度の導電性さえあればよく、電荷注入特性を考慮しない低コスト材料で形成することが可能になる。一方、導電性アイランドは、従来のソース・ドレイン電極ほどの導電性は不要であり、有機半導体膜への電荷注入特性を考慮して選択しさえすればよいという利点がある。

本発明に係る有機薄膜トランジスタの製造方法の好ましい態様は、前記有機薄膜トランジスタを、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかの構造となるように製造する、ことにある。この発明によれば、各種のＴＦＴ構造を採ることができる。

上記課題を解決するための本発明に係る有機薄膜トランジスタは、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極、及び導電性アイランド群を少なくとも有する有機薄膜トランジスタであって、前記導電性アイランド群は、前記ソース電極とドレイン電極との間のチャネル領域に、幾何学的な平面視形状からなる導電性アイランド同士が所定の隙間を隔ててパターン形成されてなり、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部は、該端部位置にある導電性アイランドに平面視で重なっている、ことを特徴とする。

この発明によれば、ソース電極とドレイン電極との間のチャネル領域に形成された導電性アイランド群は、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものである。こうした導電性アイランド群がチャネル領域に形成されていることにより、ソース電極とドレイン電極の端部間に存在する導電性アイランド同士の隙間（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の和（Ｌ_１＋Ｌ_２＋…＋Ｌ_ｎ）がチャネル長さＬ_ｃｈとなる。そして、その短い隙間により、キャリア移動度が十分に高くない有機半導体材料で形成された有機半導体膜であっても、一定電圧印加時における高いＯｎ電流（電流変調量）等を実現できる。

また、本発明によれば、ソース電極とドレイン電極については、チャネル領域を画定する側の端部が、その端部位置（端部の直上又は直下）にある導電性アイランドに平面視で重なるように形成されている。こうした構成は、導電性アイランドから有機半導体膜への電荷注入特性についてのみ考慮すればよいことになる。その結果、ソース・ドレイン電極に電圧が印加されることにより、平面視で重なり合った導電性アイランドから有機半導体膜への電荷の注入が容易になる。注入された電荷は、上記のように、短い長さ（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の隙間にある有機半導体膜を移動して隣の導電性アイランドに到達する。チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料であってもＯｎ電流（電流変調量）等を高めることができる。

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランド群のうち、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡは、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きい、ことにある。

この発明によれば、チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡが、その導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成されているので、導電性アイランドＡに重なるように形成されたソース・ドレイン電極の端部は、極めて厳格な精度で形成されていなくてもよく、ある程度ラフに形成されていても特性に大きく影響しないという構造上の利点がある。

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランドＡは、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさである、ことにある。

この発明によれば、導電性アイランドＡの大きさが、その導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回るので、導電性アイランドＡ上に必ずソース電極とドレイン電極が形成されている。その結果、導電性アイランドＡからチャネル領域への電荷注入を効率的に行うことができる。

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランドと前記ソース電極及びドレイン電極とが直に接触してなるとともに、前記導電性アイランドは、前記有機半導体膜に対する電荷注入特性が前記ソース電極及びドレイン電極よりもよい材料で形成されている、ことにある。

この発明によれば、導電性アイランドとソース・ドレイン電極とが直に接触しているので、ソース・ドレイン電極と有機半導体膜との間の電荷注入特性を考慮する必要がなく、ソース・ドレイン電極はある程度の導電性さえあればよく、電荷注入特性を考慮しない低コスト材料で形成することが可能になる。一方、導電性アイランドは、従来のソース・ドレイン電極ほどの導電性は不要であり、ある程度の導電性があればよく、有機半導体膜への電荷注入特性を考慮して選択しさえすればよいという利点がある。

本発明に係る有機薄膜トランジスタの好ましい態様は、前記導電性アイランドの幾何学的な平面視形状は、三角形、四角形、田の字形、菱形及び六角形から選ばれるいずれかである、ことにある。

本発明に係る有機薄膜トランジスタの好ましい態様は、前記有機薄膜トランジスタが、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかである、ことにある。

上記課題を解決するための本発明に係る画像表示装置は、上記本発明に係る有機薄膜トランジスタと、当該有機薄膜トランジスタを構成するソース電極若しくはドレイン電極で構成される画素電極又は当該ソース電極若しくはドレイン電極が接続する画素電極の上に設けられた表示素子部と、を少なくとも有することを特徴とする。

この発明によれば、電荷移動度が十分に高くない有機半導体材料を用いた有機ＴＦＴを表示素子部のアクティブ駆動素子とすることができる。従来の有機ＴＦＴとは異なり、電流変調量が大きく、低駆動電圧でも画像表示装置を駆動させることができる。

本発明に係る画像表示装置の好ましい態様は、前記表示素子部が、液晶表示素子、有機ＥＬ素子又は電子ペーパーの電気泳動素子である、ことにある。

上記課題を解決するための本発明に係るオンデマンド回路基板は、基板上に、ゲート電極、ゲート絶縁膜及び導電性アイランド群がその順で形成され、該導電性アイランド群が、マイクロコンタクトプリント法によって幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものであることを特徴とする。

この発明によれば、形成精度があまりよくないソース・ドレイン電極パターンしか形成できない場合であっても、自由な論理回路の作製が可能となる。そのため、パターン精度があまりよくない市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いても容易に作製することができる。

本発明に係る有機薄膜トランジスタ及びその製造方法によれば、有機半導体材料で形成したチャネル領域のキャリア移動度等の特性をバラツキなく向上させることができ、製造が容易で低コスト化を実現できる有機薄膜トランジスタを製造できる。

すなわち、この発明によれば、ソース電極とドレイン電極の端部間に存在する導電性アイランド同士の隙間（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の和（Ｌ_１＋Ｌ_２＋…＋Ｌ_ｎ）をチャネル長さＬ_ｃｈとするので、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるキャリア移動度を高めることができる。さらに、この発明によれば、ソース電極とドレイン電極との間のチャネル領域に導電性アイランド群をマイクロコンタクトプリント法で形成するので、導電性アイランド群を構成する個々の導電性アイランド同士を高い精度で極めて低コストで形成することができる。特にコスト面では、従来のようなリソグラフィに比べ圧倒的に有利である。

また、本発明によれば、ソース電極とドレイン電極のチャネル領域を画定する側の端部を、その端部位置（端部の直上又は直下）にある導電性アイランドに平面視で重なるように形成するので、平面視で重なり合った導電性アイランドから有機半導体膜への電荷の注入が容易になり、キャリア移動度が十分に高くない有機半導体材料で形成したチャネル領域であっても、Ｏｎ電流（電流変調量）、周波数特性等の特性をバラツキなく向上させることができる。

また、本発明に係るオンデマンド回路基板によれば、形成精度があまりよくないソース・ドレイン電極パターンしか形成できない場合であっても、自由な論理回路の作製が可能となる。そのため、パターン精度があまりよくない市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いても容易に作製することができる。

本発明に係るボトムゲートボトムコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。 本発明に係るトップゲートボトムコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。 本発明に係るトップゲートトップコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。 本発明に係るボトムゲートトップコンタクト構造の有機薄膜トランジスタを示す模式的な断面構成図である。 導電性アイランド群の有無におけるソース・ドレイン電極間の長さＬ_ＳＤとチャネル長さＬ_ｃｈの説明図である。（Ａ）は導電性アイランド群が無い場合の従来型の形態であり、（Ｂ）は導電性アイランド群がある場合の本発明の形態である。 ソース電極とドレイン電極の端部に対応する導電性アイランドの大きさを、チャネル領域に形成された導電性アイランドよりも大きくした形態の断面構成図（Ａ）と、両者を同じにした形態の断面構成図（Ｂ）である。 導電性アイランド群の平面視形状の一例を示す平面模式図である。 導電性アイランド群の平面視形状の他の一例を示す平面模式図である。 導電性アイランド群の平面視形状のさらに他の一例を示す平面模式図である。 導電性アイランド群の平面視形状のさらに他の一例を示す平面模式図である。 導電性アイランド群を形成するマイクロコンタクトプリント法の説明図である。 画像表示装置の各画素部を構成するソース・ドレイン電極と導電性アイランド群との位置関係の説明図である。 有機ＥＬ素子を表示素子部として備えた画像表示装置の一例を示す概略の等価回路図である。 画像表示装置の一例を示す模式的な断面図である。 有機ＥＬ素子を表示素子部として備えた画像表示装置の一例を示す概略の等価回路図（単画素）である。 本発明に係るオンデマンド回路基板を示す模式断面図（Ａ）と模式平面図（Ｂ）である。 図１６に示したオンデマンド回路基板に、ソース・ドレイン電極と有機半導体膜を形成して有機ＴＦＴを構成したときの模式断面図（Ａ）と模式平面図（Ｂ）である。 実験例１と比較実験例１で得られた有機ＴＦＴの電流−電圧特性を示すグラフである。 比較実験例１と比較実験例２で得られた有機ＴＦＴの電流−電圧特性を示すグラフである。 実験例１と実験例５で得られた有機ＴＦＴの電流−電圧特性を示すグラフである。

本発明の有機薄膜トランジスタ（以下「有機ＴＦＴ」ともいう。）、その製造方法及び画像表示装置について、図面を参照して詳しく説明する。以下では、有機薄膜トランジスタの構成について随時製造方法も交えて詳しく説明した後、その製造方法と画像表示装置について説明する。なお、本発明は、その技術的特徴を有すれば種々の変形が可能であり、以下に具体的に示す実施形態に限定されるものではない。

［有機薄膜トランジスタ］
（全体構成）
本発明に係る有機ＴＦＴ１Ａ〜１Ｄ（総称するときは符号「１」で表す。）は、図１〜図４に示すように、ゲート電極１５ｇ、ゲート絶縁膜１４、有機半導体膜１３、ソース電極１５ｓ、ドレイン電極１５ｄ、及び導電性アイランド群１２を少なくとも有する。そして、その導電性アイランド群１２は、ソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に、マイクロコンタクトプリント法で形成された幾何学的な平面視形状からなる複数の導電性アイランドを有し、その導電性アイランド同士が所定の隙間Ｇを隔ててパターン形成されてなるものである。さらに、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極１５ｄの端部１６，１６は、その端部位置にある導電性アイランド１２ｓ，１２ｄに平面視で重なるように形成されている。

本発明の有機ＴＦＴは、こうした構成を少なくとも有するものであればその形態は特に限定されず、図１に示す形態（第１形態）に係るボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａであってもよいし、図２に示す形態（第２形態）に係るトップゲートボトムコンタクト構造の有機ＴＦＴ１Ｂであってもよいし、図３に示す形態（第３形態）に係るトップゲートトップコンタクト構造の有機ＴＦＴ１Ｃであってもよいし、図４に示す形態（第４形態）に係るボトムゲートトップコンタクト構造の有機ＴＦＴ１Ｄであってもよい。

以下、第１〜第４形態を更に詳しく説明する。

図１に示す第１形態に係るボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａは、基板１０と、基板１０上に形成されたゲート電極１５ｇと、ゲート電極１５ｇを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、同じくゲート絶縁膜１４上に離間して形成されるとともに少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように形成されたソース電極１５ｓ及びドレイン電極１５ｄと、ゲート絶縁膜１４及び導電性アイランド群１２上に形成されるとともに前記ソース電極１５ｓ及びドレイン電極１５ｄに両側で接触し且つ該ソース電極１５ｓ及びドレイン電極１５ｄを跨ぐように形成された有機半導体膜１３と、を少なくとも有している。

ここで、「ゲート電極を覆うように」とは、図１に示すように、ゲート電極１５ｇ上に形成されているとともに、ゲート電極１５ｇの周りは基板１０上にも形成されていることを意味する。「ソース・ドレイン電極で画定されるチャネル領域」とは、ソース・ドレイン電極の間がチャネル領域となる部分であることを意味し、「少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように」とは、ソース・ドレイン電極の各端部１６，１６が導電性アイランド１２ｓ，１２ｄの載らないで直接ゲート絶縁膜１４上に形成されることがなく、少なくともその端部１６，１６は導電性アイランド１２ｓ，１２ｄ上に形成されることを意味する。ここで、符号１２ｓは、ソース電極１５ｓの端部１６が載る導電性アイランドのことであり、符号１２ｄは、ドレイン電極１５ｄの端部１６が載る導電性アイランド１２ｄのことである。

図２に示す第２形態に係るトップゲートボトムコンタクト構造の有機ＴＦＴ１Ｂは、基板１０と、基板１０上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、同じく基板１０上に離間して形成されるとともに少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように形成されたソース電極１５ｓ及びドレイン電極１５ｄと、基板１０及び導電性アイランド群１２上に形成されるとともに前記ソース電極１５ｓ及びドレイン電極１５ｄに両側で接触し且つ該ソース電極１５ｓ及びドレイン電極１５ｄを跨ぐように形成された有機半導体膜１３と、ソース電極１５ｓとドレイン電極１５ｄと有機半導体膜１３とを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されたゲート電極１５ｇと、を少なくとも有している。ここでの「ソース・ドレイン電極で画定されるチャネル領域」、「チャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように」、「覆うように」の意味は上記と同じである。

図３に示す第３形態に係るトップゲートトップコンタクト構造の有機ＴＦＴ１Ｃは、基板１０と、基板１０上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、導電性アイランド群１２を覆うように形成された有機半導体膜１３と、有機半導体膜１３上に離間して形成されるとともに少なくともチャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に平面視で載るように形成されたソース電極１５ｓ及びドレイン電極１５ｄと、有機半導体膜１３及びソース・ドレイン電極１５ｓ，１５ｄを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されたゲート電極１５ｇと、を少なくとも有している。ここでの「ソース・ドレイン電極で画定されるチャネル領域」、「チャネル領域側の端部１６が前記導電性アイランド１２ｓ，１２ｄ上に載るように」、「覆うように」の意味は上記と同じである。

図４に示す第４形態に係るボトムゲートトップコンタクト構造の有機ＴＦＴ１Ｄは、基板１０と、基板１０上に形成されたゲート電極１５ｇと、ゲート電極１５ｇを覆うように形成されたゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されるとともにソース・ドレイン電極で画定されるチャネル領域に形成された導電性アイランド群１２と、導電性アイランド群１２を覆うように形成された有機半導体膜１３と、有機半導体膜１３上に離間して形成されたソース電極１５ｓ及びドレイン電極１５ｄと、を少なくとも有している。ここでの「ソース・ドレイン電極で画定されるチャネル領域」、「覆うように」の意味は上記と同じである。

以上説明した第１〜第４形態の有機ＴＦＴ１によれば、ソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に導電性アイランド群１２をマイクロコンタクトプリント法で形成する。この導電性アイランド群１２は、幾何学的な平面視形状からなる導電性アイランド１２，１２同士を所定の隙間Ｇを隔ててパターン形成したものである。こうした導電性アイランド群１２をチャネル領域に形成することにより、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間に存在する導電性アイランド同士の隙間Ｇ（長さ：Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の和（Ｌ_１＋Ｌ_２＋…＋Ｌ_ｎ）がチャネル長さＬ_ｃｈとなる（図５（Ｂ）参照。）。そして、その隙間Ｇを短くすることにより実質的なチャネル長を短くすることができ、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるＯｎ電流（電流変調量）等を高めることができる。

次に、有機ＴＦＴの構成要素について順に説明する。

（基板）
基板１０は、有機ＴＦＴ１の支持基板をなす絶縁性のものである。基板１０としては、無機基板や有機基板を用いることができる。無機基板としては、画像表示装置のＴＦＴ基板として一般に用いられているガラス基板を好ましく挙げることができる。また、耐熱性の点ではやや劣るとされる安価な無アルカリガラス基板等であってもよい。ガラス基板の厚さは特に限定されないが、通常、０．０５ｍｍ以上３．０ｍｍ以下程度である。

有機基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド、等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ以上３００μｍ以下程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板（プラスチック基板ともいう。）の使用は、有機ＴＦＴ１をフレキシブル基板とすることができるので、フレキシブルな表示装置等に適用できる。

（ゲート電極）
ゲート電極１５ｇは、有機半導体膜１３のチャネル領域に平面視で対向するように、上記第１〜第４形態で示す態様で設けられる。ゲート電極１５ｇの形成材料としては、金、銀、銅、チタン、クロム、コバルト、ニッケル、アルミニウム、ニオブ、タンタル、モリブデン等の金属、ＩＴＯ等の遷移金属酸化物、導電性高分子等、を挙げることができる。ゲート電極１５ｇは、蒸着（マスク蒸着も含む。）、スパッタリング等の方法で成膜でき、その後、フォトリソグラフィ等でパターニングして形成できる。ゲート電極１５ｇの厚さは特に限定されないが、通常、５０ｎｍ〜３μｍ程度である。

（ゲート絶縁膜）
ゲート絶縁膜１４は、ゲート電極１５ｇと有機半導体膜１３との間を絶縁するための絶縁膜である。ゲート絶縁膜１４の形成材料としては、絶縁性が高く、誘電率が比較的高く、ゲート絶縁膜として適しているものであれば各種の材料を用いることができる。例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。なかでも本態様においては、アクリル系樹脂、フッ素系樹脂、又は、カルド系樹脂が好適に用いられる。また、例えば、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウムのうち少なくとも１種又は２種以上を挙げることができる。また、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物、チタン酸バリウムストロンチウム等の複合酸化物であってもよい。こうした材料からなるゲート絶縁膜４は、蒸着、スパッタリング、スピンコート法等の方法で成膜できる。ゲート絶縁膜１４の厚さは特に限定されないが、通常、１００ｎｍ〜１０μｍ程度である。

（有機半導体膜）
有機半導体膜１３は、図１〜図４に示すように、厚さ方向（図面の上下方向）においてはゲート電極１５ｇとゲート絶縁膜１４との間に設けられ、面内方向（図面の左右方向）においてはソース電極１５ｓとドレイン電極１５ｄとの間に両者を跨いで層状に設けられている。ソース電極１５ｓとドレイン電極１５ｄとの間の有機半導体膜１３はチャネル領域を含み、そのチャネル領域には、導電性アイランド１２ｃｈが平面視で配置されている。有機半導体膜１３は、種々の電荷輸送性の有機半導体材料によって形成することができる。例えば、有機半導体膜１３を１種又は２種以上の材料で形成してもよい。

有機半導体膜１３の形成材料としては、本態様の有機薄膜トランジスタの用途等に応じて、所望の半導体特性を備える有機半導体膜を形成できる材料であれば特に限定されるものではなく、一般的に有機薄膜トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、及び、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本態様においては、ペンタセン又はポリチオフェン類を好適に用いることができる。

有機半導体膜１３の電荷移動度は、なるべく高いことが望ましく、少なくとも、０．００１ｃｍ^２／Ｖｓ以上であることが望ましい。有機半導体膜１３は、マスク蒸着法、スピンコート法、グラビア印刷法、ダイコート法等によって形成できる。また、本発明では、個々の導電性アイランド１２，…，１２相互間のチャネル長さＬ１、…、Ｌｎの和がチャネル長さＬｃｈとなることから、有機半導体膜１３の厚さは特に限定されないが、通常、１０ｎｍ〜３μｍ程度である。また、本発明の有機ＴＦＴ１は、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間に存在する導電性アイランド同士の隙間Ｇ（長さ：Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の和（Ｌ_１＋Ｌ_２＋…＋Ｌ_ｎ）をチャネル長さＬ_ｃｈとするので、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるキャリア移動度を高めることができるという利点がある。

なお、有機ＴＦＴの態様によっては、有機半導体膜１３上に保護膜（図示しない。後述の保護膜１９とは異なる。）を設けてもよい。この保護膜は、図３及び図４に示す第３、４形態の有機ＴＦＴ１Ｃ，１Ｄのように有機半導体膜１３上に電極（ソース電極とドレイン電極）を直接形成する場合に、有機半導体膜１３に加わるダメージを軽減するための膜として作用するものである。保護膜としては、例えばＡｕ、Ａｇ、Ａｌ等の金属膜やＺｎＳ、ＺｎＳｅ等の無機半導体膜等の蒸着膜又はスパッタ膜のように、成膜時にダメージを与え難いものが１〜５００ｎｍ程度の厚さで予め成膜されることが好ましい。

（ソース電極とドレイン電極）
ソース電極１５ｓとドレイン電極１５ｄは、その間に設けられる有機半導体膜１３のチャネル領域を画定するように形成される。通常、ソース電極１５ｓのチャネル領域側の端部１６と、ドレイン電極１５ｄのチャネル領域側の端部１６とが向かい合い、両端部１６，１６間がチャネル領域となる。本発明では、そのチャネル領域側の両端部１６，１６が、その端部位置にある導電性アイランド１２ｓ，１２ｄに平面視で重なるように設けられている。このとき、両端部１６，１６は、導電性アイランド１２ｓ，１２ｄに直接接触してもよいし（図１及び図２を参照）、有機半導体膜１３を挟んで積層されたものであってもよい（図３及び図４を参照）。

ソース電極１５ｓとドレイン電極１５ｄの形成材料として、例えば、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ_２、ＺｎＯ等の透明導電膜、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子、また、アルミニウム、銀等の単体金属、ＭｇＡｇ等のマグネシウム合金、ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等のアルミニウム合金、Ｌｉ、Ｃａをはじめとするアルカリ金属類、を挙げることができる。

特に、図１及び図２の第１、第２形態に示すように、ソース電極１５ｓとドレイン電極１５ｄが導電性アイランド１２ｓ，１２ｄに直接接触する場合には、その導電性アイランド１２ｓ，１２ｄが有機半導体膜１３に対する電荷注入電極になるので、電荷注入特性の良い材料で形成する必要はなく、導電性アイランド１２ｓ，１２ｄに電圧を印加できるに足りる導電性材料で形成すればよい。そうした材料としては、電荷注入特性の良い従来のＩＴＯ、Ａｕ等の他、これらの材料に比べて電荷注入特性が良くないとされるアルミニウム等を用いることができる。特に電荷注入特性を考慮する必要がないことから、安価な材料でソース電極１５ｓとドレイン電極１５ｄを形成することができるので、コスト面で極めて現実的且つ実用的な有機ＴＦＴを実現できる。

一方、図３及び図４の第３、第４形態に示すように、ソース電極１５ｓとドレイン電極１５ｄが導電性アイランド１２ｓ，１２ｄに直接接触しない場合には、ソース電極１５ｓとドレイン電極１５ｄは有機半導体膜１３に対する電荷注入電極としても機能するので、電荷注入特性の良い材料で形成する必要がある。そうした材料としては、上記同様、電荷注入特性の良い従来のＩＴＯ、Ａｕ等を用いることが好ましい。

本発明のように導電性アイランド群１２を形成しない従来の態様においては、ソース電極１５ｓとドレイン電極１５ｄはチャネル幅を直接規定するものとなるため、ソース電極とドレイン電極の位置精度はチャネル領域に流れる電流−電圧特性に大きく影響するものとなっていた。これに対し、本発明の特に図１及び図２に示す第１、第２形態の有機ＴＦＴでは、ソース電極１５ｓのチャネル領域側端部１６とドレイン電極１５ｄのチャネル領域側端部１６が直接導電性アイランド１２ｓ，１２ｄの上に接触するように形成される。

そのため、図６（Ａ）に示すように、導電性アイランド１２ｓ，１２ｄの大きさを、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成精度（形成誤差の許容値Ｌｓ）を上回る大きさで設けておけば、ソース電極１５ｓとドレイン電極１５ｄを容易に導電性アイランド１２ｓ，１２ｄ上に形成することができる。そして、ソース電極１５ｓとドレイン電極１５ｄを導電性アイランド１２ｓ，１２ｄ上に確実に形成することができれば、第１、第２形態において、チャネル領域への電荷の注入は必ず導電性アイランド群１２が行うことになるので、個々のチャネル長Ｌ１，Ｌ２，Ｌ３の和として表されるチャネル長Ｌｃｈは、初期の設計どおりの寸法を確保できる。その結果、その導電性アイランド群１２を電荷注入特性に優れる材料で形成した場合、チャネル領域に流れる電流−電圧特性は安定で良好なものとなる。

一方、導電性アイランド１２ｓ，１２ｄの大きさを、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成精度（形成誤差の許容値Ｌｓ）以下の大きさで設けた場合には、図６（Ｂ）に示すように、ソース電極１５ｓとドレイン電極１５ｄが導電性アイランド１２ｓ，１２ｄ上に形成できない場合が生じ易い。そのため、ソース電極１５ｓとドレイン電極１５ｄを導電性アイランド１２ｓ，１２ｄ上に確実に形成することができるとは言えないことから、第１、第２形態において、チャネル領域への電荷の注入を、電荷注入特性に劣るソース電極１５ｓとドレイン電極１５ｄが行うことになることがあるので、有機半導体膜１３への電荷注入特性が劣るとともに、個々のチャネル長Ｌ１，Ｌ２，Ｌ３の和として表されるチャネル長Ｌｃｈが初期の設計どおりの寸法を確保できなくなる。その結果、その導電性アイランド群１２を電荷注入特性に優れる材料で形成した場合であっても、チャネル領域に流れる電流−電圧特性が安定でなく、良好なものとならないことがある。

ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成精度とは、「端部１６，１６の形成位置の誤差の許容値Ｌｓ」のことである。ソース電極１５ｓとドレイン電極１６ｄを形成精度の高いフォトリソグラフィ等のパターニング手段で形成すれば、形成誤差の許容値Ｌｓは小さくなるため、その端部１６，１６に対応する導電性アイランド１２ｓ，１２ｄの大きさはチャネル領域に形成する導電性アイランド１２ｃｈと同じ大きさで形成してもよい。しかしながら、形成精度の高いフォトリソグラフィ等のパターニング手段は、製造コストが高いという現実的な問題がある。さらに、パターニング時にエッチング（ドライ又はウエット）が必須の工程となるのでエッチャントに起因する悪影響が起こりやすいという問題もある。なお、本願での「導電性アイランド１２ｓ，１２ｄの大きさ」とは、ソース電極の端部１６とドレイン電極の端部１６が向かい合ってチャネル領域を構成する際のチャネル長さ方向の幅を指し、図６中の符号Ｌ２０，Ｌ１１のことである。

そこで、本発明では、ソース電極１５ｓとドレイン電極１５ｄの形成精度はフォトリソグラフィ等には及ばないが、製造コストが低く、エッチャントの影響も不要となる印刷手段、例えばスクリーン印刷等で行うことが好ましい。例えばスクリーン印刷でソース電極１５ｓとドレイン電極１５ｄを形成する場合、その端部１６，１６の形成精度は、±２０μｍ以上±７０μｍ以下程度が通常レベルである。したがって、その範囲が「端部１６，１６の形成誤差の許容値Ｌｓ」ということができる。よって、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成位置に設ける導電性アイランド１２ｓ，１２ｄの大きさを、その許容値Ｌｓを上回る大きさ（幅Ｌ２０。図６（Ａ）参照）で形成することが好ましい。こうすることで、製造コストが低く、エッチャントの影響も不要となる印刷手段（例えばスクリーン印刷等）で比較的にラフにソース電極１５ｓとドレイン電極１５ｄを形成した場合であっても、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６を、その端部１６，１６に対応する導電性アイランド１２ｓ，１２ｄ上に確実に形成できる。その結果、ソース電極１５ｓとドレイン電極１５ｄを、有機半導体膜１３への電荷注入特性にやや劣る安価な材料で且つ安価な手段で形成した場合であっても、有機半導体膜１３に対する電荷注入特性のよい材料を用いて、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６に対応する導電性アイランド１２ｓ，１２ｄを含む導電性アイランド群１２で形成しておけば、チャネル領域に形成された導電性アイランド群１２から有機半導体膜１３に良好な電荷注入を行うことができ、良好な電流−電位特性を示すことができる。

前記許容値Ｌｓを上回る導電性アイランド１２ｓ，１２ｄの大きさは、具体的には、端部１６，１６の形成誤差よりも＋２０μｍは少なくとも大きいことが好ましい。導電性アイランド１２ｓ，１２ｄの大きさの上限は特に限定されないが、全体の構造からいえば、ソース電極１５ｓとドレイン電極１５ｄの大きさと同程度を上限とすればよい。なお、ソース電極１５ｓとドレイン電極１５ｄの大きさは、使用によって異なるので一概に言えないが、通常、チャネル長さ方向に１００μｍ以上１０ｍｍ以下の大きさで形成される。

以上のように、ソース電極１５ｓとドレイン電極１５ｄは、特に図１及び図２の第１、第２形態の有機ＴＦＴ１Ａ，１Ｂを形成する場合には、電荷注入特性の良否を考慮せずに導電性アイランド１２ｓ，１２ｄへの電圧印加を行うことができる点を考慮した安価な導電性材料で形成することが可能となる。また、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６に対応する位置の導電性アイランド１２ｓ，１２ｄの大きさを上記のように考慮して所定の大きさで形成すれば、従来のような高い位置精度が要求されるフォトリソグラフィでソース電極１５ｓとドレイン電極１５ｄを形成しなくてもよく、スクリーン印刷等の簡易な印刷手段で形成できるという製造上の利点がある。なお、ソース電極１５ｓとドレイン電極１５ｄの厚さは特に限定されないが、通常、０．１μｍ以上１０μｍ以下程度である。

（導電性アイランド群）
導電性アイランド群１２は、図１〜図４に示すように、ソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に形成される。図５（Ａ）は従来型有機ＴＦＴ１００のチャネル領域を示すものであり、面内方向（図の左右方向）に形成されたソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間の長さＬ_ＳＤがチャネル長Ｌｃｈを画定する。この有機ＴＦＴ１００ではチャネル長Ｌｃｈが長く、無機系の半導体膜に比べて電荷移動度が低い有機半導体膜１３を用いた場合は良好なＴＦＴを構成できなかった。そのため、背景技術の欄で説明したように、縦型有機ＴＦＴが提案されている。一方、ＷＯ２００７−８０５７６号公報（上記特許文献２）には、十分に詳しくは記載されていないが、チャネル領域に導電性アイランドを形成して個々のチャネル長を短くした態様が提案されている。

本発明の有機ＴＦＴ１では、図５（Ｂ）に示すような導電性アイランド群１２を設け、無機系の半導体膜に比べて電荷移動度に劣る有機半導体膜１３であっても良好な電荷移動度を実現している。すなわち、面内方向（図の左右方向）に形成されたソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間の長さＬ_ＳＤはチャネル長Ｌｃｈを画定せず、チャネル長Ｌｃｈは、ソース電極１５ｓとドレイン電極１５ｄとの間に設けられた導電性アイランド同士１２，１２の間の隙間Ｇ（長さ：Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の和（Ｌ_１＋Ｌ_２＋…＋Ｌ_ｎ）がチャネル長さＬ_ｃｈとなる。

導電性アイランド群１２は、図１〜図４の第１〜第４形態の有機ＴＦＴ１Ａ〜１Ｄに示すように、有機半導体膜１３で覆われるように形成されていている。これらのいずれの態様も、ソース電極１５ｓとドレイン電極１５ｄとの間の導電性アイランド間を電荷が移動するものとなる。

導電性アイランド同士の隙間Ｇ（長さ：Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の数と長さは、有機半導体膜１３を構成する有機半導体材料の電荷移動度によって任意に設定される。導電性アイランドの材質、形状、形成精度等を考慮し、隙間Ｇを短くしたり、隙間Ｇの数を調整したりして、キャリア移動度が十分に高くない有機半導体材料であっても、一定電圧印加時におけるキャリア移動度を高めることができる。例えば、後述の実験例では、隙間の数を３とし、それぞれの隙間の長さを２０μｍとしているが、この実験例に限定されるものではなく、隙間Ｇの数を２以上５０以下の範囲としたり、個々の隙間Ｇの長さ（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）を０．１μｍ以上１０μｍ以下の範囲内とすることができる。

図６（Ａ）に示すように、本発明では、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６が直接形成される導電性アイランド１２ｓ，１２ｄ（「導電性アイランドＡ」ともいう。）の大きさを、その端部１６，１６の形成誤差の許容値Ｌｓよりも大きくする。これについては、上記のソース電極とドレイン電極のところで説明したのと同様である。したがって、ソース電極１５ｓとドレイン電極１５ｓとの間のチャネル領域に形成した導電性アイランド１２（「導電性アイランドＢ」ともいう。）の大きさよりも、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ（導電性アイランドＡ）の大きさの方が大きいことが好ましい。こうすることにより、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極１５ｄの端部１６，１６は、その端部形成置にある導電性アイランド１２ｓ，１２ｄ上に確実に形成することができる。その結果、ソース・ドレイン電極に電圧を印加することにより、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６と平面視で重なり合った導電性アイランド１２ｓ，１２ｄから有機半導体膜１３への電荷の注入が容易になる。注入された電荷は、図５（Ｂ）に示すように、隙間Ｇにある短い長さ（Ｌ_１、Ｌ_２、…、Ｌ_ｎ）の有機半導体膜１３を移動して隣の導電性アイランドに到達し、チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料で形成した有機半導体膜１３であってもキャリア移動度を高めることができる。

さらに、図６（Ａ）に示すように、導電性アイランド１２ｓ，１２ｄの大きさを、その端部１６，１６の形成誤差の許容値Ｌｓよりも大きくしたので、導電性アイランド１２ｓ，１２ｄに重なるように形成するソース・ドレイン電極の端部１６，１６を、極めて厳格な精度で形成する必要がなく、ある程度ラフに形成しても特性に大きく影響しないという製造上の利点がある。その結果、ソース・ドレイン電極については、リソグラフィのような精度の高い形成手段を用いなくてもよいので、低コスト化において有利である。

なお、ここでの「大きさ」とは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６間の長さ方向を意味し、図６で説明すれば、その左右方向のことである。そして、その大きさは、既述のとおりであり、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成誤差よりも＋２０μｍは少なくとも大きいことが好ましく、一例としては、チャネル長さ方向に５０μｍ以上２００μｍ以下の大きさで形成されていることが好ましい。なお、このときの大きさは、導電性アイランドＢよりも大きい寸法で形成されていることが好ましい。

導電性アイランド群１２は有機半導体膜１３に直接接触し、その有機半導体膜１３に電荷を注入するので、電荷注入特性がよい材料で形成することが好ましい。そうした形成材料としては、例えば、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ_２、ＺｎＯ等の透明導電膜、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子、また、アルミ、銀等の単体金属、ＭｇＡｇ等のマグネシウム合金、ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等のアルミニウム合金、Ｌｉ、Ｃａをはじめとするアルカリ金属類、それらアルカリ金属類の合金のような仕事関数の小さな金属等、また、金、クロムのような仕事関数の大きな金属等を挙げることができる。

特に図１及び図２に示す第１、第２形態の有機ＴＦＴでは、導電性アイランド１２ｓ，１２ｄとソース・ドレイン電極１５ｓ，１５ｄとを直に接触させているので、ソース・ドレイン電極１５ｓ，１５ｄと有機半導体膜１３との間の電荷注入特性を考慮する必要がなくなる。その結果、ソース・ドレイン電極１５ｓ，１５ｄは低コスト材料で形成することが可能になる。一方、導電性アイランド１２は、従来のソース・ドレイン電極１５ｓ，１５ｄほどの導電性は不要であり、ある程度の導電性があればよく、有機半導体膜１３への電荷注入特性を考慮して選択しさえすればよいという利点がある。このとき、導電性アイランド１２に許容される「ある程度の導電性」については、例えば１０^−７〜１０^−５Ω・ｍ程度の抵抗率を有するものを挙げることができる。一方、ソース電極１５ｓとドレイン電極１５ｄの導電性については、例えば１０^−８〜１０^−６Ω・ｍ程度の抵抗率を有するものを挙げることができる。

導電性アイランド１２の厚さは特に限定されないが、通常、０．０５〜１μｍ程度である。

導電性アイランド群１２の平面視形状としては、図７〜図１０に示す幾何学的形状を例として挙げることができる。図７は、四角形からなる導電性アイランド群１２を規則的に整列させた例であり、詳しくは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺と、四角形の導電性アイランドの二辺とが平行になるように整列させた例である。また、図８は、六角形からなる導電性アイランドをハニカム構造となるように規則的に整列させた例であり、いわゆる最密充填させた態様である。また、図９は、四角形からなる導電性アイランド群１２を規則的に整列させた他の例であり、詳しくは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺と、四角形の導電性アイランドの各辺とが平行にならないように整列させた例であり、四角形の２つの対向角がソース電極１５ｓとドレイン電極１５ｄの端部１６，１６側に向くように配置した例である。また、図１０は、田の字形の四角形からなる導電性アイランド群１２を図７と同様の態様で則的に整列させた例であり、詳しくは、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺と、田の字形の四角形の導電性アイランドの二辺とが平行になるように整列させた例である。

図１０に示す「田の字形の四角形」は、田の字の文字部分を導電性材料で形成してなる導電性アイランドのことである。こうした所謂中抜きの導電性アイランドを形成することの利点は、例えば、有機半導体膜１３への電荷注入特性の良い比較的高価な材料を用いた場合に、その使用量を減らすことができることにある。したがって、本発明においては、他の中抜き形状を用いてもよい。

なお、本発明では、図７〜図１０に示す形態以外の形状からなる導電性アイランドであってもよい。この場合に、図７〜図１０と同様に、導電性アイランド１２，１２間の隙間Ｇがチャネル長さＬｃｈの一部を構成するので、チャネル長さ方向（図に左右方向）における導電性アイランド間の隙間Ｇが一定になるように規則的に配列させることが好ましい。こうした導電性アイランドは、いずれにしても幾何学形状であることがパターン形成上好ましく、例えば規則的に配置された三角形であっても菱形であってもよしい、その他の形状であってもよい。また、上記において、四角形とは、正方形であっても長方形であってもよいし、正方形や長方形のように角が９０°でない台形や菱形や平行四辺形のような四角形であってもよい。

これらの幾何学的形状の導電性アイランドの配列形態は、図７に示すように、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺の全長Ｈと、その端部１６，１６に平行な導電性アイランドの辺の長さの和Ｗｃｈ（Ｗ１＋…＋Ｗ６）との差がないこと好ましく、例えば「Ｗｃｈ／Ｗ」が８０／１００〜９９／１００、好ましくは９０／１００〜９９／１００である。こうすることにより、導電性アイランド間の隙間を移動する電荷量を多くすることができる。したがって、図７〜図１０について比較すれば、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺に平行な辺の割合が多い導電性アイランドで形成された図７と図１０の場合がより好ましく、図８が次に好ましいということができる。

なお、前記において、導電性アイランドの辺は、ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺に平行であることが好ましいが、必ずしも平行でなくてもよい。ソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の辺に対する導電性アイランド１２の辺は、０°を超え１０°以下の角度で傾いていても良い。その理由は、この範囲であれば上記したＷｃｈ／Ｗが実質的に小さくならないからである。

（導電性アイランドの形成方法）
次に、導電性アイランド群の形成方法について説明する。本発明では、図１１に示すように、導電性アイランド群１２をマイクロコンタクトプリント法で形成する。マイクロコンタクトプリント法は、活版印刷と同様の方法である。先ず、図１１（ａ）に示すように、基板３０上にレジスト３１を設け、次に、図１１（ｂ）に示すように、そのレジスト３１をパターニング精度の高いフォトリソグラフィでパターニングする。このパターニングで得られた凸状パターン３２は、最終的に導電性アイランド間の隙間の寸法を規定するものとなる。その隙間の和がチャネル長となるので、その隙間を高い精度で形成するためには、高精度のパターニングが可能なフォトリソグラフィでレジストをパターニングして、微細な凸状パターン３２を形成することが好ましい。

次いで、図１１（ｃ）に示すように、樹脂材料３３で凸形状パターン３２を埋め、版を形成する。樹脂材料３３としては、シリコンゴムであるポリジメチルシロキサン（ＰＤＭＳ）やその他の樹脂材料を好ましく用いることができる。こうして得られた版３８は、図１１（ｄ）に示すように、凸部３５と凹部３６を有する。そして、版面上に導電性アイランド群形成用の導電性材料３７を載せることにより、図１１（ｄ）に示すように、凸部３５上に導電性材料３７が設けられる。なお、図１１（ｄ）の例では凹部３６にも導電性材料３７が設けられているが、凹部３６の導電性材料３７の有無は任意である。

次いで、図１１（ｅ）（ｆ）に示すように、導電性材料３７を載せた版３８を、プリント対象にプリントする。このときのプリント対象としては、図１の形態ではゲート絶縁膜１４であり、図２及び図３の形態では基板１０であり、図４の形態ではゲート絶縁膜１４である。こうして、図１１（ｇ）に示すように、導電性材料３７をプリントしてなる導電性アイランド群１２が形成される。ここで用いた版３８は、導電性材料３７をプリントして導電性アイランド群１２を形成する凸部３５と、導電性アイランド間の隙間を形成する凹部３６とが高い精度で形成されているので、この版３８で形成された導電性アイランド群１２と、その導電性アイランド間の隙間も高い精度で形成される。したがって、マイクロコンタクトプリント法で形成した導電性アイランド群１２は、従来のようなリソグラフィと同様の高い精度で形成され、しかも、極めて低コストで形成することができるという利点がある。

（その他）
第１〜第４形態の有機ＴＦＴ１において、基板１０上には、必要に応じて１又は２以上の下地膜が形成されていてもよい。下地膜は、その機能や目的に応じて必要な領域のみに形成されてもよいし全面に形成されてもよい。そうした下地膜は、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜やバッファ膜（熱緩衝膜）として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。好ましい例としては、第１下地膜を密着膜として、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜を形成し、その第１下地膜上に形成した第２下地膜をバッファ膜として、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜を積層することが好ましい。

下地膜を密着膜として形成する場合の厚さは、通常１ｎｍ以上２００ｎｍ以下程度の範囲内であることが好ましい。一方、第２下地膜をバッファ膜として形成する場合の厚さは、通常、１００ｎｍ以上１０００ｎｍ以下程度の範囲内であることが好ましい。こうした下地膜は、各種の蒸着法、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。

［有機薄膜トランジスタの製造方法］
本発明の有機ＴＦＴ１の製造方法は、ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する。その工程順は、図１〜図４に示す第１〜第４形態の有機ＴＦＴ１Ａ〜１Ｄでそれぞれ異なり、詳しくは以下のようになる。

図１に示すボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａの製造方法は、基板１０上にゲート電極１５ｇを形成するゲート電極形成工程と、ゲート電極１５ｇを覆うようにゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２の上からソース電極１５ｓとドレイン電極１５ｄとをパターン形状して後に形成する有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、ソース電極１５ｓとドレイン電極１５ｄとに少なくとも接触するとともに導電性アイランド１２上に有機半導体膜１３を形成する有機半導体膜形成工程と、を少なくとも有する。

図２に示すトップゲートボトムコンタクト構造の有機ＴＦＴ１Ｂの製造方法は、基板１０上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２の上からソース電極１５ｓとドレイン電極１５ｄとをパターン形状して後に形成する有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、ソース電極１５ｓとドレイン電極１５ｄとに少なくとも接触するとともに導電性アイランド１２上に有機半導体膜１３を形成する有機半導体膜形成工程と、有機半導体膜１３とソース電極１５ｓとドレイン電極１５ｄとを含む全体を覆うようにゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上にゲート電極１５ｇを形成するゲート電極形成工程と、を少なくとも有する。

図３に示すトップゲートトップコンタクト構造の有機ＴＦＴ１Ｃの製造方法は、基板１０上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２を覆うように有機半導体膜１３を形成する有機半導体膜形成工程と、有機半導体膜１３上にソース電極１５ｓとドレイン電極１５ｄとをパターン形成して有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、有機半導体膜１３及びソース・ドレイン電極１５ｓ，１５ｄの全体を覆うゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上にゲート電極１５ｇを形成するゲート電極形成工程と、を少なくとも有している。

図４に示すボトムゲートトップコンタクト構造の有機ＴＦＴ１Ｄの製造方法は、基板１０上にゲート電極１５ｇを形成するゲート電極形成工程と、ゲート電極１５ｇを覆うようにゲート絶縁膜１４を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１４上に導電性アイランド１２を形成する導電性アイランド形成工程と、導電性アイランド１２を覆うように有機半導体膜１３を形成する有機半導体膜形成工程と、有機半導体膜１３上にソース電極１５ｓとドレイン電極１５ｄとをパターン形成して有機半導体膜１３に所定のチャネル幅Ｗｃｈと所定のチャネル長Ｌｃｈを与えるソース電極・ドレイン電極形成工程と、を少なくとも有する。

以上の４態様に係る有機ＴＦＴ１Ａ〜１Ｄの製造方法を構成する各工程について説明する。

ゲート電極形成工程では、既述したゲート電極形成用材料を、蒸着（マスク蒸着を含む。）、スパッタリング等の方法でゲート電極膜を成膜し、その後、フォトリソグラフィ等でパターニングしてゲート電極１５ｇを形成する。

ゲート絶縁膜形成工程では、既述したゲート絶縁膜形成用材料を、蒸着（マスク蒸着を含む。）、スパッタリング等の方法でゲート絶縁膜１４を成膜し、その後、必要に応じてフォトリソグラフィ等でパターニングする。

有機半導体膜形成工程では、既述した有機半導体膜形成用材料を、その種類に応じて蒸着法（マスク蒸着法を含む。）、インクジェット法、グラビア印刷法、ダイコート法等の方法で所定パターンの有機半導体膜１３を成膜する。

ソース電極・ドレイン電極形成工程では、既述したソース電極・ドレイン電極形成用材料を、印刷、蒸着（マスク蒸着を含む。）、スパッタリング等の方法で所定パターンのソース電極・ドレイン電極膜を成膜する。特にスクリーン印刷で形成すれば、ソース電極１５ｓとドレイン電極１５ｄを低コストで容易に形成することができる。また、後述する導電性アイランド形成工程で、導電性アイランドＡの大きさを大きくすることにより、ソース電極１５ｓとドレイン電極１５ｄの形成精度をあまり厳格にしなくてもいうという利点がある。

導電性アイランド形成工程については以下に詳しく説明する。

導電性アイランド群形成工程は、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる導電性アイランド同士１２，１２を所定の隙間を隔ててパターン形成する工程である。このマイクロコンタクトプリント法は、図１１の説明欄で既に説明したとおりであり、従来のようなリソグラフィに比べ、導電性アイランド群１２を構成する個々の導電性アイランド同士を高い精度で極めて低コストで形成することができるという利点がある。

また、導電性アイランド群形成工程は、導電性アイランド群１２を、ソース電極・ドレイン電極形成工程で形成するソース電極１５ｓとドレイン電極１５ｄとの間のチャネル領域に形成するとともに、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極１５ｄの端部１６，１６を、その端部位置（端部の直上又は直下）にある導電性アイランド１２に平面視で重なるように形成する。その結果、ソース・ドレイン電極に電圧を印加することにより、平面視で重なり合った導電性アイランド１２から有機半導体膜１３への電荷の注入が容易になる。注入された電荷は、上記のように、短い長さの有機半導体膜１３を移動して隣の導電性アイランド１２に到達する。チャネル領域でこうした電荷移動が繰り返されることにより、キャリア移動度が十分に高くない有機半導体材料であってもＯｎ電流（電流変調量）等を高めることができる。

この工程では、導電性アイランド群１２のうち、チャネル領域を画定する側のソース電極１５ｓ及びドレイン電極ｓ５ｄの端部１６，１６と平面視で重なる導電性アイランドＡ（符号１２ｓ，１２ｄで表す導電性アイランドのこと。）を、その導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢ（符号１２ｃｈで表す導電性アイランドのこと。）よりも大きく形成することが好ましい。こうすることで、導電性アイランドＡに重なるように形成するソース・ドレイン電極の端部１６，１６を、極めて厳格な精度で形成する必要がなく、ある程度ラフに形成しても特性に大きく影響しないという製造上の利点がある。そして、その結果として、ソース電極１５ｓとドレイン電極１５ｄの形成工程では、リソグラフィのような精度の高い形成手段を用いなくてもよいので、低コスト化において有利になる。

上記の場合、既述したように、導電性アイランドＡを、その導電性アイランドＡの上に形成するソース電極１５ｓとドレイン電極１５ｄの端部１６，１６の形成誤差の許容値Ｌｓを上回る大きさで形成することが好ましい。こうすることで、導電性アイランドＡ上に必ずソース電極１５ｓとドレイン電極１５ｄを形成することができるので、導電性アイランドＡからチャネル領域への電荷注入を効率的に行うことができる。

この導電性アイランド形成工程において、ソース電極１５ｓとドレイン電極１５ｄのそれぞれの端部１６，１６を導電性アイランド１２ｓ，１２ｄに直に接触させることが好ましい。こうするときは、有機半導体膜１に対する電荷注入特性が、ソース電極１５ｓ及びドレイン電極１５ｄよりもよい材料で導電性アイランド１２を形成する。こうすることで、ソース電極１５ｓ及びドレイン電極１５ｄと、有機半導体膜１３との間の電荷注入特性を考慮する必要がなくなる。その結果、ソース・ドレイン電極は低コスト材料で形成することが可能になる。一方、導電性アイランド１２は、従来のソース・ドレイン電極ほどの導電性は不要であり、ある程度の導電性があればよく、有機半導体膜への電荷注入特性を考慮して選択しさえすればよいという利点がある。

［画像表示装置］
本発明に係る画像表示装置５０は、図１２〜図１４に示すように、上記した有機ＴＦＴ１と、その有機ＴＦＴ１を構成するソース電極１５ｓ若しくはドレイン電極１５ｄで構成される画素電極（５１）又は当該ソース電極１５ｓ若しくはドレイン電極１５ｄが接続する画素電極（５１）の上に設けられた表示素子部（６０）と、を少なくとも有する。こうした構成とすることで、電荷移動度が十分に高くない有機半導体材料を用いた有機ＴＦＴを表示素子部のアクティブ駆動素子とすることができる。従来の有機ＴＦＴとは異なり、電流変調量が大きく、低駆動電圧でも画像表示装置を駆動させることができる。なお、表示素子部については、液晶表示素子、有機ＥＬ素子又は電子ペーパーの電気泳動素子とすることができる。

以下に、表示素子部を電気泳動素子とした例を示して説明するが、液晶表示素子であっても有機ＥＬ素子であっても同様である。

図１３は、電気泳動素子を表示素子部６０として備えた画像表示装置５０の一例を示す概略の等価回路図である。図１３に示すように、画像表示装置５０は、マトリクス状に配置された多数の有機ＴＦＴ１を有し、ゲート電極のゲートバスライン４１とソース電極１５ｓのソースバスライン４２が縦横に延びている。各有機ＴＦＴ１のドレイン電極１５ｄには出力素子４３が接続され、この出力素子４３は、電気泳動素子であり、抵抗とコンデンサ４４からなる等価回路で示されている。出力素子４３毎の領域は、画像表示装置の画素を構成している。なお、符号４５は水平駆動回路であり、符号４６は垂直駆動回路である。

有機ＴＦＴ１は、既述のように、少なくともゲート電極１５ｇ、絶縁膜１４（ゲート絶縁膜を含む）、有機半導体膜１３、ソース電極１５ｓ及びドレイン電極１５ｄから構成されていればよく、構造形態としては、図１〜図４に示したボトムゲートボトムコンタクト構造、トップゲートボトムコンタクト構造、トップゲートトップコンタクト構造、ボトムゲートトップコンタクト構造、のいずれの構造であってもよい。

図１４は、画像表示装置の一例を示す模式的な断面図である。具体的には、ボトムゲートボトムコンタクト構造の有機ＴＦＴ１を、電気泳動素子６０のアクティブ駆動素子として用いた画像表示装置５０の一例を示している。図１４に示す画像表示装置５０は、基板１０上に、電気泳動素子６０と、電気泳動素子６０をアクティブ駆動する有機ＴＦＴ１とを備えている。有機ＴＦＴ１は、ゲート電極１５ｇと、ゲート絶縁膜１４と、有機半導体膜１３と、ソース電極１５ｓと、ドレイン電極１５ｄと、導電性アイランド１２と、保護膜１９とを有するボトムゲートボトムコンタクト型の有機ＴＦＴ１である。電気泳動素子６０は、一般的に電子ペーパー用途に用いるものを用いている。

なお、図１５は、有機ＥＬ素子を表示素子部として備えた画像表示装置の一例を示す概略の等価回路図（単画素）である。有機ＥＬ素子のような低抵抗な素子を表示素子部６０として備えた画像表示装置５０の場合は、図１３に示した単画素での等価回路図は、図１５のようになるが、導電性アイランド１２をドライビングトランジスタ及びスイッチングトランジスタ部に作製することで、図１４に示す画像表示装置と同様に作製することができる。なお、図１５中、Ｔ_{ＳＥＬＥＣＴ}はスイッチングトランジスタ、Ｔ_{ＤＲＩＶＥ}はドライビングトランジスタ、ＯＬＥＤは有機ＥＬ素子、Ｃｓは保持容量を意味している。

これらの例は、本発明の画像表示装置の一例を示すものであり、これ以外にも各種の形態に変形可能である。

［オンデマンド回路基板］
有機半導体は塗布するだけで半導体としての性質を示す。また、塗布するだけで導電性を発現する材料（例えば銀コロイド）も近年開発が進んでいる。従って、基板１０上にゲート電極１５ｇとゲート絶縁膜１４が形成されたオンデマンド回路基板があれば、その回路基板上に有機半導体膜１３、ソース・ドレイン電極１５ｓ，１５ｄ、配線等をエンドユーザーが市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いて作製することも理論的には可能となる。例えば、通常のインクジェットインクの代わりに銀コロイドや有機半導体を入れて印刷することも可能となる。しかしながら、通常のインクジェットプリンタでは、アライメント精度、液の吐出位置精度から考えても、回路形成に必要な１００μｍ以下のパターンを安定して形成することは難しい。

図１６は、基板１０上に、ゲート電極１５ｇ、ゲート絶縁膜１４及び導電性アイランド群１２がその順で形成された本発明に係るオンデマンド回路基板２０を示す模式断面図（Ａ）と模式平面図（Ｂ）である。図１７は、図１６に示したオンデマンド回路基板２０に、先ず、ソース・ドレイン電極１５ｓ，１５ｄを形成し、その後に有機半導体膜１３を形成して有機ＴＦＴを構成した場合の模式断面図（Ａ）と模式平面図（Ｂ）である。図１６中、符号２１はゲート絶縁膜１４の開口部（円形開口部）であり、その開口部２１にはゲート絶縁膜１４の下に設けられたゲート電極１５ｇが現れる。その開口部２１には、配線又は電極２３が設けられる。この配線又は電極２３は、個別に設けてもよいし、ソース・ドレイン電極と同時に同じ材料で設けてもよい。また、図１６中、符号２２はゲート電極開口部であり、ゲート電極端部からの短絡を防止するために、ゲート絶縁層１４が存在することが望ましい。ゲート電極開口部によって、各トランジスタのゲート電極を独立させることで、各トランジスタに独立した信号を入力することができるため、作製できる論理回路の種類が大幅に増加する。

上記の問題は、こうしたオンデマンド回路基板２０を用いれば解決できる。このオンデマンド回路基板２０は、既述した本発明の特徴的な構成である導電性アイランド群１２を利用したものであり、形成精度があまりよくないソース・ドレイン電極パターンしか形成できない場合であっても、論理回路の作製を可能にする回路基板である。例えば、ソース・ドレイン電極間を１ｍｍ程度にしても、導電性アイランド群１２が形成されていることで、実効的なチャネル長は１００μｍ以下にすることができる。従って、予めゲート電極１５ｇ、ゲート絶縁膜１４及び導電性アイランド群１２を形成した本発明に係るオンデマンド回路基板２０を用いれば、有機半導体膜１３のパターン精度、ソース・ドレイン電極１５ｓ，１５ｄのパターン精度、アライメント精度等は非常に荒くても回路作製が可能となる。例えば、１ｍｍ程度のパターン精度で印刷した場合であっても、１００μｍ程度のチャネル長のＦＥＴと同程度の特性を出すことができるという利点がある。

すなわち、本発明に係るオンデマンド回路基板２０は、基板１０上に、ゲート電極１５ｇ、ゲート絶縁膜１４及び導電性アイランド群１２がその順で形成されてなるものである。そして、その導電性アイランド群１２は、既述の特徴と同様のものであり、マイクロコンタクトプリント法によって幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものである。導電性アイランド群１２はフォトリソグラフで形成したものであってもよい。こうしたオンデマンド回路基板２０の上に、最初にソース・ドレイン電極１５ｓ，１５ｄをインクジェットプリンタ等で形成し、その後に有機半導体膜１３をインクジェットプリンタ等で形成することにより、図１に示した態様のボトムゲートボトムコンタクト構造の有機ＴＦＴ（１Ａ）を作製することができる。一方、オンデマンド回路基板２０の上に、最初に有機半導体膜１３をインクジェットプリンタ等で形成し、その後にソース・ドレイン電極１５ｓ，１５ｄをインクジェットプリンタ等で形成することにより、図４に示した態様のボトムゲートトップコンタクト構造の有機ＴＦＴ（１Ｄ）を作製することができる。

本発明のオンデマンド回路基板２０によれば、その回路基板上に有機半導体膜１３、ソース・ドレイン電極１５ｓ，１５ｄ、配線等をエンドユーザーが市販のインクジェットプリンタ（家庭用インクジェットプリンタ等）を用いて容易に作製することができるので、エンドユーザーによる有機半導体を用いた論理回路の自由設計可能にすることができる。こうした技術によって、本発明係るオンデマンド回路基板２０を入手すれば、例えばセキュリティー用回路等を高価な装置を必要とせず作製可能となる。また、実験用の回路基板としても利用できる。

以下、種々の実験を行って本発明をさらに具体的に説明する。なお、本発明は以下の実験例に限定解釈されることはない。

［実験例１］
図１に示すボトムゲートボトムコンタクト構造の有機ＴＦＴ１Ａを作製した。先ず、厚さ１５０ｎｍのＣｒが形成された厚さ１ｍｍのガラス基板を試験基板として準備し、そのＣｒ付きガラス基板のＣｒをパターニングしてゲート電極１５ｇとした後、真空チャンバー内にセットし、そのＣｒ電極上に、カルド系アクリル樹脂からなる厚さ１μｍのゲート絶縁膜１４をスピンコート法で形成した。そのゲート絶縁膜１４上に、平均粒径４０ｎｍの銀粒子を含む銀コロイドを用い、マイクロコンタクトプリント法で図７に示す正方形の導電性アイランド群１２を形成した。このマイクロコンタクトプリント法は、図１１に示した方法で行い、ＰＤＭＳからなる版３８を作製し、その凸部３５の幅（チャネル長さＬの方向の導電性アイランド１２ｃｈの幅）を８０μｍとし、版の凹部３６の幅（チャネル長さＬの方向の隙間Ｇの幅）を２０μｍとしたものを用いた。したがって、形成された正方形の導電性アイランド群１２は、チャネル長さ方向の幅Ｌ１１が８０μｍであり、チャネル長さ方向の隙間Ｇの幅Ｌ１〜Ｌ５が２０μｍであった。なお、チャネル幅方向の幅Ｗも８０μｍであり、その幅方向の導電性アイランド間の隙間も２０μｍであった。

次に、金蒸着膜からなるソース電極１５ｓとドレイン電極１５ｄを、厚さ５０ｎｍで形成した。このとき、ソース電極１５ｓとドレイン電極１５ｄのチャネル領域側の端部１６，１６は、それぞれ導電性アイランド１２ｓ，１２ｄの上に載るように形成した。その後、ポリチオフェン誘導体を厚さ５０ｎｍでソース電極１５ｓとドレイン電極１５ｄ間を跨ぐようにスピンコート法で形成した。こうして実験例１に係る有機ＴＦＴを作製した。

得られた有機ＴＦＴは、ソース電極・ドレイン電極の端部１６，１６が、その端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ上に平面視で重なるように載っていた。

［実験例２］
実験例１は、マイクロコンタクトプリント法により、全ての導電性アイランド群１２を同じ大きさで形成した。この実験例２では、導電性アイランド群１２を、ソース電極・ドレイン電極の端部１６，１６に対応する位置の導電性アイランド１２ｓ，１２ｄの大きさをチャネル長さＬの方向：１００μｍ×チャネル幅Ｗの方向：１００μｍとし、チャネル領域に形成されているそれ以外の導電性アイランド１２ｃｈの大きさ（チャネル長さＬの方向：８０μｍ×チャネル幅Ｗの方向：８０μｍ）よりも大きくした。こうした寸法の導電性アイランド群１２は、版３８の寸法を変えたものを用いて作製した。さらに、この実験例では、ソース電極・ドレイン電極の形成を、スクリーン印刷法で行った。それ以外は、実験例１と同様にして、実験例２の有機ＴＦＴを作製した。

得られた有機ＴＦＴは、ソース電極・ドレイン電極の端部１６，１６が、その端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ上に平面視で重なるように載っていた。スクリーン印刷法でのソース電極・ドレイン電極の形成精度は、実験例１で行ったソース電極・ドレイン電極のリソグラフィの形成精度に比べて８０μｍ程度悪く、形成誤差の許容値Ｌｓがリソグラフィでは±１μｍ以下であるが、スクリーン印刷では±４０μｍ程度が通常である。それにもかかわらず、ソース電極・ドレイン電極の端部１６，１６が、その端部１６，１６に対応した導電性アイランド１２ｓ，１２ｄ上に平面視で重なるように載っていたのは、導電性アイランド１２ｓ，１２ｄを上記寸法で形成したためである。この実験例では、極めて簡便なマイクロコンタクトプリント法で導電性アイランド群１２を形成でき、さらに極めて簡便なスクリーン印刷でソース電極・ドレイン電極を形成でき、しかも所望の性能を得ることができた。

［実験例３］
実験例１において、マイクロコンタクトプリント法で用いる版３８の寸法を変えたものを用い、形成された導電性アイランド群１２のチャネル長さＬの方向の幅を１６０μｍとし、チャネル長さＬの方向の隙間Ｇの幅を４０μｍとし、それ以外は実験例１と同様にして、実験例３の有機ＴＦＴを作製した。

［実験例４］
実験例１において、マイクロコンタクトプリント法で用いる版３８を変え、図１０に示す田の字形態の導電性アイランドを形成した。用いた版３８は、凸部３５の幅（チャネル長さＬの方向の導電性アイランド１２ｃｈの幅）を８０μｍとし、版の凹部３６の幅（チャネル長さＬの方向の隙間Ｇの幅）を２０μｍとし、中抜き形状の線幅をいずれも１０μｍとしたものを用いた。したがって、形成された田の字形の導電性アイランド群１２は、チャネル長さ方向の幅Ｌ１１が８０μｍであり、チャネル長さ方向の隙間Ｇの幅Ｌ１〜Ｌ５が２０μｍであり、チャネル幅方向の幅Ｗも８０μｍであり、その幅方向の導電性アイランド間の隙間も２０μｍであった。さらに、中抜きされた４つの正方形は、一辺が２５μｍであった。これ以外は実験例１と同様にして、実験例４の有機ＴＦＴを作製した。

［実験例５］
実験例１において、有機半導体膜１３に対する電荷注入特性が悪く、ソース電極・ドレイン電極用材料として用いるには好まれないアルミニウム材料をソース電極・ドレイン電極として用い、一方、有機半導体膜１３に対する電荷注入特性は良いが導電率が悪く、ソース電極・ドレイン電極用として用いるには好まれないポリアニリンを導電性アイランド群形成用材料として用いた。それ以外は、実験例１と同様にして、実験例５の有機ＴＦＴを作製した。

本発明では、こうした材料の組合せを可能とし、大面積なアレイを安価に作製することができた。また、電極からの注入特性を改善することで、トランジスタ特性を向上させることができた。

［比較実験例１］
実験例１において、導電性アイランド群１２を形成しない他は、実験例１と同様にして、比較実験例１の有機ＴＦＴを作製した。

［比較実験例２］
比較例１において、ソース電極１５ｓとドレイン電極１５ｄにアルミニウム（厚さ５０ｎｍ）を用いた他は、比較実験例１と同様にして、比較実験例２の有機ＴＦＴを作製した。

［電流−電圧特性］
実験例１と比較実験例１で得られた有機ＴＦＴを用い、ゲート電圧を＋５０Ｖから−８０Ｖに掃引し、その後−８０Ｖから＋５０Ｖに戻して電流−電圧特性を測定した。図１８は、そのとき得られたグラフである。測定は、２台のソース−メジャーユニット（ケースレー社製、型式：２３７）を用い、ゲート電圧を変化させたときに得られた電流を測定して行った。図１８に示すように、導電性アイランド群１２が形成された実験例１の有機ＴＦＴは、導電性アイランド群１２を形成しない比較実験例１の有機ＴＦＴに比べ、１桁高い電流を得ることができた。この結果は、導電性アイランド群１２を形成したことによる短チャネル化に加え、電荷注入特性の良い銀コロイドを用いることで、注入特性が改善したためであると考えられる。

電荷移動度の評価は、図１８に示した電流−電圧特性から以下の式を用いて算出した。このとき、チャネル長は、実験例１と比較実験例１の両方とも、ソース電極−ドレイン電極間の距離として算出した。下記式において、Ｃはゲート絶縁膜の単位面積あたりの容量であり、Ｗはチャネル幅であり、Ｌはソース電極−ドレイン電極間の距離であり、Ｖ_Ｇはゲート電圧であり、Ｖ_ＴＨは閾値電圧であり、μは移動度である。

実験例１の有機ＴＦＴは、チャネル長が実際の動作機構とは異なり、見かけ上の移動度は０．１４ｃｍ^２／（Ｖ・ｓ）であった。一方、比較実験例１の有機ＴＦＴは、０．０１２ｃｍ^２／（Ｖ．ｓ）であった。実験例１の有機ＴＦＴで得られた移動度は、比較実験例１の有機ＴＦＴで得られた移動度に比べ、１桁程度高い値であった。

次に、比較実験例１と比較実験例２で得られた有機ＴＦＴの電流−電圧特性を図１８と同様の条件で測定して図１９に示した。また、実験例１と実験例５で得られた有機ＴＦＴの電流−電圧特性についても同様の条件で測定して図２０に示した。

図１９に示すように、比較実験例１と比較実験例２を比べると、電荷注入特性の良い金電極から注入特性の悪いアルミニウム電極に変更することでＯｎ電流は大幅に低下していることが確認できる。一方、図２０に示すように、実施例１と実施例５を比較すると、電荷注入特性の良い金電極から注入特性の悪いアルミニウムに変更したにも関わらず、特性は全く変化していないことが確認できた。

さらに、実施例１〜３及び比較例４を図１８と同様の条件で測定した。これらは、導電性アイランドの幅と隙間Ｇとの比が同じであり、特性は全く変化していないことを確認した。

１，１Ａ〜１Ｄ 有機ＴＦＴ
１０ 基板
１２ 導電性アイランド群
１２ｃｈ チャネル領域に形成された導電性アイランド
１２ｓ ソース電極のチャネル領域側の端部に対応する導電性アイランド
１２ｄ ドレイン電極のチャネル領域側の端部に対応する導電性アイランド
１３ 有機半導体膜
１４ ゲート絶縁膜
１５ｇ ゲート電極
１５ｓ ソース電極
１５ｄ ドレイン電極
１６ ソース電極とドレイン電極のチャネル領域側の端部
１９ 保護膜
２０ オンデマンド回路基板
２１ ゲート絶縁膜の開口部（円形開口部）
２２ ゲート電極開口部
３０ レジスト支持基板
３１ レジスト
３２ 凸形状パターン
３３ 樹脂材料
３４ 支持基材
３５ 樹脂基材凸部
３６ 樹脂基材凹部
３７ 導電性材料
３８ 樹脂基材版
４１ ゲートバスライン
４２ ソースバスライン
４３ 出力素子（電気泳動素子）
４４ コンデンサ
４５ 水平駆動回路
４６ 垂直駆動回路
５０ 画像表示装置
５１ 画素電極
６０ 表示素子部（電気泳動素子）
６１ 電極１
６２ 電気泳動インク
６３ 電極２
１００ 従来型の有機ＴＦＴのチャネル領域

Ｌ_ＳＤ ソース電極とドレイン電極との間の長さ
Ｌｃｈ チャネル長さ
Ｌ１，Ｌ２，Ｌ３ 導電性アイランド間のチャネル長さ
Ｌｓ ソース電極・ドレイン電極の端部の形成誤差の許容値
Ｌ１１ チャネル領域に形成された導電性アイランドの長さ
Ｌ２０ 端部に対応する位置に形成された導電性アイランドの長さ
Ｇ 導電性アイランド間の隙間
Ｗ ソース電極・ドレイン電極のチャネル幅
Ｗ１〜Ｗ６ 導電性アイランドの幅
Ｗｃｈ 実質的なチャネル幅

Claims (15)

1. ゲート電極形成工程、ゲート絶縁膜形成工程、有機半導体膜形成工程、ソース電極・ドレイン電極形成工程、及び導電性アイランド群形成工程を少なくとも有する有機薄膜トランジスタの製造方法であって、
   前記導電性アイランド群形成工程は、マイクロコンタクトプリント法によって、幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成する工程であり、
   前記導電性アイランド群を、前記ソース電極・ドレイン電極形成工程で形成するソース電極とドレイン電極との間のチャネル領域に形成するとともに、該チャネル領域を画定する側のソース電極及びドレイン電極の端部を、該端部位置にある導電性アイランドに平面視で重なるように形成する、ことを特徴とする有機薄膜トランジスタの製造方法。
2. 前記導電性アイランド群のうち、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡを、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きく形成する、請求項１に記載の有機薄膜トランジスタの製造方法。
3. 前記導電性アイランドＡを、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさで形成する、請求項２に記載の有機薄膜トランジスタの製造方法。
4. 前記ソース電極とドレイン電極を、スクリーン印刷で形成する、請求項１〜３のいずれか１項に記載の有機薄膜トランジスタの製造方法。
5. 前記導電性アイランドと前記ソース電極及びドレイン電極とを直に接触させるとともに、前記有機半導体膜に対する電荷注入特性が、前記ソース電極及びドレイン電極よりもよい材料で前記導電性アイランドを形成する、請求項１〜４のいずれか１項に記載の有機薄膜トランジスタの製造方法。
6. 前記有機薄膜トランジスタを、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかの構造となるように製造する、請求項１〜５のいずれか１項に記載の有機薄膜トランジスタの製造方法。
7. ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、ドレイン電極、及び導電性アイランド群を少なくとも有する有機薄膜トランジスタであって、
   前記導電性アイランド群は、前記ソース電極とドレイン電極との間のチャネル領域に、幾何学的な平面視形状からなる導電性アイランド同士が所定の隙間を隔ててパターン形成されてなり、
   前記チャネル領域を画定する側のソース電極及びドレイン電極の端部は、該端部位置にある導電性アイランドに平面視で重なっている、ことを特徴とする有機薄膜トランジスタ。
8. 前記導電性アイランド群のうち、前記チャネル領域を画定する側のソース電極及びドレイン電極の端部と平面視で重なる導電性アイランドＡは、該導電性アイランドＡ以外の導電性アイランドであって前記チャネル領域に形成する導電性アイランドＢよりも大きい、請求項７に記載の有機薄膜トランジスタ。
9. 前記導電性アイランドＡは、該導電性アイランドＡの上に形成するソース電極とドレイン電極の端部の形成誤差の許容値を上回る大きさである、請求項８に記載の有機薄膜トランジスタ。
10. 前記導電性アイランドと前記ソース電極及びドレイン電極とが直に接触してなるとともに、前記導電性アイランドは、前記有機半導体膜に対する電荷注入特性が前記ソース電極及びドレイン電極よりもよい材料で形成されている、請求項７〜９のいずれか１項に記載の有機薄膜トランジスタ。
11. 前記導電性アイランドの幾何学的な平面視形状は、三角形、四角形、田の字形、菱形及び六角形から選ばれるいずれかである、請求項７〜１０のいずれか１項に記載の有機薄膜トランジスタ。
12. 前記有機薄膜トランジスタが、トップゲートボトムコンタクト構造、ボトムゲートボトムコンタクト構造、ボトムゲートトップコンタクト構造及びトップゲートトップコンタクト構造のいずれかである、請求項７〜１１のいずれか１項に記載の有機薄膜トランジスタ。
13. 請求項７〜１２のいずれか１項に記載の有機薄膜トランジスタと、当該有機薄膜トランジスタを構成するソース電極若しくはドレイン電極で構成される画素電極又は当該ソース電極若しくはドレイン電極が接続する画素電極の上に設けられた表示素子部と、を少なくとも有することを特徴とする画像表示装置。
14. 前記表示素子部が、液晶表示素子、有機ＥＬ素子又は電子ペーパーの電気泳動素子である、請求項１３に記載の画像表示装置。
15. 基板上に、ゲート電極、ゲート絶縁膜及び導電性アイランド群がその順で形成され、該導電性アイランド群が、マイクロコンタクトプリント法によって幾何学的な平面視形状からなる導電性アイランド同士を所定の隙間を隔ててパターン形成されたものであることを特徴とするオンデマンド回路基板。

Images