CN102593008B - 一种底栅自对准氧化锌薄膜晶体管的制备方法 - Google Patents

Abstract

本发明公开了一种底栅自对准氧化锌薄膜晶体管的制备方法。本发明的制备方法采用底栅结构，首先生长光刻刻蚀出栅电极，然后连续生长栅介质层及有源区层，再光刻刻蚀出有源区，以栅电极为掩膜，配合源电极和漏电极的掩膜版，背部曝光即可实现自对准。由于该方法实现了源电极和漏电极与栅电极的自对准，极大减小栅电极与源漏的寄生电容，因而能提高薄膜晶体管电路的驱动能力。而该制备方法的改进在于，背曝光的同时使光线通过源电极和漏电极的掩膜版，光刻之后结合剥离工艺即可一次形成源电极和漏电极的区域。整个流程只需三步光刻，节省了一步光刻工艺。由于微电子工艺对光刻的成本极为敏感，因此本发明的制备方法可简化工艺流程，节约制造成本。

Description

一种底栅自对准氧化锌薄膜晶体管的制备方法

技术领域

本发明属于平板显示领域，具体涉及一种底栅自对准氧化锌薄膜晶体管的制备方法。

背景技术

目前，平板显示技术飞速发展，提高作为像素驱动单元的薄膜晶体管的性能和降低其制作成本对促进平板显示的发展极为重要。而传统的氢化非晶硅薄膜晶体管TFT的底栅非自对准器件虽然制作成本低，但其低性能成为制约平板显示技术继续提升的瓶颈。鉴于此，学术界和业界都在积极研发新型的TFT材料及新的器件结构。而采用过去传统的非晶硅或者多晶硅等薄膜晶体管或者有机薄膜晶体管等及常规器件结构是不可能同时满足快速、大尺寸、均匀高质量及有机发光二极管OLED显示等的多种要求。

材料方面，传统的非晶硅虽然有着良好的电学一致性和稳定性，但由于其载流子的迁移率低，不适应高频显示及电流驱动型的OLED显示的要求。多晶硅及有机TFT虽然迁移率较高，但均匀性较差，不适合大尺寸应用。而氧化锌ZnO及其掺杂半导体材料薄膜晶体管可以很好的满足上述要求：一、氧化锌及其掺杂半导体材料薄膜晶体管具有高迁移率以适应大尺寸、均匀高质量及OLED显示；二、氧化锌及其掺杂半导体材料薄膜晶体管是非晶材料，具有良好一致的电学特性；三、氧化锌及其掺杂半导体材料薄膜晶体管兼容于现在的平板显示技术，能够适用大的玻璃衬底下的低温工艺；四、氧化锌及其掺杂半导体材料薄膜晶体管比非晶硅薄膜晶体管和有机薄膜晶体管更加稳定。此外，OLED显示技术对薄膜晶体管提出了很多新的技术要求：首先OLED器件依靠电流注入而发光，是电流驱动型器件，其次OLED对TFT阈值电压等特性的波动十分敏感。这些特点要求驱动OLED的薄膜晶体管既能提供大电流又能有均匀的电学特性，而传统的非晶硅、多晶硅及有机TFT无法同时满足。故现在无论在学术界还是工业界转向关注新型的氧化锌及其掺杂半导体材料，因为氧化锌及其掺杂半导体材料的薄膜晶体管能够很好满足OLED显示技术中的各项指标。

器件方面，当需要更高的帧频以提高显示质量，或者当采用3D模式显示的时候，需要提高显示频率和驱动电流，现在广泛采用的非自对准底栅结构由于存在较大的栅漏过覆盖电容，越来越不满足高性能显示的要求，限制了整个平板显示行业的发展。

然而，相比于传统的非晶硅薄膜晶体管，氧化锌薄膜晶体管的制造成本大大提高，妨碍了氧化锌薄膜晶体管的普及。因此，如何优化工艺，在提高器件性能的同时降低制造成本，正是有关氧化锌薄膜晶体管研究的重要方面。

发明内容

本发明的目的在于提供一种优化的底栅自对准氧化锌薄膜晶体管的制备方法。本发明的制备方法简化了工艺流程，只需三步光刻即实现了自对准，降低了工业制造成本。

本发明的底栅自对准氧化锌薄膜晶体管的制备方法，包括以下步骤：

(1)在玻璃衬底上生长一层非透明导电薄膜，然后光刻和刻蚀形成栅电极；

(2)溅射形成一层栅介质层，在溅射台内退火处理；

(3)接着溅射生长一层氧化锌或其掺杂的有源层，在溅射台内退火处理；

(4)光刻和刻蚀形成有源区；

(5)刻蚀有源区下面的栅介质层；

(6)甩一层光刻胶，利用外加源电极和漏电极的掩膜版与不透光的栅电极相结合，底部曝光，然后光刻显影去除将要形成源电极和漏电极的区域的光刻胶；

(7)溅射生长一层金属导电薄膜，去除光刻胶，剥离形成源电极和漏电极。

在步骤(1)中，形成栅电极的非透明的导电薄膜为Al、Cr、Mo等非透明的导电金属中的一种。

在步骤(2)中，栅介质层的材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。

在步骤(3)中，采用射频磁控溅射技术生长氧化锌及其掺杂的有源层。

在步骤(3)中，氧化锌的掺杂物为Al、Ga和In等IIIA族元素中的一种。

在步骤(6)中，电极和漏电极的掩膜版与栅电极套准时，栅电极位于源电极和漏电极的掩膜版的透光区中央。

在步骤(7)中，金属导电薄膜为Al、Ti和Cr等金属中的一种。

本发明的优点：

本发明的制备方法采用底栅结构，首先生长光刻刻蚀出栅电极，然后连续生长栅介质层及有源层，再光刻刻蚀出有源区，(此时从底部往上看，只有栅金属是不透明的)，以栅电极为掩膜，配合源电极和漏电极的掩膜版，背部曝光即可实现自对准。由于该方法实现了源电极和漏电极与栅电极的自对准，能够极大减小栅电极与源漏的寄生电容，因而能极大的提高薄膜晶体管电路的驱动能力。而该制备方法的改进在于，背曝光的同时使光线通过源电极和漏电极的掩膜版(套准时只需确保栅电极位于掩膜版透光区中央)，光刻之后结合剥离工艺即可一次形成源电极和漏电极的区域。整个流程只需三步光刻，可节省一步光刻工艺。由于微电子工艺对光刻的成本极为敏感，因此本发明的制备方法可简化工艺流程，节约制造成本。

附图说明

图1为本发明的底栅自对准氧化锌薄膜晶体管的剖面示意图；

图2为本发明的底栅自对准氧化锌薄膜晶体管的俯视示意图；

图3(a)～(d)依次示出了本发明的氧化锌薄膜晶体管的制备方法的实施例的主要工艺步骤。

具体实施方式

下面结合说明书附图，通过实例对本发明做进一步说明。

本发明的底栅自对准氧化锌薄膜晶体管形成于玻璃衬底1上，如图1和图2所示。该薄膜晶体管包括栅电极2、栅介质层3、有源区4以及源电极和漏电极5。栅电极2位于玻璃衬底1之上，所述栅介质层3位于栅电极2之上，有源区4位于栅介质层3之上，源电极和漏电极5位于有源区4的两侧及之上。

本发明的底栅自对准氧化锌薄膜晶体管的制备方法的一个实施例由图3(a)至图3(d)所示，包括以下步骤：

(1)在玻璃衬底1上磁控溅射生长一层约100纳米厚的非透明导电金属薄膜，然后光刻和刻蚀形成栅电极2，如图3(a)所示；

(2)用射频磁控溅射淀积一层20～50纳米厚的栅介质层3，在200摄氏度温度下溅射台内退火1小时；

(3)用射频磁控溅射淀积一层约30纳米厚的ZnO有源层，在200摄氏度温度下溅射台内退火1小时；

(4)光刻和刻蚀形成有源区4；

(5)刻蚀栅介质层3，如图3(b)所示；

(6)甩一层光刻胶，以不透光的栅电极为掩膜，配合源电极和漏电极的掩膜版7背面曝光，只有将要形成源电极和漏电极的区域曝光光线能通过，光刻显影去除将要形成源电极和漏电极的区域的光刻胶，如图3(c)所示；

(7)在表面溅射一层50～200纳米厚的金属导电薄膜，去除光刻胶，光刻胶上的金属和胶一道除去，没有胶的区域金属薄膜留下，形成源电极和漏电极，如图3(d)所示。由于背曝光时以底栅为掩膜，故形成的源电极和漏电极与栅电极是自对准的。

最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (9)

1.一种底栅自对准氧化锌薄膜晶体管的制备方法，包括以下步骤：

(1)在玻璃衬底上生长一层非透明导电薄膜，然后光刻和刻蚀形成栅电极；

(2)溅射形成一层栅介质层，在溅射台内退火处理；

(3)接着溅射生长一层氧化锌或其掺杂的有源层，在溅射台内退火处理；

(4)光刻和刻蚀形成有源区；

(5)刻蚀有源区下面的栅介质层；

(6)甩一层光刻胶，利用外加源电极和漏电极的掩膜版与不透光的栅电极相结合，底部曝光，然后光刻显影去除将要形成源电极和漏电极的区域的光刻胶；

(7)溅射生长一层金属导电薄膜，去除光刻胶，剥离形成源电极和漏电极。

2.如权利要求1所述的制备方法，其特征在于，在步骤(1)中，形成所述栅电极的非透明的导电薄膜为非透明的导电金属Al、非透明的导电金属Cr、非透明的导电金属Mo中的一种。

3.如权利要求1所述的制备方法，其特征在于，在步骤(2)中，所述栅介质层的材料为二氧化硅、氮化硅以及高介电常数绝缘材料中的一种或者多种的组合。

4.如权利要求1所述的制备方法，其特征在于，在步骤(3)中，采用射频磁控溅射技术生长所述氧化锌及其掺杂的有源层。

5.如权利要求1所述的制备方法，其特征在于，在步骤(6)中，源电极和漏电极的掩膜版与栅电极套准时，所述栅电极位于源电极和漏电极的掩膜版的透光区中央。

6.如权利要求1所述的制备方法，其特征在于，在步骤(7)中，所述金属导电薄膜为金属Al、金属Ti和金属Cr中的一种。

7.如权利要求1所述的制备方法，其特征在于，在步骤(2)中，所述栅介质层的厚度在20～50纳米之间。

8.如权利要求1所述的制备方法，其特征在于，在步骤(7)中，所述金属导电薄膜的厚度在50～200纳米之间。

9.如权利要求1所述的制备方法，其特征在于，在步骤(3)中，氧化锌掺杂为掺杂有IIIA族元素Al、IIIA族元素Ga和IIIA族元素In中的一种的氧化锌。