CN103021871A - 一种薄膜晶体管的制备工艺 - Google Patents
一种薄膜晶体管的制备工艺 Download PDFInfo
- Publication number
- CN103021871A CN103021871A CN201210570652XA CN201210570652A CN103021871A CN 103021871 A CN103021871 A CN 103021871A CN 201210570652X A CN201210570652X A CN 201210570652XA CN 201210570652 A CN201210570652 A CN 201210570652A CN 103021871 A CN103021871 A CN 103021871A
- Authority
- CN
- China
- Prior art keywords
- gas
- preparation
- ito
- channel layer
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种底栅结构的双电层ITO薄膜晶体管的制备工艺,包括:清洁衬底步骤;制备栅极步骤;制备绝缘层步骤;ITO沟道层的沉积步骤;源、漏极的制备步骤。上述制备绝缘层步骤、ITO沟道层的沉积步骤以及源、漏极的制备步骤均在室温下进行。
Description
技术领域
本发明涉及金属氧化物TFT的制备工艺,特别是全室温下制备TFT的工艺。
背景技术
近几年来,越来越多的小组对全室温下制备的TFT有着很大的兴趣。自从2005年,Fortunato等人在全室温条件下制备出性能很好的TTFT器件,其饱和迁移率达到27cm2/Vs,阈值电压为19V,开关比大于105,全室温条件下制备的器件,性能已经比较理想,阈值电压有待于优化。
对于改善器件的性能,采用非晶氧化物作为沟道层也是一种方法。由于非晶态的薄膜比多晶态的薄膜少了晶界的散射,从而可以提高沟道层的载流子迁移率。Hsieh等人通过减小ZnO薄膜的厚度(从60nm到10nm),使其从多晶态变为为非晶态。同时采用等离子增强化学气相沉积(PECVD)法,沉积了50nm的SiNx薄膜作为栅介质层,磁控溅射ITO作为栅和源、漏电极,且制备了顶栅和底栅两种结构的TFT。顶栅结构的TFT性能很好,其迁移率和开关比分别达到了25cm2/Vs和107且TTFT在可见光波长范围的透光率均大于80%。
Song等报道了全室温下采用全射频磁控溅射工艺制备的非晶铟锌氧化物(a-IZO)TTFT。采用射频磁控溅射法制备IZO沟道层、IZO栅以及源、漏电极,通过调节氧压来控制IZO的电阻率。栅介质为100nm的AIOx,也是由射频溅射方法制备的。器件的阈值电压,开关比和饱和迁移率分别达到了1.1V,106和0.53cm2/Vs并且器件的透光率在可见光范围达到了80%。
除了以上描述的比较有代表性的结果外,还有不少关于化学镀膜方法和喷墨打印方法制作的TFT以及纳米线沟道TFT的报道,不过由于这些器件的场效应迁移率普遍不高或者不适合产业化生产,这里就没有做过多的研究。从TFT的发展历程中我们可以看到,不同沟道材料,栅绝缘层材料,不同结构以及不同的制备工艺等多种多样的TFT,最终人们都在寻找性能最佳且易于产业化的TFT,其中金属氧化物TFT在未来的应用前景最广阔。
发明内容
本发明涉及一种薄膜晶体管的制备工艺,特别是底栅结构的双电层ITO薄膜晶体管的制备工艺,包括:
清洁衬底步骤;
制备栅极步骤,分别用丙酮和乙醇进行超声波清洗10分钟,除去硅片上的有机物和油迹,再用去离子水把残留在硅片上的丙酮和乙醇清洗掉,最后在80℃干燥箱内烘干;
制备绝缘层步骤,把处理好的硅片放入PECVD的真空室内,用机械泵和罗茨泵把真空室的气压抽至10Pa以下,通入的反应气体为氧气和硅烷,同时通入惰性气体氩气作为保护气体以及电离气体;
ITO沟道层的沉积步骤,在沉积好介孔Si02的衬底上,采用射频磁控溅射沉积ITO沟道层,溅射时的本底真空为3×10-3Pa,极限真空为1×10-5Pa,溅射气体为氧气和氩气的混合气体,其中O2的流量占总气流的6%至10%,工作气压为0.5pa,溅射功率为100W;
源、漏极的制备步骤,用掩模法,采用射频磁控溅射沉积完成的,溅射时的本底真空为3×10-3Pa,极限溅射气体为氩气,工作气压为0.5pa,溅射功率为100W。
上述制备绝缘层步骤、ITO沟道层的沉积步骤以及源、漏极的制备步骤均在室温下进行。
上述绝缘层步骤中,其中硅烷和氧气的比例为5:18seem,沉积的总气压和时间分别为25pa和l小时,射频功率为150W。
ZnO:Al沟道层的厚度为50nm。
具体实施方式
本发明的具有底栅结构的双电层ITO薄膜晶体管的制备工艺,包括:
清洁衬底步骤;
制备栅极步骤,分别用丙酮和乙醇进行超声波清洗10分钟,除去硅片上的有机物和油迹,再用去离子水把残留在硅片上的丙酮和乙醇清洗掉,最后在80℃干燥箱内烘干。本发明中所用的硅片为导电性较好的,可以做为栅极使用的。
制备绝缘层步骤,把处理好的硅片放入PECVD的真空室内,用机械泵和罗茨泵把真空室的气压抽至10Pa以下,通入的反应气体为氧气和硅烷,同时通入惰性气体氩气作为保护气体以及电离气体。其中硅烷和氧气的比例为5:18seem(体积流量单位,标况毫升每分),沉积的总气压和
时间分别为25pa和l小时,射频功率为150W。这个过程中是在室温情况下完成的,实验结束之后可以取出被沉积了介孔Si02的样品。
ITO沟道层的沉积步骤,在沉积好介孔Si02的衬底上,采用射频磁控溅射沉积ITO沟道层,溅射时的本底真空为3×10-3Pa,极限真空为1×10-5Pa,溅射气体为氧气和氩气的混合气体,其中O2的流量占总气流的6%至10%,工作气压为0.5pa,溅射功率为100W。沟道的膜厚取决于时间,一般溅射5-8分钟就差不多为50nm厚。此过程也是在室温下进行的,实验结束之后可以将样品取出。
源、漏极的制备步骤,用掩模法,采用射频磁控溅射沉积完成的,溅射时的本底真空为3×10-3Pa,极限溅射气体为氩气,工作气压为0.5pa,溅射功率为100W。源、漏电极一般溅射15分钟左右。此过程也是在室温下进行的,实验结束之后可以将样品取出。
以上步骤都完成,基于介孔Si02的ITO薄膜晶体管就制备完了。
ITO沟道薄膜的电阻率为1.04×10-3Ω·cm,源、漏电极ITO薄膜的电阻率为3.85×10-4Ω·cm,说明了在ITO薄膜溅射的过程中,氧气的通入会使得ITO薄膜的电阻率上升。采用SiH4和02作为栅介质Si02的反应气体,沉积出的Si02为介孔疏松状,并含有大量的质子,为双电层的形成提供了有利的条件。并且当反应气体中SiH4所占的比例越大,低频下Si02的电容就越大。同时,沉积温度对SiO2单位电容也有很大的影响,温度越高,在一定的频率下,Si02的单位电容就越小。通过对双电层ITO薄膜晶体管的电学性能进行分析,器件的饱和迁移率、亚阈值摆幅和开关电流比分别为1l8cm2/Vs,92mV/decade,5×106。由于双电层形成,物理厚度为8μm的栅介质工作的时候等效厚度只有1~2nm,双电层电容高达2.14μF/em2,最终使得器件的工作电压为1.5V,极大的满足了微电子领域低功耗的要求。
Claims (3)
1.一种底栅结构的双电层ITO薄膜晶体管的制备工艺,其特征在于,包括:
清洁衬底步骤;
制备栅极步骤,分别用丙酮和乙醇进行超声波清洗10分钟,除去硅片上的有机物和油迹,再用去离子水把残留在硅片上的丙酮和乙醇清洗掉,最后在80℃干燥箱内烘干;
制备绝缘层步骤,把处理好的硅片放入PECVD的真空室内,用机械泵和罗茨泵把真空室的气压抽至10Pa以下,通入的反应气体为氧气和硅烷,同时通入惰性气体氩气作为保护气体以及电离气体;
ITO沟道层的沉积步骤,在沉积好介孔Si02的衬底上,采用射频磁控溅射沉积ITO沟道层,溅射时的本底真空为3×10-3Pa,极限真空为1×10-5Pa,溅射气体为氧气和氩气的混合气体,其中O2的流量占总气流的6%至10%,工作气压为0.5pa,溅射功率为100W;
源、漏极的制备步骤,用掩模法,采用射频磁控溅射沉积完成的,溅射时的本底真空为3×10-3Pa,极限溅射气体为氩气,工作气压为0.5pa,溅射功率为100W。
2.根据权利要求1所述的薄膜晶体管的制备工艺,其特征在于,上述制备绝缘层步骤、ITO沟道层的沉积步骤以及源、漏极的制备步骤均在室温下进行。
3.根据权利要求1所述的薄膜晶体管的制备工艺,其特征在于,上述绝缘层步骤中,其中硅烷和氧气的比例为5:18seem,沉积的总气压和时间分别为25pa和l小时,射频功率为150W。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210570652XA CN103021871A (zh) | 2012-12-25 | 2012-12-25 | 一种薄膜晶体管的制备工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210570652XA CN103021871A (zh) | 2012-12-25 | 2012-12-25 | 一种薄膜晶体管的制备工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103021871A true CN103021871A (zh) | 2013-04-03 |
Family
ID=47970334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210570652XA Pending CN103021871A (zh) | 2012-12-25 | 2012-12-25 | 一种薄膜晶体管的制备工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103021871A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023115653A1 (zh) * | 2021-12-20 | 2023-06-29 | 北京超弦存储器研究院 | 一种基于氧化铟锡的全透明薄膜晶体管及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060071211A1 (en) * | 2004-10-06 | 2006-04-06 | Lee Keun-Soo | Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same |
CN102593008A (zh) * | 2012-02-29 | 2012-07-18 | 北京大学 | 一种底栅自对准氧化锌薄膜晶体管的制备方法 |
CN103107093A (zh) * | 2012-12-17 | 2013-05-15 | 青岛红星化工厂 | 一种在全室温下制备低压双电层ito透明薄膜晶体管的工艺 |
-
2012
- 2012-12-25 CN CN201210570652XA patent/CN103021871A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060071211A1 (en) * | 2004-10-06 | 2006-04-06 | Lee Keun-Soo | Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same |
CN102593008A (zh) * | 2012-02-29 | 2012-07-18 | 北京大学 | 一种底栅自对准氧化锌薄膜晶体管的制备方法 |
CN103107093A (zh) * | 2012-12-17 | 2013-05-15 | 青岛红星化工厂 | 一种在全室温下制备低压双电层ito透明薄膜晶体管的工艺 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023115653A1 (zh) * | 2021-12-20 | 2023-06-29 | 北京超弦存储器研究院 | 一种基于氧化铟锡的全透明薄膜晶体管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202487581U (zh) | 一种柔性igzo薄膜晶体管 | |
CN103236443B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
CN103311130B (zh) | 一种非晶金属氧化物薄膜晶体管及其制备方法 | |
CN102157563B (zh) | 金属氧化物薄膜晶体管制备方法 | |
CN103208525B (zh) | 一种薄膜晶体管及其制造方法、阵列基板和显示器件 | |
CN102157564B (zh) | 顶栅金属氧化物薄膜晶体管的制备方法 | |
CN103456745B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103000530B (zh) | 顶栅氧化物薄膜晶体管的制造方法 | |
CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
CN103943683B (zh) | 一种铟锡锌氧化物同质薄膜晶体管及其制备方法 | |
CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
CN103474355A (zh) | 一种薄膜晶体管的制造方法 | |
CN102945828A (zh) | 一种主动矩阵有机发光二极体驱动背板及其制备方法 | |
CN102723359B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
CN103094205A (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
WO2017008410A1 (zh) | 一种薄膜晶体管结构及其制备方法 | |
CN107104150A (zh) | 金属氧化物tft器件及其制作方法 | |
CN103107093A (zh) | 一种在全室温下制备低压双电层ito透明薄膜晶体管的工艺 | |
CN103177970A (zh) | 一种氧化物薄膜晶体管制备方法 | |
CN108281414A (zh) | 一种电容及其制作方法、半导体设备 | |
CN102629576A (zh) | 阵列基板及其制作方法 | |
CN103094122A (zh) | 底栅结构的低压ZnO薄膜晶体管的制备工艺 | |
CN106252278A (zh) | 金属氧化物薄膜晶体管阵列的制备方法 | |
WO2019095408A1 (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |