CN106252278A - 金属氧化物薄膜晶体管阵列的制备方法 - Google Patents

金属氧化物薄膜晶体管阵列的制备方法 Download PDF

Info

Publication number
CN106252278A
CN106252278A CN201610824125.5A CN201610824125A CN106252278A CN 106252278 A CN106252278 A CN 106252278A CN 201610824125 A CN201610824125 A CN 201610824125A CN 106252278 A CN106252278 A CN 106252278A
Authority
CN
China
Prior art keywords
array
precursor solution
mask plate
substrate
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610824125.5A
Other languages
English (en)
Other versions
CN106252278B (zh
Inventor
张新安
张伟风
李爽
杨光
刘献省
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University
Original Assignee
Henan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University filed Critical Henan University
Priority to CN201610824125.5A priority Critical patent/CN106252278B/zh
Publication of CN106252278A publication Critical patent/CN106252278A/zh
Application granted granted Critical
Publication of CN106252278B publication Critical patent/CN106252278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种金属氧化物薄膜晶体管阵列的制备方法,主要步骤包括:提供所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液,采用喷雾热解法结合图案化的掩膜板,在衬底上沉积得到所述金属氧化物薄膜晶体管阵列的各功能层,所述功能层包括栅电极、栅绝缘层、有源层和源漏电极。本发明实现了金属晶体管阵列中器件之间的有效隔离,且所制备的金属氧化物薄膜晶体管阵列具有良好的电学性质。本发明不仅避开了高成本真空薄膜制备工艺,同时也避免了光刻剥离等复杂的薄膜图案化过程,具有制备工艺简单、成本低廉、适合工业化生产等优势,在大面积电子电路制造方面有广阔的应用前景。

Description

金属氧化物薄膜晶体管阵列的制备方法
技术领域
本发明涉及电子材料与元器件领域,具体涉及一种金属氧化物薄膜晶体管阵列的制备方法。
背景技术
薄膜晶体管是一种单极型场效应半导体器件,被广泛应用在有源阵列显示器、光电传感器、薄膜型存储器和气敏传感器等领域。它由栅电极、栅绝缘层、半导体有源层、源电极和漏电极组成,其中半导体有源层对器件性能和制造成本有至关重要的影响。以金属氧化物为有源层的薄膜晶体管具有场效应迁移率高、亚阈值摆幅小、可见光透过率高、制备温度低以及与硅基工艺基本兼容等诸多优点而备受关注。
目前,金属氧化物薄膜晶体管的制备方法有脉冲激光沉积法、射频磁控溅射法、化学气相沉积法等传统方法以及化学溶液法。传统制备方法设备成本较高,对制备条件要求也比较高,需要真空、高温等条件。化学溶液法制备金属氧化物薄膜晶体管具有加工成本低、工艺简单、大面积生产方便等优点,在近几年引起了广泛的关注。然而采用化学溶液法制备薄膜晶体管阵列时,通常很难实现器件之间的相互隔离,后续的刻蚀过程有可能会损伤有源层,影响其性能。
为了解决以上存在的问题,人们一直在寻求一种理想的技术解决方案。
发明内容
本发明的目的是针对现有技术的不足,从而提供一种制备工艺简单、成本低廉、适合工业化生产的金属氧化物薄膜晶体管阵列的制备方法。
为了实现上述目的,本发明所采用的技术方案是:一种金属氧化物薄膜晶体管阵列的制备方法,主要步骤包括:提供所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液,采用喷雾热解法结合图案化的掩膜板,在衬底上沉积得到所述金属氧化物薄膜晶体管阵列的各功能层,所述功能层包括栅电极、栅绝缘层、有源层和源漏电极。
基于上述,所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液包括栅电极前驱体溶液、栅绝缘层前驱体溶液、有源层前驱体溶液和源漏电极前驱体溶液;
其中,所述栅电极前驱体溶液和所述源漏电极前驱体溶液包括氯化铟、氯化锡和无水乙醇,所述氯化铟和所述氯化锡的总浓度为0.1 mol/L~0.2 mol/L,且其中的铟离子和锡离子比例为9:1;
所述栅绝缘层前驱体溶液包括硝酸铝和二甲氧基乙醇,所述硝酸铝的浓度为0.05mol/L~0.1 mol/L;
所述有源层前驱体溶液包括硝酸铟、硝酸锌和二甲氧基乙醇,所述硝酸铟和所述硝酸锌的总浓度为0.02 mol/L~0.05 mol/L,且其中的铟离子和锌离子比例为7:3~5:5。
基于上述,所述金属氧化物薄膜晶体管阵列的制备方法,包括以下步骤:
提供所述衬底,将带有栅电极阵列图案的掩膜板固定在所述衬底表面;将所述衬底加热到350℃~450℃之后,将所述栅电极前驱体溶液雾化喷涂在所述衬底的表面,所述栅电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述衬底上形成所述栅电极阵列;
提供带有栅绝缘层阵列图案的掩膜板,将所述掩膜板与所述栅电极层阵列的图案对准并固定在所述衬底上;将所述衬底加热到450℃~500℃后,将所述栅绝缘层前驱体溶液雾化喷涂在所述栅电极层阵列的表面,所述栅绝缘层前驱体溶液热分解后形成氧化铝薄膜,所述氧化铝薄膜的厚度为40 nm~80 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述栅电极阵列上形成所述栅绝缘层阵列;
提供带有有源层阵列图案的掩膜板,将所述掩膜板与所述栅绝缘层阵列的图案对准并固定在所述衬底上;将所述衬底加热到250℃~300℃后,将所述有源层前驱体溶液雾化喷涂在所述栅绝缘层阵列的表面,所述有源层前驱体溶液热分解后形成氧化铟锌薄膜,所述氧化铟锌薄膜的厚度为10 nm~20 nm;继续加热20 min~30 min后去掉所述掩膜板,在所述栅绝缘层阵列上形成所述有源层阵列;
提供带有源漏电极阵列图案的掩膜板,将所述掩膜板与所述阵列有源层阵列的图案对准并固定在所述衬底上,将所述衬底加热到350℃~450℃,将所述源漏电极前驱体溶液雾化喷涂在所述阵列有源层的表面,所述源漏电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100 nm,继续加热60 min~120 min后去掉所述掩膜板,在所述有源层阵列上形成所述源漏电极阵列,得到具有底栅结构的所述金属氧化物薄膜晶体管阵列。
基于上述,所述金属氧化物薄膜晶体管阵列的制备方法,包括以下步骤:
提供所述衬底,将带有源漏电极阵列图形的掩膜板固定在所述衬底表面;将所述衬底加热到350℃~450℃之后,将所述源漏电极前驱体溶液雾化喷涂在所述衬底的表面,所述源漏电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100nm;继续加热60 min~120 min后去掉所述掩膜板,在所述衬底上形成所述源漏电极阵列;
提供带有有源层阵列图案的掩膜板,将所述掩膜板与所述源漏电极阵列的图案对准并固定在所述衬底上;将所述衬底加热到250℃~300℃后,将所述有源层前驱体溶液雾化喷涂在所述源漏电极阵列的表面,所述有源层前驱体溶液热分解后形成氧化铟锌薄膜,所述氧化铟锌薄膜的厚度为10 nm~20 nm;继续加热20 min~30 min后去掉所述掩膜板,在所述源漏电极阵列上形成所述有源层阵列;
提供带有栅绝缘层阵列图案的掩膜板,将所述掩膜板与所述源漏电极阵列的图案对准并固定在所述衬底上;将所述衬底加热到450℃~500℃后,将所述栅绝缘层前驱体溶液雾化喷涂在所述源漏电极阵列的表面,所述栅绝缘层前驱体溶液热分解后形成氧化铝薄膜,所述氧化铝薄膜的厚度为40 nm~80 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述有源层阵列上形成所述栅绝缘层阵列;
提供带有栅电极阵列图形的掩膜板,将所述掩膜板与所述栅绝缘层阵列图案对准并固定在所述衬底上;将所述衬底加热到350℃~450℃之后,将所述栅电极前驱体溶液雾化喷涂在所述栅绝缘层阵列的表面,所述栅电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述栅绝缘层阵列上形成所述栅电极阵列,得到具有顶栅结构的所述金属氧化物薄膜晶体管阵列。
本发明相对现有技术具有突出的实质性特点和显著的进步,具体的说,本发明提供所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液,并利用喷雾热分解法结合图案化的掩膜板依次制备阵列的各功能层,实现了器件之间的有效隔离,且所制备的金属氧化物薄膜晶体管阵列具有良好的电学性质。喷雾热解法使得本发明避开了高成本真空薄膜制备工艺,工艺简单,有效降低了生产成本;而制备各功能层时使用带有功能层阵列图案的掩膜板,在各功能层形成的同时就实现了阵列中各器件的隔离,避免了光刻剥离等复杂的薄膜图案化过程,也避免了后续处理对晶体管结构的破坏和对性能的影响;进一步地,该方法可以通过调整掩膜板的大小来实现大面积晶体管阵列的制备,从而应用于工业化生产,在大面积电子电路制造方面有广阔的应用前景。
附图说明
图1为本发明薄膜晶体管阵列的结构示意图。
图2是本发明实施例1中薄膜晶体管的结构示意图。
图3为实施例1制备的金属氧化物薄膜晶体管阵列的输出特性曲线图。
图4为实施例1制备的金属氧化物薄膜晶体管阵列的转移特性曲线图。
图5是本发明实施例4中薄膜晶体管的结构示意图。
图中:1.衬底;2.金属氧化物薄膜晶体管;21.栅电极;22.栅绝缘层;23.有源层;24.源电极;25漏电极。
具体实施方式
下面通过具体实施方式,对本发明的技术方案做进一步的详细描述。
实施例1
由本实施例提供的制备方法制备的金属氧化物薄膜晶体管阵列的结构如图1所示,金属氧化物薄膜晶体管2在所述衬底1表面均匀排列,形成所述金属氧化物薄膜晶体管阵列;所述金属氧化物晶体管2的具体结构如图2所示,它包括所述衬底1、作为所述栅电极21的氧化铟锡薄膜层、设置在所述栅电极21上的作为所述栅绝缘层22的氧化铝薄膜层、设置在所述栅绝缘层22上的作为所述有源层23的氧化铟锌薄膜层和设置在所述有源层23表面的作为源电极24和漏电极25的氧化铟锡导电层,所述源电极24和所述栅电极25相互分离且各自至少一部分与所述有源层表面接触。
本实施例提供一种金属氧化物薄膜晶体管阵列的制备方法,主要步骤包括:提供所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液,采用喷雾热解法结合图案化的掩膜板,在衬底1上沉积得到所述金属氧化物薄膜晶体管阵列的各功能层,所述功能层包括栅电极21、栅绝缘层22、有源层23和源漏电极,所述源漏电极包括源电极24和漏电极25。
具体地,所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液包括栅电极前驱体溶液、栅绝缘层前驱体溶液、有源层前驱体溶液和源漏电极前驱体溶液;
其中,所述栅电极前驱体溶液和所述源漏电极前驱体溶液包括氯化铟、氯化锡和无水乙醇,所述氯化铟和所述氯化锡的总浓度为0.1 mol/L,且其中的铟离子和锡离子比例为9:1;
所述栅绝缘层前驱体溶液包括硝酸铝和二甲氧基乙醇,所述硝酸铝的浓度为0.05mol/L;
所述有源层前驱体溶液包括硝酸铟、硝酸锌和二甲氧基乙醇,所述硝酸铟和所述硝酸锌的总浓度为0.02 mol/L,且其中的铟离子和锌离子比例为7:3。
具体地,所述金属氧化物薄膜晶体管阵列的制备方法,包括以下步骤:
提供所述衬底,所述衬底为普通玻璃,将带有栅电极阵列图案的掩膜板固定在所述衬底表面;将所述衬底加热到350℃之后,将所述栅电极前驱体溶液雾化喷涂在所述衬底的表面,所述栅电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50nm;继续加热60 min后去掉所述掩膜板,在所述衬底上形成所述栅电极阵列;
提供带有栅绝缘层阵列图案的掩膜板,将所述掩膜板与所述栅电极层阵列的图案对准并固定在所述衬底上,所述掩膜板上的所述栅绝缘层阵列图案与已经制备好的所述栅电极阵列图案一一对应,以保证每个晶体管的结构完整和一致;将所述衬底加热到450℃后,将所述栅绝缘层前驱体溶液雾化喷涂在所述栅电极层阵列的表面,所述栅绝缘层前驱体溶液热分解后形成氧化铝薄膜,所述氧化铝薄膜的厚度为60 nm;继续加热60 min后去掉所述掩膜板,在所述栅电极阵列上形成所述栅绝缘层阵列;
提供带有有源层阵列图案的掩膜板,将所述掩膜板与所述栅绝缘层阵列的图案对准并固定在所述衬底上,所述掩膜板上的所述有源层阵列图案与已经制备好的所述栅绝缘层阵列图案一一对应,以保证每个晶体管的结构完整和一致;将所述衬底加热到300℃后,将所述有源层前驱体溶液雾化喷涂在所述栅绝缘层阵列的表面,所述有源层前驱体溶液热分解后形成氧化铟锌薄膜,所述氧化铟锌薄膜的厚度为15 nm;继续加热20 min后去掉所述掩膜板,在所述栅绝缘层阵列上形成所述有源层阵列;
提供带有源漏电极阵列图案的掩膜板,将所述掩膜板与所述阵列有源层阵列的图案对准并固定在所述衬底上,所述掩膜板上的所述源漏电极阵列图案与已经制备好的所述有源层阵列图案一一对应,以保证每个晶体管的结构完整和一致;将所述衬底加热到350℃,将所述源漏电极前驱体溶液雾化喷涂在所述阵列有源层的表面,所述源漏电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm,继续加热60 min后去掉所述掩膜板,在所述有源层阵列上形成所述源漏电极阵列,得到具有底栅结构的所述金属氧化物薄膜晶体管阵列。
实验验证
采用特性测试仪对有本实施例所述的制备方法制得的金属氧化物薄膜晶体管阵列进行输出特性和转移特性测试,结果分别如图3和图4所示,图3中横坐标源漏电压和纵坐标漏电流分别指的是所述金属氧化物薄膜晶体管阵列的源极和漏极之间的电压和电流,图4表明所述金属氧化物薄膜晶体管阵列具有较好的转移特性,由图中可以看出,该金属氧化物薄膜晶体管阵列工作在n沟道增强模式,薄膜晶体管表现很好的饱和特性和夹断特性,因此由该方法制备的所述金属氧化物薄膜晶体管阵具有良好的电学性能。
实施例2
本实施例提供的金属氧化物薄膜晶体管阵列的制备方法,具体步骤与实施例1中的大致相同,不同之处在于:
所述栅电极前驱体溶液和所述源漏电极前驱体溶液中所述氯化铟和所述氯化锡的总浓度为0.15 mol/L;所述栅绝缘层前驱体溶液中所述硝酸铝的浓度为0.08 mol/L;所述有源层前驱体中所述硝酸铟和所述硝酸锌的总浓度为0.05mol/L,且其中的铟离子和锌离子比例为5:5。
制备所述栅电极阵列和所述源漏电极阵列时,加热所述衬底到400℃,所述衬底为石英,所述氧化铟锡导电薄膜厚度为80 nm,继续加热的时间为90 min;
制备所述栅绝缘层阵列时,加热所述衬底到480℃,所述氧化铝绝缘薄膜厚度为40 nm,继续加热的时间为90 min;
制备所述有源层阵列时,加热所述衬底到250℃,所述氧化铟锌有源层薄膜厚度为10nm,继续加热的时间为20 min。
由本实施例提供的制备方法制备的金属氧化物薄膜晶体管阵列的结构与实施例1的结构相同。
实施例3
本实施例提供的金属氧化物薄膜晶体管阵列的制备方法,具体步骤与实施例1中的大致相同,不同之处在于:
所述栅电极前驱体溶液和所述源漏电极前驱体溶液中所述氯化铟和所述氯化锡的总浓度为0.2 mol/L;所述栅绝缘层前驱体溶液中所述硝酸铝的浓度为0.1 mol/L;所述有源层前驱体中所述硝酸铟和所述硝酸锌的总浓度为0.05mol/L,且其中的铟离子和锌离子比例为6:4。
制备所述栅电极阵列和所述源漏电极阵列时,加热所述衬底到450℃,所述氧化铟锡导电薄膜厚度为100 nm,继续加热的时间为120 min;
制备所述栅绝缘层阵列时,加热所述衬底到500℃,所述氧化铝绝缘薄膜厚度为80 nm,继续加热的时间为120 min;
制备所述有源层阵列时,加热所述衬底到280℃,所述氧化铟锌有源层薄膜厚度为20nm,继续加热的时间为30 min。
由本实施例提供的制备方法制备的金属氧化物薄膜晶体管阵列的结构与实施例1的结构相同。
实施例4
由本实施例提供的制备方法制备的具有顶栅结构的金属氧化物薄膜晶体管阵列中所述金属氧化物晶体管1的结构如图5所示,它包括所述衬底1、设置在所述衬底上的作为所述源电极24和所述漏电极25的氧化铟锡薄膜层、设置在所述源电极24和所述漏电极25上的作为所述有源层23的氧化铟锌薄膜层、设置在所述有源层23上的作为所述栅绝缘层22的氧化铝薄膜层和设置在所述栅绝缘层22上的作为栅电极21的氧化铟锡薄膜层,所述源电极24和所述漏电极25相互分离且各自至少一部分与所述有源层表面接触,所述栅电极21与所述有源层23之间由所述栅绝缘层22隔开而不发生接触。
本实施例提供的金属氧化物薄膜晶体管阵列的制备方法,与实施例1的区别在于,包括以下步骤:
提供所述衬底,将带有源漏电极阵列图形的掩膜板固定在所述衬底表面;将所述衬底加热到350℃之后,将所述源漏电极前驱体溶液雾化喷涂在所述衬底的表面,所述源漏电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm;继续加热60min后去掉所述掩膜板,在所述衬底上形成所述源漏电极阵列;
提供带有有源层阵列图案的掩膜板,将所述掩膜板与所述源漏电极阵列的图案对准并固定在所述衬底上;将所述衬底加热到300℃后,将所述有源层前驱体溶液雾化喷涂在所述源漏电极阵列的表面,所述有源层前驱体溶液热分解后形成氧化铟锌薄膜,所述氧化铟锌薄膜的厚度为15 nm;继续加热20 min后去掉所述掩膜板,在所述源漏电极阵列上形成所述有源层阵列;
提供带有栅绝缘层阵列图案的掩膜板,将所述掩膜板与所述源漏电极阵列的图案对准并固定在所述衬底上;将所述衬底加热到450℃后,将所述栅绝缘层前驱体溶液雾化喷涂在所述源漏电极阵列的表面,所述栅绝缘层前驱体溶液热分解后形成氧化铝薄膜,所述氧化铝薄膜的厚度为60 nm;继续加热60 min后去掉所述掩膜板,在所述有源层阵列上形成所述栅绝缘层阵列;
提供带有栅电极阵列图形的掩膜板,将所述掩膜板与所述栅绝缘层阵列图案对准并固定在所述衬底上;将所述衬底加热到350℃之后,将所述栅电极前驱体溶液雾化喷涂在所述栅绝缘层阵列的表面,所述栅电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm;继续加热60 min后去掉所述掩膜板,在所述栅绝缘层阵列上形成所述栅电极阵列,得到具有顶栅结构的所述金属氧化物薄膜晶体管阵列。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制;尽管参照较佳实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换;而不脱离本发明技术方案的精神,其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (4)

1.一种金属氧化物薄膜晶体管阵列的制备方法,其特征在于,主要步骤包括:提供所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液,采用喷雾热解法结合图案化的掩膜板,在衬底上沉积得到所述金属氧化物薄膜晶体管阵列的各功能层,所述功能层包括栅电极、栅绝缘层、有源层和源漏电极。
2.根据权利要求1所述的金属氧化物薄膜晶体管阵列的制备方法,其特征在于:所述金属氧化物薄膜晶体管阵列的各功能层前驱体溶液包括栅电极前驱体溶液、栅绝缘层前驱体溶液、有源层前驱体溶液和源漏电极前驱体溶液;
其中,所述栅电极前驱体溶液和所述源漏电极前驱体溶液包括氯化铟、氯化锡和无水乙醇,所述氯化铟和所述氯化锡的总浓度为0.1 mol/L~0.2 mol/L,且其中的铟离子和锡离子比例为9:1;
所述栅绝缘层前驱体溶液包括硝酸铝和二甲氧基乙醇,所述硝酸铝的浓度为0.05mol/L~0.1 mol/L;
所述有源层前驱体溶液包括硝酸铟、硝酸锌和二甲氧基乙醇,所述硝酸铟和所述硝酸锌的总浓度为0.02 mol/L~0.05 mol/L,且其中的铟离子和锌离子比例为7:3~5:5。
3.根据权利要求1或2所述的金属氧化物薄膜晶体管阵列的制备方法,其特征在于,包括以下步骤:
提供所述衬底,将带有栅电极阵列图案的掩膜板固定在所述衬底表面;将所述衬底加热到350℃~450℃之后,将所述栅电极前驱体溶液雾化喷涂在所述衬底的表面,所述栅电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述衬底上形成所述栅电极阵列;
提供带有栅绝缘层阵列图案的掩膜板,将所述掩膜板与所述栅电极层阵列的图案对准并固定在所述衬底上;将所述衬底加热到450℃~500℃后,将所述栅绝缘层前驱体溶液雾化喷涂在所述栅电极层阵列的表面,所述栅绝缘层前驱体溶液热分解后形成氧化铝薄膜,所述氧化铝薄膜的厚度为40 nm~80 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述栅电极阵列上形成所述栅绝缘层阵列;
提供带有有源层阵列图案的掩膜板,将所述掩膜板与所述栅绝缘层阵列的图案对准并固定在所述衬底上;将所述衬底加热到250℃~300℃后,将所述有源层前驱体溶液雾化喷涂在所述栅绝缘层阵列的表面,所述有源层前驱体溶液热分解后形成氧化铟锌薄膜,所述氧化铟锌薄膜的厚度为10 nm~20 nm;继续加热20 min~30 min后去掉所述掩膜板,在所述栅绝缘层阵列上形成所述有源层阵列;
提供带有源漏电极阵列图案的掩膜板,将所述掩膜板与所述阵列有源层阵列的图案对准并固定在所述衬底上,将所述衬底加热到350℃~450℃,将所述源漏电极前驱体溶液雾化喷涂在所述阵列有源层的表面,所述源漏电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100 nm,继续加热60 min~120 min后去掉所述掩膜板,在所述有源层阵列上形成所述源漏电极阵列,得到具有底栅结构的所述金属氧化物薄膜晶体管阵列。
4.根据权利要求1或2所述的金属氧化物薄膜晶体管阵列的制备方法,其特征在于,包括以下步骤:
提供所述衬底,将带有源漏电极阵列图形的掩膜板固定在所述衬底表面;将所述衬底加热到350℃~450℃之后,将所述源漏电极前驱体溶液雾化喷涂在所述衬底的表面,所述源漏电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100nm;继续加热60 min~120 min后去掉所述掩膜板,在所述衬底上形成所述源漏电极阵列;
提供带有有源层阵列图案的掩膜板,将所述掩膜板与所述源漏电极阵列的图案对准并固定在所述衬底上;将所述衬底加热到250℃~300℃后,将所述有源层前驱体溶液雾化喷涂在所述源漏电极阵列的表面,所述有源层前驱体溶液热分解后形成氧化铟锌薄膜,所述氧化铟锌薄膜的厚度为10 nm~20 nm;继续加热20 min~30 min后去掉所述掩膜板,在所述源漏电极阵列上形成所述有源层阵列;
提供带有栅绝缘层阵列图案的掩膜板,将所述掩膜板与所述源漏电极阵列的图案对准并固定在所述衬底上;将所述衬底加热到450℃~500℃后,将所述栅绝缘层前驱体溶液雾化喷涂在所述源漏电极阵列的表面,所述栅绝缘层前驱体溶液热分解后形成氧化铝薄膜,所述氧化铝薄膜的厚度为40 nm~80 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述有源层阵列上形成所述栅绝缘层阵列;
提供带有栅电极阵列图形的掩膜板,将所述掩膜板与所述栅绝缘层阵列图案对准并固定在所述衬底上;将所述衬底加热到350℃~450℃之后,将所述栅电极前驱体溶液雾化喷涂在所述栅绝缘层阵列的表面,所述栅电极前驱体溶液热分解后形成氧化铟锡薄膜,所述氧化铟锡薄膜的厚度为50 nm~100 nm;继续加热60 min~120 min后去掉所述掩膜板,在所述栅绝缘层阵列上形成所述栅电极阵列,得到具有顶栅结构的所述金属氧化物薄膜晶体管阵列。
CN201610824125.5A 2016-09-14 2016-09-14 金属氧化物薄膜晶体管阵列的制备方法 Active CN106252278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610824125.5A CN106252278B (zh) 2016-09-14 2016-09-14 金属氧化物薄膜晶体管阵列的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610824125.5A CN106252278B (zh) 2016-09-14 2016-09-14 金属氧化物薄膜晶体管阵列的制备方法

Publications (2)

Publication Number Publication Date
CN106252278A true CN106252278A (zh) 2016-12-21
CN106252278B CN106252278B (zh) 2018-12-07

Family

ID=57599741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610824125.5A Active CN106252278B (zh) 2016-09-14 2016-09-14 金属氧化物薄膜晶体管阵列的制备方法

Country Status (1)

Country Link
CN (1) CN106252278B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281490A (zh) * 2018-02-05 2018-07-13 南京大学 一种氧化物薄膜晶体管的制备方法及其制备装置
CN109755255A (zh) * 2019-01-24 2019-05-14 福州大学 一种金属氧化物存储器及其制备方法
WO2020077741A1 (zh) * 2018-10-19 2020-04-23 武汉华星光电半导体显示技术有限公司 薄膜晶体管基板的制备方法及其制备的薄膜晶体管基板
CN111493865A (zh) * 2020-05-06 2020-08-07 浙江大学 一种可用于多模态观测大脑的皮层脑电电极及阵列

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1382300A (zh) * 1999-08-21 2002-11-27 可印刷发射体有限公司 场发射器和器件
CN102201367A (zh) * 2010-03-24 2011-09-28 三星电子株式会社 薄膜晶体管阵列面板的制造方法
US20120049181A1 (en) * 2010-08-26 2012-03-01 Industry-Academic Cooperation Foundation, Yonsei University Composition for oxide thin film, method of preparing the composition, method of forming the oxide thin film, and electronic device using the composition
CN102610756A (zh) * 2012-03-31 2012-07-25 上海交通大学 一种溶液法低电压高性能有机薄膜晶体管及其制备方法
CN102694091A (zh) * 2012-06-13 2012-09-26 佛山市国星光电股份有限公司 用于在晶圆级封装中暴露电极的方法及掩膜版
KR101255958B1 (ko) * 2011-12-28 2013-04-23 삼성전기주식회사 회로기판의 제조방법
CN104246996A (zh) * 2012-04-17 2014-12-24 株式会社谷黑组 焊料凸块及其形成方法、以及具备有焊料凸块的基板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1382300A (zh) * 1999-08-21 2002-11-27 可印刷发射体有限公司 场发射器和器件
CN102201367A (zh) * 2010-03-24 2011-09-28 三星电子株式会社 薄膜晶体管阵列面板的制造方法
US20120049181A1 (en) * 2010-08-26 2012-03-01 Industry-Academic Cooperation Foundation, Yonsei University Composition for oxide thin film, method of preparing the composition, method of forming the oxide thin film, and electronic device using the composition
KR101255958B1 (ko) * 2011-12-28 2013-04-23 삼성전기주식회사 회로기판의 제조방법
CN102610756A (zh) * 2012-03-31 2012-07-25 上海交通大学 一种溶液法低电压高性能有机薄膜晶体管及其制备方法
CN104246996A (zh) * 2012-04-17 2014-12-24 株式会社谷黑组 焊料凸块及其形成方法、以及具备有焊料凸块的基板及其制造方法
CN102694091A (zh) * 2012-06-13 2012-09-26 佛山市国星光电股份有限公司 用于在晶圆级封装中暴露电极的方法及掩膜版

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281490A (zh) * 2018-02-05 2018-07-13 南京大学 一种氧化物薄膜晶体管的制备方法及其制备装置
WO2020077741A1 (zh) * 2018-10-19 2020-04-23 武汉华星光电半导体显示技术有限公司 薄膜晶体管基板的制备方法及其制备的薄膜晶体管基板
CN109755255A (zh) * 2019-01-24 2019-05-14 福州大学 一种金属氧化物存储器及其制备方法
CN111493865A (zh) * 2020-05-06 2020-08-07 浙江大学 一种可用于多模态观测大脑的皮层脑电电极及阵列
CN111493865B (zh) * 2020-05-06 2021-05-14 浙江大学 一种可用于多模态观测大脑的皮层脑电电极及阵列

Also Published As

Publication number Publication date
CN106252278B (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US9947757B2 (en) Display device, array substrate, and thin film transistor
CN106252278B (zh) 金属氧化物薄膜晶体管阵列的制备方法
CN104362125B (zh) 阵列基板及其制作方法、显示装置
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN103107095A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105185695A (zh) 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN104466020B (zh) 一种ltps像素单元及其制造方法
WO2017128633A1 (zh) 制造薄膜晶体管的方法
TWI574422B (zh) 薄膜電晶體基板、其製作方法及使用之液晶顯示面板
US8975164B2 (en) Method of manufacturing semiconductor device
WO2014173146A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
TWI660460B (zh) Flexible thin film transistor and preparation method thereof
CN103177969A (zh) 一种金属氧化物薄膜晶体管的制备方法
US10204940B2 (en) Array substrate, its manufacturing method thereof and a liquid crystal display panel
CN105977165A (zh) p型氧化铜薄膜晶体管的制备方法
KR100867477B1 (ko) 박막 트랜지스터 제조 방법
CN103107093A (zh) 一种在全室温下制备低压双电层ito透明薄膜晶体管的工艺
CN108336024B (zh) 薄膜晶体管的制作方法、显示基板的制作方法及显示器件
CN106252359B (zh) 阵列基板及液晶显示面板
US10170631B2 (en) Manufacturing methods of oxide thin film transistors
CN103021866A (zh) 底栅结构的单掩模自组装ito薄膜晶体管的制备工艺
CN103094122A (zh) 底栅结构的低压ZnO薄膜晶体管的制备工艺
WO2015196627A1 (zh) 薄膜晶体管制作方法及阵列基板制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant