CN103094205A - 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 - Google Patents

一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 Download PDF

Info

Publication number
CN103094205A
CN103094205A CN2013100429277A CN201310042927A CN103094205A CN 103094205 A CN103094205 A CN 103094205A CN 2013100429277 A CN2013100429277 A CN 2013100429277A CN 201310042927 A CN201310042927 A CN 201310042927A CN 103094205 A CN103094205 A CN 103094205A
Authority
CN
China
Prior art keywords
layer
film
film transistor
thin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100429277A
Other languages
English (en)
Other versions
CN103094205B (zh
Inventor
徐苗
周雷
罗东向
徐华
李民
庞佳威
王琅
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Original Assignee
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd filed Critical GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority to CN201310042927.7A priority Critical patent/CN103094205B/zh
Publication of CN103094205A publication Critical patent/CN103094205A/zh
Priority to PCT/CN2013/082891 priority patent/WO2014117512A1/zh
Application granted granted Critical
Publication of CN103094205B publication Critical patent/CN103094205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及所制备的驱动背板，薄膜晶体管的制备工艺包括a.在衬底上沉积并图形化金属导电层作为栅极金属层；b.在所述栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层；c.在所述栅极绝缘层上沉积金属氧化物薄膜并图形化作为有源层；d.在所述有源层上沉积第二绝缘薄膜，然后使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层；e.在所述刻蚀阻挡层上沉积第三绝缘薄膜作为保护层，并图形化所述第三绝缘薄膜，刻蚀形成源漏电极区域；f.在所述保护层上制备并图形化金属薄膜层作为连接导线。本发明制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小，可实现薄膜晶体管驱动背板高精细化、低成本制作。

Description

一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
技术领域
本发明涉及半导体技术领域，尤其涉及一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及通过该方法制备的薄膜晶体管驱动背板。
背景技术
目前，平板显示领域的发展日新月异。现在已初步分化为两个主要的产品应用方向：一个是小尺寸显示屏，应用于移动终端设备；另一个是大尺寸显示屏应用于电视机领域。在上述两种产品应用中，显示屏实现更高像素密度、更高刷新频率以及更低功耗是行业的发展趋势。
薄膜晶体管（TFT，Thin Film Transistor）主要应用于控制和驱动液晶显示器（LCD，Liquid Crystal Display）、有机发光二极管（OLED，Organic Light-Emitting Diode）显示器的子像素，是平板显示领域中最重要的电子器件。
在平板显示领域中，高像素密度是指在相同面积内，需要排布更多的像素单元。而薄膜晶体管的尺寸决定了像素单元的大小，因此，薄膜晶体管小尺寸化，是实现高像素密度的先决条件。同时，对于LCD显示来说，更小尺寸的薄膜晶体管意味着更高的开口率。显示屏在达到相同的亮度下，具有更高开口率的驱动背板，对背光亮度要求更低，进而能达到降低功耗的要求。另一方面，如果薄膜晶体管的寄生电容过大，会由于RC充电时间限制，进而影响提高驱动背板刷新频率，这会导致3D显示等功能无法实现。
因此，开发薄膜晶体管阵列的制作工艺，并保证每一个薄膜晶体管具有尺寸小和寄生电容低（small size and low parasitic capacitance）的特点，是显示屏实现高分辨率、低功耗以及高刷新频率的关键。
目前金属氧化物薄膜晶体管驱动背板主要使用的结构为刻蚀阻挡层结构和背沟道刻蚀结构。其中背沟道刻蚀结构制作的器件稳定性较差，但是可以制作小尺寸的薄膜晶体管。而传统的刻蚀阻挡层结构稳定性较好，但是却很难实现小尺寸化，并且寄生电容较大，这样很难在高精细显示屏以及具有高刷新频率的大尺寸显示屏中应用。
薄膜晶体管驱动背板的制备包括薄膜晶体管的制备及后续工艺，后续工艺为本领域通用的工艺，但薄膜晶体管的制备工艺则直接决定了所制备的薄膜晶体管、薄膜晶体管驱动背板的性能。故需要制备稳定性高、尺寸小以及寄生电容低的薄膜晶体管。
因此，针对现有技术不足，提供一种工艺简单、能够制备稳定性高、尺寸小以及寄生电容低的薄膜晶体管及由此薄膜晶体管组成的薄膜晶体管驱动背板的制备工艺甚为必要，本发明同时提供一种高稳定性薄膜晶体管驱动背板。
发明内容
本发明的目的之一是提供了一种薄膜晶体管的制备方法，该制备方法具有制造工艺简单、所制备的薄膜晶体管稳定性高、尺寸小以及寄生电容低的特点。
本发明的上述目的通过如下技术手段实现。
一种薄膜晶体管的制备方法，依次包括如下步骤：
a.在衬底上沉积并图形化金属导电层作为栅极金属层；
b.在所述栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层；
c.在所述栅极绝缘层上沉积金属氧化物薄膜并图形化作为有源层；
d.在所述有源层上沉积第二绝缘薄膜，然后使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层；
e.在所述刻蚀阻挡层上沉积第三绝缘薄膜作为保护层，并图形化所述第三绝缘薄膜，刻蚀形成源漏电极区域；
f.在所述保护层上制备并图形化金属薄膜层，作为连接导线。
上述步骤d中的使用自对准曝光方法图形化所述第二绝缘薄膜，包括：
在所述第二绝缘薄膜上制备与所述栅极金属层形状一致的正性光刻胶；和
对没有覆盖所述正性光刻胶的第二绝缘薄膜进行刻蚀。
上述在第二绝缘薄膜上制备与所述金属导电层的形状一致的正性光刻胶，具体包括：
在所述第二绝缘薄膜上覆盖正性光刻胶；
使用栅极金属层作为自对准光刻掩膜板；
将紫外光由透明衬底一侧入射，对所述正性光刻胶进行曝光；
经显影后，得到与栅极金属层形状一致的正性光刻胶；
利用正性光刻胶作为掩膜，使用刻蚀的方法图形化第二绝缘薄膜作为刻蚀阻挡层。
上述刻蚀阻挡层的厚度为50 nm~2000 nm；所述刻蚀阻挡层为二氧化硅、氮化硅、氧化铝、氧化镱、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜。
优选的，上述薄膜晶体管的制备方法，在工艺步骤d与e之间，还设置有步骤y,所述步骤y具体是：采用后处理方法将刻蚀阻挡层保护以外的有源层处理为高导薄膜形成共面结构。 
上述步骤y中的后处理方法具体为：使用含有氢、氩、氧或氟离子的等离子体对构成有源层的薄膜进行轰击处理。
进一步的，上述步骤a中在衬底上沉积并图形化金属导电层所使用的金属为铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金；
所述金属导电层为单层铝薄膜、铜薄膜、钼薄膜、钛薄膜、银薄膜、金薄膜、钽薄膜、钨薄膜、铬薄膜或铝合金薄膜;或者是由以上单层金属薄膜构成的两层以上的薄膜；
所述金属导电层的厚度设置为100 nm至2000 nm；
所述金属导电层作为电信号导线，薄膜晶体管栅极以及像素电路储存电容下电极的载体层。
进一步的，上述步骤b中的所述第一绝缘薄膜的厚度为50nm至500 nm；
所述步骤c中的所述有源层厚度为20 nm至200 nm；
构成所述有源层的半导体材料是金属氧化物(In2O3)x(MO)y(ZnO)z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z=1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意组合；
所述步骤e中的保护层的厚度设置为200 nm~5000 nm，所述保护层为氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯层构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜；
所述步骤f中的金属薄膜层所使用的金属为铝、铜、钼、银、金、钽 、铬、或钛单质或者为铝合金或者为氧化铟锡透明导电薄膜ITO；
所述金属薄膜层的厚度为100 nm至 2000 nm；
所述金属薄膜层为单层金属薄膜或由单层金属薄膜组成的多层金属薄膜；所述单层金属薄膜为铝、铜、钼、银、金、钽、铬或钛单质薄膜或者铝合金薄膜或氧化铟锡透明导电薄膜；
所述金属薄膜层作为薄膜晶体管的源漏电极、电容的上电极以及信号导线的载体层，并且可通过接触孔与所述金属导电层相连通。
本发明的薄膜晶体管的制备方法使用自对准方法制作刻蚀阻挡层，能够大大减小薄膜晶体管的尺寸。由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性，并且可以减少掩模板次数。本发明具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小、寄生电容低的特点。
本发明的目的之二是提供一种薄膜晶体管驱动背板的制备方法，采用如上所述的方法制备其中的薄膜晶体管。该制备方法具有制造工艺简单、所制备的薄膜晶体管驱动背板稳定性高、尺寸小、寄生电容低的特点。
本发明的目的之三是提供一种薄膜晶体管驱动背板，采用如上所述的方法制备其中的薄膜晶体管。该薄膜晶体管驱动背板稳定性高、尺寸小、寄生电容低。
附图说明
利用附图对本发明作进一步的说明，但附图中的内容不构成对本发明的任何限制。
图1是本发明实施例的沉积并图形化金属导电层的示意图；
图2是本发明实施例的栅极绝缘层的示意图；
图3是本发明实施例的沉积有源层的示意图；
图4 是本发明实施例的沉积刻蚀阻挡层的示意图；
图5是本发明实施例的自对准曝光显影示意图；
图6是本发明实施例的图形化刻蚀阻挡层的示意图；
图7是本发明实施例的将刻蚀阻挡层保护以外的有源层处理为高导薄膜的示意图；
图8是本发明实施例的制作源漏电极的示意图；
图9是本发明实施例的制作并图形化金属薄膜层的示意图。
在图1至图9中，包括：
衬底01、
缓冲层02、
电容的下极板03A、薄膜晶体管的栅极03B、接触孔导线03C、
栅极绝缘层04、
有源层05、高导薄膜05A、
刻蚀阻挡层06、
保护层07、
金属薄膜层08、
光刻胶10、
电容区域A、薄膜晶体管区域B、接触孔区域C。
具体实施方式
结合以下实施例对本发明作进一步描述。
实施例1。
一种薄膜晶体管的制备方法，依次包括如下步骤。
a.在衬底上沉积并图形化金属导电层作为栅极金属层。
在进行该步骤a之前，可在透明的衬底上预先沉积二氧化硅或氮化硅作为缓冲层；步骤a具体是在所述缓冲层上沉积并图形化金属导电层作为栅极金属层。
步骤a中在衬底上沉积并图形化金属导电层中所使用的金属为铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金。
金属导电层为单层铝薄膜、铜薄膜、钼薄膜、钛薄膜、银薄膜、金薄膜、钽薄膜、钨薄膜、铬薄膜或铝合金薄膜;或者是由以上单层金属薄膜构成的两层以上的薄膜。
金属导电层的厚度设置为100 nm至2000 nm；所述金属导电层作为电信号导线，薄膜晶体管栅极以及像素电路储存电容下电极的载体层。完成步骤a后进入步骤b。
步骤b在栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层。
第一绝缘薄膜的厚度为50nm至500 nm。第一绝缘薄膜为二氧化硅、氮化硅、氧化铝、五氧化二钽或氧化镱单层绝缘薄膜或由两种以上所述单层绝缘薄膜构成的多层绝缘薄膜。
再进入步骤c，在栅极绝缘层上沉积金属氧化物薄膜并图形化作为有源层。
有源层厚度为20 nm至200 nm。构成所述有源层的半导体材料是金属氧化物(In2O3)x(MO)y(ZnO)z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z=1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或一种以上的任意组合；
再进入步骤d，在所述有源层上沉积第二绝缘薄膜，然后使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层。
上述步骤d中的使用自对准曝光方法图形化所述第二绝缘薄膜，包括：
在第二绝缘薄膜上制备与所述栅极金属层形状一致的正性光刻胶；
使用刻蚀剂对没有覆盖所述正性光刻胶的第二绝缘薄膜进行刻蚀。
上述在第二绝缘薄膜上制备与所述金属导电层的形状一致的正性光刻胶，具体包括：
在第二绝缘薄膜上覆盖正性光刻胶；
使用栅极金属层作为自对准光刻掩膜板；
将紫外光由透明衬底一侧入射，对所述正性光刻胶进行曝光；
经显影后，得到与栅极金属层形状一致的正性光刻胶；
利用正性光刻胶作为掩膜，使用干法刻蚀的方法图形化第二绝缘薄膜作为刻蚀阻挡层。需要说明的是，此处也可以使用湿法刻蚀。
上述刻蚀阻挡层的厚度为50 nm~2000 nm；刻蚀阻挡层为二氧化硅、氮化硅、氧化铝、氧化镱、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯构成的单层薄膜，或是由以上绝缘材料构成的多层薄膜。
然后进入步骤e，在所述刻蚀阻挡层后沉积第三绝缘薄膜作为保护层，并图形化所述第三绝缘薄膜，刻蚀形成源漏电极区域。
保护层的厚度设置为200 nm~5000 nm，保护层为氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯层。
再进入步骤f,在所述保护层上制备并图形化金属层，作为连接导线。
步骤f中的金属薄膜层所使用的金属为铝、铜、钼、银、金、钽 、铬、或钛单质或者为铝合金或者为氧化铟锡透明导电薄膜ITO。
金属薄膜层的厚度为100 nm至 2000 nm。
金属薄膜层为单层金属薄膜或由单层金属薄膜组成的多层金属薄膜；单层金属薄膜为铝、铜、钼、银、金、钽、铬、或钛单质薄膜或者铝合金薄膜或氧化铟锡透明导电薄膜。
金属薄膜层作为薄膜晶体管的源漏电极、电容的上电极及信号导线的载体层，并且可通过接触孔与所述金属导电层相连通。
其中，金属薄膜层采用如下制备工艺制备：
当所述金属薄膜层为无机薄膜时，采用化学等离子沉积系统法、物理气相沉积法、阳极氧化法、原子层沉积法或脉冲激光成膜法制备；
当金属薄膜层为有机薄膜时，采用旋转涂布法或刮涂法制备。
在薄膜晶体管技术领域，薄膜晶体管的尺寸与特定线宽CD值密切相关。特定线宽CD值是指制作工艺能够实现的最小线宽。通常CD值越小，生产成本越高。为了实现高分辨率的显示设备，需要尽量减小薄膜晶体管的CD值。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，可以通过底栅人为控制CD值，能够大大减小薄膜晶体管的尺寸。
由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。经过实验发现，通过本发明的方法所制备的薄膜晶体管，在同样的CD值下，300ppi的显示规格下，本发明的方法制备的薄膜晶体管驱动背板像素开口率平均可达到68%,相比现有技术中的驱动背板的像素开口率提高了约50%。故，本发明的制备工艺能够提高薄膜晶体管驱动背板的像素开口率，进而降低功耗。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容小。
本发明的制备工艺采用栅极图形做自对准，可以减少掩模板次数，降低制造成本。
综上所述，本发明的制备工艺，具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小、尺寸精确、寄生电容低等特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
实施例2。
一种薄膜晶体管的制备方法，其他步骤与实施例1相同，不同之处在于：在工艺步骤d与e之间，还设置有步骤y。
步骤y具体是：采用后处理方法将刻蚀阻挡层保护以外的有源层处理为高导薄膜形成共面结构。其中，步骤y中的后处理方法具体为：使用含有氢、氩、氧或氟离子的等离子体对构成有源层的薄膜进行轰击处理。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，可以通过人为控制底栅的CD值，能够大大减小薄膜晶体管的尺寸。
由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压，温度各种条件下的稳定性。经过实验发现，通过本发明的方法所制备的薄膜晶体管，在同样的CD值下，300ppi的显示规格下，本发明的方法制备的薄膜晶体管驱动背板像素开口率平均可达到70%,相比现有技术中的驱动背板的像素开口率约提高了约50%。故，本发明的制备工艺能够提高薄膜晶体管驱动背板的像素开口率，进而降低功耗。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容小。
本发明的制备工艺采用栅极图形做自对准，可以减少掩模板次数，降低制造成本。
综上所述，本发明的制备工艺，具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小、尺寸精确、寄生电容低等特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
实施例3。
一种薄膜晶体管的制备方法，包括如下工序。
如图1所示，在带有200 nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD（Physical Vapor Deposition）法依次沉积Mo/Al/Mo三层金属薄膜作为栅极、电容下电极以及信号导线，厚度分别为25 nm/100 nm/25 nm。使用光刻工艺将其图形化形成栅极金属层，其中03A为电容的下极板，03B为薄膜晶体管的栅极，03C为接触孔导线。
需要说明的是,金属导电层的厚度范围在100 nm至2000 nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。金属导电层的构成材料也不限于本实施例的情况。
如图2所示，在已图形化的栅极金属层上，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积第一绝缘膜，第一绝缘膜由300 nm的SiNx和30 nm的SiO2叠层而成作为栅极绝缘层04。需要说明的是,第一绝缘膜层的厚度范围在50 nm至500 nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。第一绝缘膜层的构成材料也不限于本实施例的情况。
如图3所示，使用PVD法沉积50 nm金属氧化物IZO薄膜（In、Zn原子比为1:1）作为有源层05。
需要说明的是,有源层的厚度范围在20 nm至200 nm范围内,其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。有源层的构成材料也不限于本实施例的情况。
如图4所示，使用PECVD法沉积100 nm的SiO2作为第二绝缘薄膜，然后使用自对准曝光方法图形化第二绝缘薄膜作为刻蚀阻挡层06。
需要说明的是, 刻蚀阻挡层的厚度范围在50 nm至2000 nm范围内，其具体尺寸可以根据实际需要灵活设置,不限于本实施例的尺寸。刻蚀阻挡层的构成材料也不限于本实施例的情况。
具体的，如图5所示，使用瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影。
如图6所示，使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20 sccm对第二绝缘薄膜进行刻蚀。
如图7所示，使用Ar等离子体对基片表面进行处理，时间为5分钟。没有刻蚀阻挡层保护的有源层区域会由于Ar离子的轰击成为高导薄膜05A。高导薄膜的电阻率低至4.3×10-3 Ω cm。
使用PECVD沉积厚度为300 nm的SiO2作为保护层07。使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100 /20 sccm对保护层07进行刻蚀。在保护层刻蚀完毕后，使用干法刻蚀方法继续刻蚀A和C区域的刻蚀阻挡层。当刻蚀阻挡层刻蚀完毕后，在A和B区域，由于在栅极绝缘层上有有源层进行保护，该刻蚀气氛并不会伤害栅极绝缘层。而对于C区域，干法刻蚀气体会进一步腐蚀刻蚀阻挡层和栅极绝缘层，最后形成接触孔，如图8所示。其中A为电容区域，B为薄膜晶体管区域，C为接触孔区域。
如图9所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极、电容上电极以及信号导线，厚度分别为25 nm/100nm/25nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
该工艺可以用于液晶显示器LCD (Liquid Crystal Display)以及主动矩阵有机发光二极体面板AMOLED （Active Matrix/Organic Light Emitting Diode）领域。
本发明的薄膜晶体管通过自对准方法制作刻蚀阻挡层，可以通过人为控制底栅的CD值，能够大大减小薄膜晶体管的尺寸。
由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压，温度各种条件下的稳定性。经过实验发现，通过本发明的方法所制备薄膜晶体管，在同样的CD值下，300ppi的显示规格下，本发明的方法制备的薄膜晶体管驱动背板像素开口率可达到69%,相比现有技术中的驱动背板像素开口率约提高了49.9%。故，本发明的制备工艺能够提高薄膜晶体管驱动背板的像素开口率，进而降低功耗。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容小。
本发明的制备工艺采用栅极图形做自对准，可以减少掩模板次数，降低制造成本。
综上所述，本发明的制备工艺，具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小、尺寸精确等特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。 
实施例4。
一种薄膜晶体管的制备方法，包括如下工序。
如图1所示，在带有200 nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD（Physical Vapor Deposition）法依次沉积Mo/Al/Mo三层金属薄膜作为栅极、电容下电极以及信号导线，厚度分别为500 nm/2000 nm/500 nm。使用光刻工艺将其图形化形成栅极金属层，其中03A为电容的下极板，03B为薄膜晶体管的栅极，03C为接触孔导线。
如图2所示，在已图形化的栅极金属层上，使用PECVD法(Plasma Enhanced Chemical Vapor Deposition)沉积第一绝缘膜，第一绝缘膜由500 nm的SiNx作为栅极绝缘层04。
如图3所示，使用PVD法沉积80 nm金属氧化物IZO薄膜（In、Zn原子比为1:1）作为有源层05。
如图4所示，使用PECVD法沉积2000 nm的SiO2作为第二绝缘薄膜，然后使用自对准曝光方法图形化第二绝缘薄膜作为刻蚀阻挡层06。
具体的，如图5所示，使用瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影。
如图6所示，使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20 sccm对第二绝缘薄膜进行刻蚀。
如图7所示，使用Ar等离子体对基片表面进行处理，时间为5分钟。没有刻蚀阻挡层保护的有源层区域会由于Ar离子的轰击成为高导薄膜05A。高导薄膜的电阻率低至4.3×10-3 Ω.cm。
使用PECVD沉积厚度为5000 nm的SiO2作为保护层07。使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100 /20 sccm对保护层07进行刻蚀。在保护层刻蚀完毕后，使用干法刻蚀方法继续刻蚀A和C区域的刻蚀阻挡层。当刻蚀阻挡层刻蚀完毕后，在A和B区域，由于在栅极绝缘层上有有源层进行保护，该刻蚀气氛并不会伤害栅极绝缘层。而对于C区域，干法刻蚀气体会进一步腐蚀栅极绝缘层，最后形成接触孔，如图8所示。其中A为电容区域，B为薄膜晶体管区域，C为接触孔区域。
如图9所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极、电容上电极以及信号导线，厚度分别为500nm/2000nm/500nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
该工艺可以用于液晶显示器LCD (Liquid Crystal Display)以及主动矩阵有机发光二极体面板AMOLED （Active Matrix/Organic Light Emitting Diode）领域。
本发明的薄膜晶体管通过自对准方法制作刻蚀阻挡层，可以通过人为控制底栅的CD值，能够大大减小薄膜晶体管的尺寸。
由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压，温度各种条件下的稳定性。经过实验发现，通过本发明的方法所制备薄膜晶体管，在同样的CD值下，300ppi的显示规格下，本发明的方法制备的薄膜晶体管驱动背板像素开口率可达到69%,相比现有技术中的驱动背板像素开口率约提高了约50%。故，本发明的制备工艺能够提高薄膜晶体管驱动背板的像素开口率，进而降低功耗。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容小。
本发明的制备工艺采用栅极图形做自对准，可以减少掩模板次数，降低制造成本。
综上所述，本发明的制备工艺，具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小、尺寸精确等特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。 
实施例5。
一种薄膜晶体管的制备方法，包括如下工序。
如图1所示，在带有200 nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD（Physical Vapor Deposition）法沉积400 nm的铜薄膜作为栅极、电容下电极以及信号导线。使用光刻工艺将其图形化形成栅极金属层03，其中03A为电容的下极板，03B为薄膜晶体管的栅极，03C为接触孔导线。
如图2所示，在已图形化的栅极金属层上，使用原子层沉积方法（ALD，Atomic layer deposition）沉积200 nm的Al2O3第一绝缘膜作为栅极绝缘层04。 
如图3所示，使用PVD法沉积100 nm金属氧化物IGZO（In、Ga、Zn原子摩尔比为1:2:1）作为有源层05。
需要说明的是，有源层的金属氧化物不局限于本实施例中的IGZO，也可以使用PVD法沉积30 nm 金属氧化物ISZO（In、Si、Zn的原子摩尔比为1:0.1:1）作为有源层05。
如图4所示，使用ALD法沉积200 nm的AlOx作为第二绝缘薄膜，然后使用自对准曝光方法图形化第二绝缘薄膜作为刻蚀阻挡层06。
具体的，如图5所示，使用瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影。
如图6所示，使用干法刻蚀设备，采用反应气体Cl2/BCl3的体积流量比例为35 /5 sccm，使用感应耦合等离子体刻蚀设备进行刻蚀。
如图7所示，使用CHF3等离子体对基片表面进行处理，时间为2分钟。没有刻蚀阻挡层保护的有源层区域会由于H离子的轰击成为高导薄膜05A。高导薄膜的电阻率低至2.8×10-3 Ω.cm。
使用PECVD沉积厚度为500 nm的SiO2作为保护层07。使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100 /20 sccm对保护层07进行刻蚀。在保护层刻蚀完毕后，更换刻蚀气体为Cl2/BCl3，继续刻蚀A和C区域的刻蚀阻挡层。当刻蚀阻挡层刻蚀完毕后，在A和B区域，由于在栅极绝缘层上有有源层进行保护，刻蚀气氛并不会伤害栅极绝缘层。而对于C区域，所更换的Cl2/BCl3会进一步腐蚀栅极绝缘层，最后形成接触孔，如图8所示。其中A为电容区域，B为薄膜晶体管区域，C为接触孔区域。
如图9所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极、电容上电极以及信号导线，厚度分别为30 nm/150nm/28nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
本发明的薄膜晶体管通过自对准方法制作刻蚀阻挡层，可以通过底栅人为控制CD值，能够大大减小薄膜晶体管的尺寸。
由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。经过实验发现，通过本发明的方法所制备薄膜晶体管，在同样的CD值下，300ppi的显示规格下，本发明的方法制备的薄膜晶体管驱动背板像素开口率可达到70%,相比现有技术中的驱动背板像素开口率约提高了50%。故，本发明的制备工艺能够提高薄膜晶体管驱动背板的像素开口率，进而降低功耗。
经本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容小。
本发明的制备工艺采用栅极图形做自对准，可以减少掩模板次数，降低制造成本。
综上所述，本发明的制备工艺，具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸精确等特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管驱动背板的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。
实施例6。
一种薄膜晶体管的制备方法，包括如下工序。
如图1所示，在带有200 nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD（Physical Vapor Deposition）法沉积50 nm的钨薄膜作为栅极、电容下电极以及信号导线。使用光刻工艺将其图形化形成栅极金属层03，其中03A为电容的下极板，03B为薄膜晶体管的栅极，03C为接触孔导线。
如图2所示，在已图形化的栅极金属层上，使用原子层沉积方法（ALD，Atomic layer deposition）沉积50 nm的Al2O3第一绝缘膜作为栅极绝缘层04。 
如图3所示，使用PVD法沉积20 nm金属氧化物IGZO（In、Ga、Zn原子摩尔比为1:2:1）作为有源层05。
如图4所示，使用ALD法沉积50 nm的AlOx作为第二绝缘薄膜，然后使用自对准曝光方法图形化第二绝缘薄膜作为刻蚀阻挡层06。
具体的，如图5所示，使用瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影。
如图6所示，使用干法刻蚀设备，采用反应气体Cl2/BCl3的体积流量比例为35 /5 sccm，使用感应耦合等离子体刻蚀设备进行刻蚀。
如图7所示，使用CHF3等离子体对基片表面进行处理，时间为2分钟。没有刻蚀阻挡层保护的有源层区域会由于H离子的轰击成为高导薄膜05A。高导薄膜的电阻率低至2.8×10-3 Ω cm。
使用PECVD沉积厚度为200 nm的SiO2作为保护层07。使用干法刻蚀设备，先采用反应气体CF4/O2的体积流量比例为100 /20 sccm对保护层07进行刻蚀。在保护层刻蚀完毕后，更换刻蚀气氛为Cl2/BCl3继续刻蚀A和C区域的刻蚀阻挡层。当刻蚀阻挡层刻蚀完毕后，在A和B区域，由于在栅极绝缘层上有有源层进行保护，该刻蚀气氛并不会伤害栅极绝缘层。而对于C区域，反应气体Cl2/BCl3会进一步腐蚀栅极绝缘层，最后形成接触孔，如图8所示。其中A为电容区域，B为薄膜晶体管区域，C为接触孔区域。
如图9所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极、电容上电极以及信号导线，厚度分别为30 nm/150nm/28nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
本发明的薄膜晶体管通过自对准方法制作刻蚀阻挡层，可以通过底栅人为控制CD值，能够大大减小薄膜晶体管的尺寸。
由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。经过实验发现，通过本发明的方法所制备薄膜晶体管，在同样的CD值下，300ppi的显示规格下，本发明的方法制备的薄膜晶体管驱动背板像素开口率可达到71%,相比现有技术中的驱动背板像素开口率约提高了50%。故，本发明的制备工艺能够提高薄膜晶体管驱动背板的像素开口率，进而降低功耗。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容小。
本发明的制备工艺采用栅极图形做自对准，可以减少掩模板次数，降低制造成本。
综上所述，本发明的制备工艺，具有制备工艺简单，所制备的薄膜晶体管稳定性好、尺寸小、尺寸精确等特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管驱动背板的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。
实施例7。
一种薄膜晶体管驱动背板的制备方法，采用如上述实施例1至3任意一种方法制备薄膜晶体管，薄膜晶体管制备完成后进入后续工艺。
后续工艺是本领域的常规工艺，即根据驱动背板的相应需求，沉积并图形化透明电极以及保护层。
如用于LCD驱动背板，依次制备平坦层和透明电极；如用于OLED，则依次制备平坦层、OLED阳极及像素定义层，或者根据具体情况仅仅制备像素定义层。
本发明的制备方法，薄膜晶体管制程部分四次掩模即可完成。后续对于LCD或是OLED，光罩总数在5-7次光罩。因此制程简单，薄膜晶体管沟道由栅极宽度决定，因此能满足制作短沟道器件的要求。同时底栅极刻蚀阻挡层结构又能保证器件稳定性。
故具有制备工艺简单、所制备薄膜晶体管驱动背板稳定性高、尺寸精确的特定，可实现薄膜晶体管驱动背板高精细化、低成本制作。
实施例8。
一种薄膜晶体管驱动背板，采用实施例4所述的方法制备而成。由于薄膜晶体管沟道由栅极宽度决定，因此能满足制作短沟道器件的要求。同时底栅极刻蚀阻挡层结构又能保证器件稳定性。故所制备薄膜晶体管驱动背板稳定性高、尺寸精确的特点，可实现薄膜晶体管驱动背板高精细化、低成本制作。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (10)

1. 一种薄膜晶体管的制备方法，其特征在于，依次包括如下步骤：
a.在衬底上沉积并图形化金属导电层作为栅极金属层；
b.在所述栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层；
c.在所述栅极绝缘层上沉积金属氧化物薄膜并图形化作为有源层；
d.在所述有源层上沉积第二绝缘薄膜，然后使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层；
e.在所述刻蚀阻挡层上沉积第三绝缘薄膜作为保护层，并图形化所述第三绝缘薄膜，刻蚀形成源漏电极区域；
f.在所述保护层上制备并图形化金属薄膜层，作为连接导线。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于：
所述步骤d中的使用自对准曝光方法图形化所述第二绝缘薄膜，包括：
在所述第二绝缘薄膜上制备与所述栅极金属层形状一致的正性光刻胶；和
对没有覆盖所述正性光刻胶的第二绝缘薄膜进行刻蚀。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于：
所述在第二绝缘薄膜上制备与所述金属导电层的形状一致的正性光刻胶，具体包括：
在所述第二绝缘薄膜上覆盖正性光刻胶；
使用栅极金属层作为自对准光刻掩膜板；
将紫外光由透明衬底一侧入射，对所述正性光刻胶进行曝光；
经显影后，得到与栅极金属层形状一致的正性光刻胶；
利用正性光刻胶作为掩膜，使用刻蚀的方法图形化第二绝缘薄膜作为刻蚀阻挡层。
4. 根据权利要求3所述的薄膜晶体管的制备方法，其特征在于：
所述刻蚀阻挡层的厚度为50 nm~2000 nm；所述刻蚀阻挡层为二氧化硅、氮化硅、氧化铝、氧化镱、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于：
在工艺步骤d与e之间，还设置有步骤y,所述步骤y具体是：采用后处理方法将刻蚀阻挡层保护以外的有源层处理为高导薄膜形成共面结构。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于：
所述步骤y中的后处理方法具体为：使用含有氢、氩、氧或氟离子的等离子体对构成有源层的薄膜进行轰击处理。
7.根据权利要求1至6任意一项所述的薄膜晶体管的制备方法，其特征在于： 
所述步骤a中在衬底上沉积并图形化金属导电层所使用的金属为铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金；
所述金属导电层为单层铝薄膜、铜薄膜、钼薄膜、钛薄膜、银薄膜、金薄膜、钽薄膜、钨薄膜、铬薄膜或铝合金薄膜;或者是由以上单层金属薄膜构成的两层以上的薄膜；
所述金属导电层的厚度设置为100 nm至2000 nm；
所述金属导电层作为电信号导线，薄膜晶体管栅极以及像素电路储存电容下电极的载体层。
8. 根据权利要求1至6任意一项所述的薄膜晶体管的制备方法，其特征在于：
所述步骤b中的所述第一绝缘薄膜的厚度为50nm至500 nm；
所述步骤c中的所述有源层厚度为20 nm至200 nm；
构成所述有源层的半导体材料是金属氧化物(In2O3)x(MO)y(ZnO)z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z=1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意组合；
所述步骤e中的保护层的厚度设置为200 nm~5000 nm，所述保护层为氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯层构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜；
所述步骤f中的金属薄膜层所使用的金属为铝、铜、钼、银、金、钽 、铬、或钛单质或者为铝合金或者为氧化铟锡透明导电薄膜ITO；
所述金属薄膜层的厚度为100 nm至 2000 nm；
所述金属薄膜层为单层金属薄膜或由单层金属薄膜组成的多层金属薄膜；所述单层金属薄膜为铝、铜、钼、银、金、钽、铬或钛单质薄膜或者铝合金薄膜或氧化铟锡透明导电薄膜；
所述金属薄膜层作为薄膜晶体管的源漏电极、电容的上电极以及信号导线的载体层，并且可通过接触孔与所述金属导电层相连通。
9.一种薄膜晶体管驱动背板的制备方法，其特征在于：采用如权利要求1至8任意一项所述的方法制备薄膜晶体管。
10.一种薄膜晶体管驱动背板，其特征在于：采用如权利要求9所述的方法制备而成。
CN201310042927.7A 2013-02-04 2013-02-04 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 Active CN103094205B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310042927.7A CN103094205B (zh) 2013-02-04 2013-02-04 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
PCT/CN2013/082891 WO2014117512A1 (zh) 2013-02-04 2013-09-04 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310042927.7A CN103094205B (zh) 2013-02-04 2013-02-04 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板

Publications (2)

Publication Number Publication Date
CN103094205A true CN103094205A (zh) 2013-05-08
CN103094205B CN103094205B (zh) 2015-11-18

Family

ID=48206616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310042927.7A Active CN103094205B (zh) 2013-02-04 2013-02-04 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板

Country Status (2)

Country Link
CN (1) CN103094205B (zh)
WO (1) WO2014117512A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325842A (zh) * 2013-07-04 2013-09-25 华南理工大学 氧化物半导体薄膜及一种薄膜晶体管
WO2014117512A1 (zh) * 2013-02-04 2014-08-07 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN106292050A (zh) * 2016-10-19 2017-01-04 京东方科技集团股份有限公司 液晶显示器件及其制造方法
CN106935660A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108288589A (zh) * 2018-03-09 2018-07-17 广州新视界光电科技有限公司 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN109148564A (zh) * 2017-06-16 2019-01-04 韩国科学技术研究院 场效应晶体管、生物传感器及其制造方法
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145564A (zh) * 2005-11-25 2008-03-19 香港科技大学 有源矩阵显示基板制备方法
CN101488459A (zh) * 2009-02-13 2009-07-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102130009A (zh) * 2010-12-01 2011-07-20 北京大学深圳研究生院 一种晶体管的制造方法
CN102800705A (zh) * 2011-05-24 2012-11-28 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1914552A (zh) * 2004-01-26 2007-02-14 株式会社半导体能源研究所 电器、半导体装置及其制造方法
CN101295745A (zh) * 2008-04-15 2008-10-29 福建钧石能源有限公司 膜层、膜层的形成方法和具有该膜层的薄膜太阳能电池
CN102610524A (zh) * 2012-03-13 2012-07-25 广州新视界光电科技有限公司 一种具有埋入式栅极结构的金属氧化物薄膜晶体管的制作方法
CN102768992B (zh) * 2012-08-10 2014-10-01 广州新视界光电科技有限公司 一种薄膜晶体管驱动背板的制作方法
CN103094205B (zh) * 2013-02-04 2015-11-18 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145564A (zh) * 2005-11-25 2008-03-19 香港科技大学 有源矩阵显示基板制备方法
CN101488459A (zh) * 2009-02-13 2009-07-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
CN102130009A (zh) * 2010-12-01 2011-07-20 北京大学深圳研究生院 一种晶体管的制造方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102800705A (zh) * 2011-05-24 2012-11-28 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014117512A1 (zh) * 2013-02-04 2014-08-07 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103325842A (zh) * 2013-07-04 2013-09-25 华南理工大学 氧化物半导体薄膜及一种薄膜晶体管
CN103325842B (zh) * 2013-07-04 2015-11-18 华南理工大学 氧化物半导体薄膜及一种薄膜晶体管
CN106292050A (zh) * 2016-10-19 2017-01-04 京东方科技集团股份有限公司 液晶显示器件及其制造方法
US10571739B2 (en) 2016-10-19 2020-02-25 Boe Technology Group Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2018205886A1 (zh) * 2017-05-12 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106935660B (zh) * 2017-05-12 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106935660A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10833107B2 (en) 2017-05-12 2020-11-10 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display device
CN109148564A (zh) * 2017-06-16 2019-01-04 韩国科学技术研究院 场效应晶体管、生物传感器及其制造方法
CN108288589A (zh) * 2018-03-09 2018-07-17 广州新视界光电科技有限公司 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Also Published As

Publication number Publication date
CN103094205B (zh) 2015-11-18
WO2014117512A1 (zh) 2014-08-07

Similar Documents

Publication Publication Date Title
CN107680993B (zh) Oled面板及其制作方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
KR101502676B1 (ko) 어레이 기판, 그 제조방법 및 디스플레이 장치
CN109166896A (zh) 显示面板及其制作方法
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
KR102128369B1 (ko) 반도체 장치
CN102169907B (zh) 薄膜晶体管及其制造方法
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
US9741752B1 (en) Method for manufacturing TFT substrate
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104752344A (zh) 薄膜晶体管阵列基板及其制作方法
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
CN104090401B (zh) 阵列基板及其制备方法、显示装置
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
CN102945828A (zh) 一种主动矩阵有机发光二极体驱动背板及其制备方法
CN103236440A (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN106449658A (zh) Tft基板及其制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
TWI546850B (zh) 顯示面板之製備方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant