CN108288589A - 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板 - Google Patents

一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板 Download PDF

Info

Publication number
CN108288589A
CN108288589A CN201810195385.XA CN201810195385A CN108288589A CN 108288589 A CN108288589 A CN 108288589A CN 201810195385 A CN201810195385 A CN 201810195385A CN 108288589 A CN108288589 A CN 108288589A
Authority
CN
China
Prior art keywords
layer
tft
thin film
film transistor
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810195385.XA
Other languages
English (en)
Other versions
CN108288589B (zh
Inventor
李民
徐苗
张伟
周雷
庞佳为
王磊
邹建华
陶洪
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Original Assignee
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd filed Critical GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority to CN201810195385.XA priority Critical patent/CN108288589B/zh
Publication of CN108288589A publication Critical patent/CN108288589A/zh
Application granted granted Critical
Publication of CN108288589B publication Critical patent/CN108288589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板，该种薄膜晶体管的制备工艺在使用自对准曝光方法制备刻蚀阻挡层的基础上，采用溶液级法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，本发明的制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。

Description

一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板
技术领域
本发明涉及半导体技术领域，尤其涉及一种抑制寄生电容产生的金属氧化物薄膜晶体管及其制备方法以及薄膜晶体管驱动背板。
背景技术
薄膜晶体管(TFT，Thin Film Transistor)是一种电学开关薄膜器件，主要应用于控制和驱动液晶显示器(LCD，Liquid Crystal Display)、有机发光二极管(OLED，OrganicLight-Emitting Diode)显示器的子像素，是平板显示领域中最重要的电子器件之一。
底栅型薄膜晶体管膜层由下至上主要包括：栅极、栅极绝缘层、有源层、刻蚀阻挡层、源漏电极，以及后续的钝化层、引线等等。源漏电极和栅极的覆盖面如果在垂直方向上存在交集或者重叠，就容易产生寄生电容，影响薄膜晶体管所构成的驱动阵列的RC充电时间，进而影响提高驱动背板刷新频率。
因此，抑制寄生电容产生的手段一般是避免栅极和源漏电极的重叠。中国专利CN103094205B公开了一种处理方式，如专利说明书图5～图7所示，在制备完刻蚀阻挡层06之后，涂覆一层正性光刻胶10，通过栅极自对准的方式，从下至上进行紫外线照射，只有在垂直方向上和栅极03重叠的光刻胶得以保留，接下来对没有光刻胶覆盖的刻蚀阻挡层进行刻蚀，如此一来，刻蚀阻挡层06在垂直方向上的图形完全和栅极03重叠。接下来，对有源层05进行等离子体(plasma)处理，被刻蚀阻挡层遮挡的部分保持原样，暴露出来的部分转化成高导薄膜，之后继续制备钝化层和引出电极。高导薄膜理论上与栅极没有垂直方向上的图形重叠，因此可以有效的抑制寄生电容产生。
目前，金属氧化物薄膜晶体管驱动背板主要使用的结构为刻蚀阻挡层结构和背沟道刻蚀结构。使用等离子体掺杂提高金属氧化物导电率的方式通常分为两种机制：1.通过离子掺杂，在氧化物中引入施主缺陷，提高薄膜的载流子浓度，进而降低电阻率。这种方法，由于掺杂的离子多为H、F等较轻的元素，容易在氧化物沟道中扩散。容易导致沟道短路；2.中国专利CN103094205B等的通过等离子体轰击效益，引入更多的氧空位，而氧空位作为施主缺陷，提供更多的载流子，但是所形成的氧空位有可能在加热或是光照等外部条件下，发生自修复，进而电导性下降，失去作为源漏电极的作用，同时等离子体的轰击也可能会导致短沟道器件性能劣化，无法实现高规格显示背板。综上，针对金属氧化物薄膜晶体管器件，急需一种新的降低寄生电容的器件结构和制备方法。
因此，针对现有技术不足，提供了一种工艺简单、稳定性高、寄生电容低、导电性能稳定的薄膜晶体管及其制备方法，本发明同时提供一种高稳定性薄膜晶体管驱动背板。
发明内容
本发明目的之一是提供了一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，该制备方法具有制造工艺简单、所制备的薄膜晶体管具有稳定性高及寄生电容低的特点。
本发明的上述目的通过如下技术手段实现。
一种薄膜晶体管的制备方法，依次包括如下步骤：
a.在衬底上沉积并图形化金属导电层作为栅极金属层；
b.在所述栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层；
c.在所述栅极绝缘层上沉积金属氧化物薄膜作为有源层；
d.在在所述有源层上沉积第二绝缘薄膜；
e.使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层；具体是：
在所述第二绝缘薄膜上覆盖与所述栅极金属层形状一致的正性光刻胶；
使用栅极金属层作为自对准光刻掩模板；
将紫外光由衬底一侧入射，对所述正性光刻胶进行曝光；
经显影后，得到与栅极金属层形状一致的正性光刻胶；
利用正性光刻胶作为掩膜，使用刻蚀的方法图形化第二绝缘薄膜作为刻蚀阻挡层；
f.采用溶液级法在有源层表面制备导电薄膜，之后去除光刻胶；
g.将有源层和导电薄膜同时图形化，形成有源层区域和导电增强层区域；
h.在刻蚀阻挡层上沉积第三绝缘薄膜，并图形化形成保护层，保护层留有用于源漏电极信号连接的接触区域；
i.在保护层上制备并图形化金属薄膜层，作为源漏电极的连接导线，完成薄膜晶体管的制备。
优选的，上述步骤f中的溶液级法为旋涂法、刮涂法、喷涂法或者喷墨打印法中的一种或两种以上的任意组合；
所述步骤f中制备的导电薄膜的材料为银纳米线、碳纳米管、金纳米颗粒或者ZnAlO、InZnO、ZnSnO或者GaZnO中的至少一种。
优选的，上述步骤g具体是使用黄光将有源层和导电薄膜同时图形化，形成有源层区域和导电增强层区域。
优选的，上述的薄膜晶体管的制备方法，导电薄膜的电阻率小于0.1Ω·cm；导电薄膜的厚度为5～500nm。
优选的，步骤d在有源层上沉积第二绝缘薄膜后，还包括对第二绝缘膜疏水性处理得到具有疏水性层的第二绝缘膜，使得第二绝缘膜具备疏水性后再进入步骤e。
优选的，上述的薄膜晶体管的制备方法，对第二绝缘膜疏水性处理具体是使用旋涂方法，在第二绝缘膜上旋涂F系聚合物Cytop得到疏水性层，疏水性层的厚度为5-20nm。
优选的，F系聚合物Cytop为全氟化聚合物Cytop或者氟碳聚合物Cytop或者AF环化氟碳聚合物Cytop中的至少一种。
优选的，上述步骤f中制备导电薄膜具体使用银纳米溶液进行，银纳米溶液为采用1wt％的AgNWs原溶液作为溶质，IPA溶液作为溶剂；其中AgNWs的直径为50～60um，长度为10～20um；
喷涂工艺采用喷头频率45kHz、雾化粒径35um、喷头与基板距离6cm，进行喷涂法制备；喷涂完成后将AgNWs薄膜置于快速退火炉进行退火，其中退火条件为：在O2环境下，于150℃保温10min。
优选的，上述薄膜晶体管的制备方法中，所述刻蚀阻挡层的厚度为50～2000nm；所述刻蚀阻挡层为二氧化硅、氮化硅、氧化铝、氧化镱、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯构成的单层薄膜，或是由以上绝缘材料构成的多层薄膜。
优选的，上述步骤a中在沉积所述栅极金属层之前，可预先沉积一层缓冲层。
进一步的，上述缓冲层为二氧化硅或氮化硅。
进一步的，上述步骤a中的衬底为透明的刚性或者柔性的衬底；
所述在衬底上沉积并图形化的金属导电层所使用的金属为铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金中的一种或两种以上的任意组合；
所述金属导电层为单层铝薄膜、铜薄膜、钼薄膜、钛薄膜、银薄膜、金薄膜、钽薄膜、钨薄膜、铬薄膜或铝合金薄膜，或者是由以上单层金属薄膜构成的两层以上的薄膜；
所述金属导电层厚度为100～2000nm；
所述金属层导电层作为电信号导线，薄膜晶体管栅极以及像素电路储存电容下电极的载体层。
进一步的，上述步骤b中的栅极绝缘层的厚度为50～500nm；
所述栅极绝缘层为二氧化硅、氮化硅、氧化铝、五氧化二钽或氧化镱单层绝缘薄膜或由两种以上所述单层绝缘薄膜构成的多层绝缘薄膜；
所述步骤c中的有源层厚度为20～200nm；
构成所述有源层的半导体材料是金属氧化物(In2O3)x(MO)y(ZnO)z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意组合；
所述步骤d中的刻蚀阻挡层厚度为50～2000nm；
所述刻蚀阻挡层是二氧化硅、氮化硅、氧化铝、氧化镱、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯构成的单层薄膜，或是由以上绝缘材料构成的多层薄膜；
所述步骤f中的导电薄膜厚度为5～500nm；
所述步骤h中的保护层厚度为200～5000nm；
所述保护层氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯层构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜；
所述步骤i中的金属薄膜层厚度为100～2000nm；
所述金属薄膜层所使用的材料为铝、铜、钼、银、金、钽、铬、钛单质或者铝合金或者氧化铟锡ITO中的一种或两种以上的任意组合；
所述金属薄膜层为单层铝薄膜、铜薄膜、钼薄膜、银薄膜、金薄膜、钽薄膜、铬薄膜、钛薄膜或者铝合金薄膜或氧化铟锡透明导电薄膜，或者是由以上单层薄膜构成的两层以上的薄膜；
所述金属薄膜层作为薄膜晶体管的源漏电极、电容的上电极以及信号导线的载体层，并且可通过接触孔与所述金属导电层相连通。
本发明的薄膜晶体管制备方法在使用自对准方法制备刻蚀阻挡层的基础上，使用溶液级法制备导电薄膜，有效地减少了掩膜板的次数且实现了导电薄膜与栅极的错位，与现有技术相比，使用溶液级法代替plasma处理法制备导电薄膜，在实现低寄生电容效果的同时避免了使用plasma处理后带来的沟道短路或者导电性能下降的问题。本发明具有制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定的特点。
本发明目的之二是提供一种氧化物薄膜晶体管，采用如上所述的方法制备而成。该薄膜晶体管稳定性好、寄生电容低、导电性能稳定的特点。
本发明目的之三是提供一种金属氧化物薄膜晶体管驱动背板，采用如上所述的方法制备其中的薄膜晶体管。该薄膜晶体管驱动背板稳定性好、寄生电容低、导电性能稳定。
附图说明
利用附图对本发明做进一步说明，但附图中的内容不构成对本发明的任何限制。
图1是本发明实施例的沉积并图形化金属导电层以制备栅极金属层的示意图；
图2是本发明实施例的沉积栅极绝缘层的示意图；
图3是本发明实施例的沉积有源层的示意图；
图4是本发明实施例的沉积第二绝缘薄膜的示意图；
图5是本发明实施例的自对准曝光显影的示意图；
图6是本发明实施例的图形化第二绝缘薄膜以制备刻蚀阻挡层的示意图；
图7是本发明实施例的溶液级法制备导电薄膜的示意图；
图8是本发明实施例的有源层和导电薄膜一同图形化的示意图；
图9是本发明实施例的沉积并图形化第三绝缘薄膜制备保护层的示意图；
图10是本发明实施例的沉积并图形化金属薄膜层的示意图；
图11是本发明实施例的沉积疏水性层的示意图；
图12是本发明实施例的具有疏水性层的自对准曝光显影的示意图；
图13是本发明实施例的图形化具有疏水性层的第二绝缘薄膜以制备刻蚀阻挡层的示意图；
图14是本发明实施例的有疏水性层的溶液级法制备导电薄膜的示意图。
图1至图14中，包括：
衬底01、
缓冲层02、
电容下电极03A、薄膜晶体管的栅极03B、
栅极绝缘层04、
有源层05、
刻蚀阻挡层06、
保护层07、
金属薄膜层08、
导电薄膜09、
光刻胶10、
疏水性层11。
具体实施方式
结合以下实施例对本发明作进一步的描述。
实施例1。
一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，依次包括如下步骤：
步骤a在衬底上沉积并图形化金属导电层作为栅极金属层。
在进行步骤a之前，可预先在透明衬底上沉积二氧化硅或氮化硅作为缓冲层。
金属导电层中所使用的金属为铝、铜、钼、钛、银、金、钽、钨、铬单质或铝合金。
金属导电层为单层铝薄膜、铜薄膜、钼薄膜、钛薄膜、银薄膜、金薄膜、钽薄膜、钨薄膜、铬薄膜或铝合金薄膜，或者是由以上单层金属薄膜构成的两层以上的薄膜。
金属导电层的厚度设置为100nm至2000nm；完成步骤a后进入步骤b。
步骤b在栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层。
第一绝缘薄膜为二氧化硅、氮化硅、氧化铝、五氧化二钽或氧化镱单层绝缘薄膜或由两种以上所述单层绝缘薄膜构成的多层绝缘薄膜。第一绝缘薄膜的厚度为50nm至500nm。
再进入步骤c，在栅极绝缘层上沉积金属氧化物薄膜作为有源层。
构成所述有源层的半导体材料是金属氧化物(In2O3)x(MO)y(ZnO)z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种或两种以上的任意组合；金属氧化物薄膜厚度为20nm至200nm。
再进入步骤d，在所述有源层上沉积第二绝缘薄膜，第二绝缘薄膜厚度为50～2000nm；所述第二绝缘薄膜是二氧化硅、氮化硅、氧化铝、氧化镱、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯构成的单层薄膜，或是由以上绝缘材料构成的多层薄膜。
步骤e，然后使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层，具体为：
在所述第二绝缘薄膜上覆盖正性光刻胶；
使用栅极金属层作为自对准光刻掩模板；
将紫外光由透明衬底一侧入射，对所述正性光刻胶进行曝光；
经显影后，得到与栅极金属层形状一致的正性光刻胶；
利用正性光刻胶作为掩膜，使用刻蚀的方法图形化第二绝缘薄膜作为刻蚀阻挡层。
再进入步骤f，采用溶液级法制备导电薄膜，之后去除光刻胶。
步骤f中的溶液级法，包括：旋涂法，刮涂法，喷涂法，喷墨打印法中的一种或两种以上的任意组合。
上述导电薄膜厚度为5～500nm，导电薄膜的材料的电阻率小于0.1Ω·cm，导电薄膜的材料为银纳米线，碳纳米管，金纳米颗粒或者ZnAlO，InZnO，ZnSnO，GaZnO构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜。
再进入步骤g，使用黄光工艺将有源层和导电薄膜一同图形化，形成有源层区域和导电增强层区域
然后进入步骤h，在刻蚀阻挡层上沉积第三绝缘薄膜，并图形化形成保护层，保护层留有给源漏电极信号的接触区域
上述保护层是氧化硅、氮化硅、氧化铝、氧化钛、氧化铪、氧化钽、氧化锆、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯层构成的单层薄膜，或是由以上材料的任意组合构成的两层以上的薄膜保护层的厚度为200～5000nm。
再进入步骤i，在保护层上制备并图形化金属薄膜层，作为连接导线。金属薄膜层厚度为100～2000nm。
上述金属薄膜层所使用的材料为铝、铜、钼、银、金、钽、铬、钛单质或者铝合金或者氧化铟锡ITO中的一种或两种以上的任意组合。
上述金属薄膜层为单层铝薄膜、铜薄膜、钼薄膜、银薄膜、金薄膜、钽薄膜、铬薄膜、钛薄膜或者铝合金薄膜或氧化铟锡透明导电薄膜，或者是由以上单层薄膜构成的两层以上的薄膜。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容低。
本发明的制备工艺采用栅极图形做自对准，可以减少掩膜板次数，降低制造成本。
本发明的制备工艺采用溶液法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，故所制备的薄膜晶体管导电性能稳定。
综上所述，本发明的制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
实施例2。
一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，其他步骤与实施例1相同，不同之处在于：在工艺步骤d和e之间，还设置有步骤y，对第二绝缘膜疏水性处理得到具有疏水性层的第二绝缘膜。
步骤y具体是：使用旋涂法在第二绝缘膜上旋涂F系聚合物Cytop得到疏水性层，F系聚合物Cytop为全氟化聚合物Cytop或者氟碳聚合物Cytop或者AF环化氟碳聚合物Cytop中的至少一种，疏水性层的厚度为5-20nm。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。本发明的制备工艺采用栅极图形做自对准，可以减少掩膜板次数，降低制造成本。
本发明的制备工艺对第二绝缘薄膜进行疏水性处理，进一步确保了电极与底栅之间没有重叠区域，故寄生电容低。
本发明的制备工艺采用溶液法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，故所制备的薄膜晶体管导电性能稳定。
综上所述，本发明的制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
实施例3。
一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，依次包括如下步骤：
如图1所示，在带有200nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD(Physical Vapor Deposition)法依次沉积Mo/Al/Mo三层金属薄膜，厚度分别为25nm/100nm/25nm。使用光刻工艺将其图形化形成栅极金属层03。
需要说明的是，栅极金属层的厚度在100nm至2000nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。栅极金属层的构成材料也不限于本实施例的情况。
如图2所示，在已图形化的栅极金属层03上，使用PECVD法(Plasma EnhancedChemical Vapor Deposition)沉积第一绝缘膜，第一绝缘膜由300nm的SiNx和30nm的SiO2叠层而成作为栅极绝缘层04。
需要说明的是，第一绝缘膜的厚度在50nm至500nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。第一绝缘膜层的构成材料也不限于本实施例的情况。
如图3所示，使用PVD法沉积50nm金属氧化物IZO薄膜(In、Zn原子比为1:1)作为有源层05。
需要说明的是，有源层的厚度范围在20nm至200nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。有源层的构成材料也不限于本实施例的情况。
如图4所示，使用PECVD法沉积100nm的SiO2作为第二绝缘薄膜。需要说明的是，刻蚀阻挡层的厚度范围在50nm至2000nm范围内，其具体尺寸可以根据实际需要灵活设置，不限于本实施例的尺寸。刻蚀阻挡层的构成材料也不限于本实施例的情况。
如图5所示，然后涂覆瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影，图形化第二绝缘薄膜作为刻蚀阻挡层06。
如图6所示，使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20sccm对第二绝缘薄膜进行刻蚀。刻蚀完成后保持光刻胶不移除。
如图7所示，使用溶液加工法制作导电薄膜09。具体方法如下：配制前驱体溶液，ZTO前驱体原子Zn/Sn比例为2/3，总金属原子浓度为0.2mol/L，溶剂为乙二醇甲醚。溶液配制完成后，在室温环境下采用磁力搅拌器连续搅拌12小时，转速为每分钟80转。采用有机相针式过滤器对溶液进行过滤(尼龙，13mm，0.45um)，然后采用旋涂机进行溶液的旋涂，先用低转速(400rps)使溶液均匀地铺在片子上，后用高转速(1000rps)将多余的溶液甩掉；对前驱体薄膜进行120℃退火(hotplate 15min，in air condition)，有效地去除溶剂。
采用传统去胶液，将第二绝缘层上方的光刻胶移除。然后采用350℃退火固化生成氧化物ZTO。固化后薄膜厚度为8～10nm；使用四探针测试仪测试ZTO的方块电阻为700Ω/square，电阻率为7.0×10-4Ω.cm；
如图8所示，使用磷酸、盐酸和冰醋酸混合酸液对有源层和导电增强层进行图形化刻蚀；
如图9所示，使用PECVD沉积厚度为300nm的SiO2作为保护层07。使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20sccm对保护层07进行刻蚀，留出给源漏电极信号的接触区域。
如图10所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极，厚度分别为25nm/100nm/25nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容低。
本发明的制备工艺采用栅极图形做自对准，可以减少掩膜板次数，降低制造成本。
本发明的制备工艺采用溶液法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，故所制备的薄膜晶体管导电性能稳定。
综上所述，本发明的制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。
实施例4。
一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，包括如下工序。
如图1所示，在带有200nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD(Physical Vapor Deposition)法依次沉积Mo/Al/Mo三层金属薄膜，厚度分别为500nm/2000nm/500nm。使用光刻工艺将其图形化形成栅极金属层。
如图2所示，在已图形化的栅极金属层03上，使用PECVD法(Plasma EnhancedChemical Vapor Deposition)沉积第一绝缘膜，第一绝缘膜由500nm的SiNx作为栅极绝缘层04。
如图3所示，使用PVD法沉积80nm金属氧化物IZO薄膜(In、Zn原子比为1:1)作为有源层05。
如图4所示，使用PECVD法沉积2000nm的SiO2作为第二绝缘薄膜。
如图11所示，使用旋涂方法，在第二绝缘薄膜SiO2上旋涂F系聚合物Cytop 11，厚度为10nm，将SiO2表面处理为疏水性。
如图12所示，在Cytop表面做plasma处理，使其具备临时亲水性，然后涂覆瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影。
如图13所示，使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20sccm对Cytop和第二绝缘薄膜进行刻蚀，刻蚀完成后去除光刻胶，形成刻蚀阻挡层06。由于Cytop薄膜的存在，在刻蚀阻挡层06表面形成疏水区域，而SiO2刻蚀后暴露的有源层区域，为亲水区域。
如图14所示，喷涂法制备导电薄膜09，使用的AgNWs(银纳米)溶液为采用1wt％的AgNWs原溶液作为溶质，IPA溶液作为溶剂。其中AgNWs的直径(D)为50～60um，长度(L)为10～20um。采用喷头频率45kHz，雾化粒径35um，喷头与基板距离6cm，进行喷涂法制备；将AgNWs薄膜置于快速退火炉(RTA)进行快速退火(150℃，10min，in O2condition)。固化后AgNWs的方块电阻为18Ω/square。
如图8所示，使用磷酸、盐酸和冰醋酸混合酸液对有源层和导电增强层进行图形化刻蚀。
如图9所示，使用PECVD沉积厚度为5000nm的SiO2作为保护层07。使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20sccm对保护层07进行刻蚀，留出给源漏电极信号的接触区域。
如图10所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极，厚度分别为500nm/2000nm/500nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。本发明的制备工艺采用栅极图形做自对准，可以减少掩膜板次数，降低制造成本。
本发明的制备工艺对第二绝缘薄膜进行疏水性处理，进一步确保了电极与底栅之间没有重叠区域，故寄生电容低。
本发明的制备工艺采用溶液法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，故所制备的薄膜晶体管导电性能稳定。
综上所述，本发明的制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。
实施例5。
一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，包括如下工序。
如图1所示，在带有200nm厚的SiO2缓冲层02的无碱玻璃衬底01上，使用PVD(Physical Vapor Deposition)法沉积400nm的铜薄膜，使用光刻工艺将其图形化形成栅极金属层03。
如图2所示，在已图形化的栅极金属层03上，使用原子层沉积法(ALD，AtomicLayer Deposition)沉积第一绝缘膜，第一绝缘膜由200nm的Al2O3作为栅极绝缘层04。
如图3所示，使用PVD法沉积100nm金属氧化物IGZO薄膜(In、Ga、Zn原子摩尔比为1:2:1)作为有源层05。
需要说明的是，有源层的金属氧化物不局限于本实施例中的IGZO，也可以使用PVD法沉积30nm金属氧化物ISZO(In、Si、Zn的原子摩尔比为1:0.1:1)作为有源层05。
如图4所示，使用ALD法沉积200nm的AlOx作为第二绝缘薄膜，然后使用自对准曝光方法图形化第二绝缘薄膜作为刻蚀阻挡层06。
具体的，如图5所示，涂覆瑞红304光刻胶10，利用栅极金属层的图形进行自对准曝光显影。
如图6所示，使用干法刻蚀设备，采用反应气体Cl2/BCl3的体积流量比例为35/5sccm，使用感应耦合等离子体刻蚀设备进行刻蚀，刻蚀完成后保持光刻胶不移除。
如图7所示，按一定比例将硝酸铟和氯化亚锡(优选的，In/Sn原子比为9/1)溶于乙二醇甲醚中，加入一定量稳定剂乙醇胺及添加剂醋酸，于室温搅拌24小时直至溶液透明；使用刮涂法制备ITO薄膜。对前驱体溶液进行140℃退火有效地去除溶剂。然后使用O2plasma处理，将第二绝缘层上的光刻胶移除。再采用450℃退火固化生成氧化物ITO固化后薄膜厚度为80nm；使用四探针测试仪测试ITO的方块电阻为70Ω/square，电阻率为5.6×10-3Ω.cm；
如图8所示，常温下使用草酸刻蚀液刻蚀40s，对有源层和导电增强层进行图形化刻蚀；高导薄膜的电阻率低至2.8×10-3Ω.cm；
如图9所示，使用PECVD沉积厚度为500nm的SiO2作为保护层07。使用干法刻蚀设备，采用反应气体CF4/O2的体积流量比例为100/20sccm对保护层07进行刻蚀，留出给源漏电极信号的接触区域。
如图10所示，使用PVD制备Mo/Al/Mo叠层金属作为源漏电极，厚度分别为30nm/150nm/28nm，并使用湿法刻蚀，将Mo/Al/Mo图形化形成金属薄膜层08。完成薄膜晶体管的制作。
本发明的薄膜晶体管的制备工艺通过自对准方法制作刻蚀阻挡层，由于保持了底栅和刻蚀阻挡层的结构特点，可以保证薄膜晶体管在背光、偏压、温度各种条件下的稳定性。
本发明的制备工艺，电极与底栅之间没有重叠区域，故寄生电容低。
本发明的制备工艺采用栅极图形做自对准，可以减少掩膜板次数，降低制造成本。
本发明的制备工艺采用溶液法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，故所制备的薄膜晶体管导电性能稳定。
综上所述，本发明的制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
需要说明的是，本实施例中涉及的尺寸、配比比例并不限制本发明薄膜晶体管的制备工艺，在实际制备过程中，使用者可以根据具体需要灵活调整。
实施例6。
一种抑制寄生电容产生的金属氧化物薄膜晶体管的制备方法，其它特征与实施例5相同，不同之处在于：采用溶液法制备ZTO薄膜，采用溶液法制备石墨烯薄膜作为高导薄膜。
溶液法制备ZTO薄膜具体过程是：
a.前驱体溶液制备：ZTO前驱体原子Zn/Sn比例为2/3，总金属原子浓度为0.2mol/L，溶剂为乙二醇单甲醚(例如配制10ml乙二醇单甲醚的ZTO薄膜原液，需要Zn(NO3)2.6H2O的质量为0.238g,SnCl2的质量为0.227g)。溶液配制完成后，在室温环境下采用磁力搅拌器连续搅拌12小时，转速为每分钟80转；
b.旋涂工艺：采用有机像针式过滤器对溶液进行过滤(尼龙，13mm，0.45um)，注意溶液不可放置过长时间，一般为一周内较为合适。先用低转速(400rps)使溶液均匀地铺在片子上，后用高转速(1000rps)将多余的溶液甩掉；需注意衬底基板需要在室温冷却后再进行旋涂，以确保ZTO薄膜的旋涂均匀性；
c.固化条件：对前驱体溶液进行120℃退火(hotplate 15min，in aircondition)，有效地去除溶剂，后采用350℃退火固化生成氧化物ZTO(oven 30min,inO2condition)；固化后薄膜厚度为8～10nm；
d.薄膜方块电阻测试：使用四探针测试仪测试ZTO的方块电阻为700Ω/square，电阻率为7.0×10-4Ω.cm；
e.刻蚀方法：采用45℃草酸刻蚀15s，便可进行图形化工艺。
石墨烯薄膜的制备过程是：
a.前驱体溶液制备：拟结合原位燃烧法(self-combustion)的反应原理，在石墨烯悬浮液中加入硝酸作为氧化剂，而尿素、乙酰丙酮和柠檬酸等作为燃料，将石墨烯低温氧化成石墨烯氧化物，超声得到均匀的石墨烯氧化物悬浮液；
b.喷涂条件：喷涂所用的石墨烯氧化物悬浮液粘度为12cp，另外在石墨烯溶液中加入聚乙二醇(EG)控制溶液的挥发性，以防止喷涂中喷嘴温度过高使溶液快速挥发而导致喷嘴堵塞。采用超声雾化系统，对石墨烯氧化物悬浮液溶液进行有效的分散，减少团聚。喷涂具体的工艺参数为：采用120KHz的Vortex喷嘴，同时控制喷嘴与基板的距离为30mm，喷液注射泵流量为0.3mL/min，喷嘴移动速度为2mm/s。
c.固化条件：对前驱体溶液进行低温UV处理20min，温度为150℃(hotplate25min，in N2condition,UV wavelength254nm)，有效地去除溶剂；固化后的薄膜厚度为90nm；
d.刻蚀条件：使用光刻胶图形化后，采用氧气Plasma将石墨烯薄膜进行刻蚀，具体工艺参数为：O2流量为5sccm；Plasma功率为150W；刻蚀时间为60s。
e.薄膜厚度表征：图形化后的石墨烯片子使用高精度台阶仪进行厚度测试。方块电阻为100。
本实施例所制备的薄膜晶体管稳定性好，寄生电容较其它实施例更低，导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
实施例7。
一种抑制寄生电容产生的金属氧化物薄膜晶体管驱动背板，采用如上述实施例1至6任意一种方法制备其中的薄膜晶体管，薄膜晶体管制备完成后进入后续工艺。
后续工艺是本领域的常规工艺，即根据驱动背板的相应需求，沉积并图形化透明电极以及保护层。
如用于LCD驱动背板，依次制备平坦层和透明电极；如用于OLED，则依次制备平坦层、OLED阳极及像素定义层，或者根据具体情况仅仅制备像素定义层。
本发明的制备方法，薄膜晶体管制程部分4次掩膜即可完成。后续对于LCD或是OLED，光罩总数在5-7次光罩。因此制程简单，薄膜晶体管沟道由栅极宽度决定，因此能满足制作短沟道器件的要求。另一方面，制程采用溶液级法代替plasma处理法制备导电薄膜，避免了plasma处理后带来的沟道短路或导电性能下降的问题，增强了器件的导电性能的稳定性，同时底栅极刻蚀阻挡层结构又能保证器件的稳定性。
故具有制备工艺简单，所制备的薄膜晶体管稳定性好、寄生电容低、导电性能稳定，可实现薄膜晶体管驱动背板高规格、高精细化、低成本制作。
实施例8。
一种氧化物薄膜晶体管，采用如上实施例1至7中任意一种方法制备而成。该薄膜晶体管具有稳定性好、寄生电容低、导电性能稳定的特点。
实施例9。
一种金属氧化物薄膜晶体管驱动背板，采用如实施例1至7中任意一种方法制备其中的薄膜晶体管。该薄膜晶体管驱动背板稳定性好、寄生电容低、导电性能稳定。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，依次包括如下步骤：
a.在衬底上沉积并图形化金属导电层作为栅极金属层；
b.在所述栅极金属层上沉积第一绝缘薄膜作为栅极绝缘层；
c.在所述栅极绝缘层上沉积金属氧化物薄膜作为有源层；
d.在所述有源层上沉积第二绝缘薄膜；
e.使用自对准曝光方法图形化所述第二绝缘薄膜作为刻蚀阻挡层；具体是：
在所述第二绝缘薄膜上覆盖正性光刻胶；
使用栅极金属层作为自对准光刻掩模板；
将紫外光由衬底一侧入射，对所述正性光刻胶进行曝光；
经显影后，得到与栅极金属层形状一致的正性光刻胶；
利用正性光刻胶作为掩膜，使用刻蚀的方法图形化第二绝缘薄膜作为刻蚀阻挡层；
f.采用溶液级法在有源层表面制备导电薄膜，之后去除光刻胶；
g.将有源层和导电薄膜同时图形化，形成有源层区域和导电增强层区域；
h.在刻蚀阻挡层上沉积第三绝缘薄膜，并图形化形成保护层，保护层留有用于源漏电极信号连接的接触区域；
i.在保护层上制备并图形化金属薄膜层，作为源漏电极的连接导线，完成薄膜晶体管的制备。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于：所述步骤f中的溶液级法为旋涂法、刮涂法、喷涂法或者喷墨打印法中的一种或两种以上的任意组合；
所述步骤f中制备的导电薄膜的材料为银纳米线、碳纳米管、金纳米颗粒或者ZnAlO、InZnO、ZnSnO或者GaZnO中的至少一种。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于：
所述步骤g具体是使用黄光工艺将有源层和导电薄膜同时图形化，形成有源层区域和导电增强层区域。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于：导电薄膜的电阻率小于0.1Ω·cm；导电薄膜的厚度为5～500nm。
5.根据权利要求1至4任意一项所述的薄膜晶体管的制备方法，其特征在于：步骤d在有源层上沉积第二绝缘薄膜后，还包括对第二绝缘膜疏水性处理得到具有疏水性层的第二绝缘膜，使得第二绝缘膜具备疏水性后再进入步骤e。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于：
对第二绝缘膜疏水性处理具体是使用旋涂方法，在第二绝缘膜上旋涂F系聚合物Cytop得到疏水性层，疏水性层的厚度为5-20nm。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于：F系聚合物Cytop为全氟化聚合物Cytop或者氟碳聚合物Cytop或者AF环化氟碳聚合物Cytop中的至少一种。
8.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于：
所述步骤f中制备导电薄膜具体使用银纳米溶液进行，银纳米溶液为采用1wt％的AgNWs原溶液作为溶质，IPA溶液作为溶剂；其中AgNWs的直径为50～60um，长度为10～20um；
喷涂工艺采用喷头频率45kHz、雾化粒径35um、喷头与基板距离6cm，进行喷涂法制备；喷涂完成后将AgNWs薄膜置于快速退火炉进行退火，其中退火条件为：在O2环境下，于150℃保温10min。
9.一种薄膜晶体管，其特征在于：采用如权利要求1至8任意一项所述的方法制备而成。
10.一种薄膜晶体管驱动背板，其特征在于：采用如权利要求1至8任意一项所述的方法制备的薄膜晶体管。
CN201810195385.XA 2018-03-09 2018-03-09 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板 Active CN108288589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810195385.XA CN108288589B (zh) 2018-03-09 2018-03-09 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810195385.XA CN108288589B (zh) 2018-03-09 2018-03-09 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板

Publications (2)

Publication Number Publication Date
CN108288589A true CN108288589A (zh) 2018-07-17
CN108288589B CN108288589B (zh) 2021-11-23

Family

ID=62833429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810195385.XA Active CN108288589B (zh) 2018-03-09 2018-03-09 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板

Country Status (1)

Country Link
CN (1) CN108288589B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0902481A2 (en) * 1997-09-10 1999-03-17 Xerox Corporation Thin film transistor with reduced parasitic capacitance
CN103094205A (zh) * 2013-02-04 2013-05-08 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN105742369A (zh) * 2016-03-25 2016-07-06 电子科技大学 一种新型底栅结构的柔性薄膜晶体管及其制备方法
CN106229410A (zh) * 2016-07-22 2016-12-14 华南理工大学 基于亲疏水效应制备短沟道薄膜晶体管的方法
WO2017159413A1 (ja) * 2016-03-14 2017-09-21 シャープ株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0902481A2 (en) * 1997-09-10 1999-03-17 Xerox Corporation Thin film transistor with reduced parasitic capacitance
CN103094205A (zh) * 2013-02-04 2013-05-08 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
WO2017159413A1 (ja) * 2016-03-14 2017-09-21 シャープ株式会社 半導体装置および半導体装置の製造方法
CN105742369A (zh) * 2016-03-25 2016-07-06 电子科技大学 一种新型底栅结构的柔性薄膜晶体管及其制备方法
CN106229410A (zh) * 2016-07-22 2016-12-14 华南理工大学 基于亲疏水效应制备短沟道薄膜晶体管的方法

Also Published As

Publication number Publication date
CN108288589B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
CN103236443B (zh) 一种金属氧化物薄膜晶体管及其制备方法
US9748097B2 (en) Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104362125B (zh) 阵列基板及其制作方法、显示装置
WO2016179951A1 (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示面板
WO2013190992A1 (ja) 薄膜トランジスタの製造方法
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
CN103311130B (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN104701328B (zh) 一种阵列基板及其制造方法、显示装置
CN103794652B (zh) 金属氧化物半导体薄膜晶体管及其制备方法
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN103456745B (zh) 一种阵列基板及其制备方法、显示装置
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN104022044B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN105706243A (zh) 金属氧化物半导体膜、薄膜晶体管、显示装置、图像传感器及x射线传感器
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
CN208722925U (zh) 一种显示器件的封装结构、显示装置
CN107275007B (zh) 一种复合透明导电薄膜及其制备方法
CN108336110A (zh) 一种喷墨打印的oled显示面板及其制备方法
CN106960797A (zh) 一种薄膜晶体管及其制备方法和阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Li Min

Inventor after: Xu Miao

Inventor after: Zhang Wei

Inventor after: Zhou Lei

Inventor after: Pang Jiawei

Inventor after: Wang Lei

Inventor after: Zou Jianhua

Inventor after: Tao Hong

Inventor after: Peng Junbiao

Inventor before: Li Min

Inventor before: Xu Miao

Inventor before: Zhang Wei

Inventor before: Zhou Lei

Inventor before: Pang Jiawei

Inventor before: Wang Lei

Inventor before: Zou Jianhua

Inventor before: Tao Hong

Inventor before: Peng Junbiao

GR01 Patent grant
GR01 Patent grant