CN106960797A - 一种薄膜晶体管及其制备方法和阵列基板的制备方法 - Google Patents

一种薄膜晶体管及其制备方法和阵列基板的制备方法 Download PDF

Info

Publication number
CN106960797A
CN106960797A CN201710300075.5A CN201710300075A CN106960797A CN 106960797 A CN106960797 A CN 106960797A CN 201710300075 A CN201710300075 A CN 201710300075A CN 106960797 A CN106960797 A CN 106960797A
Authority
CN
China
Prior art keywords
tft
film transistor
thin film
electrically conducting
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710300075.5A
Other languages
English (en)
Inventor
徐德智
段献学
宫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710300075.5A priority Critical patent/CN106960797A/zh
Publication of CN106960797A publication Critical patent/CN106960797A/zh
Priority to US15/843,796 priority patent/US10199236B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法和阵列基板的制备方法。该薄膜晶体管制备方法包括在基底上形成有源层膜；还包括：采用透明导电光刻胶形成薄膜晶体管的源极和漏极。该薄膜晶体管制备方法通过采用透明导电光刻胶形成薄膜晶体管的源极和漏极，能够省去源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，同时由于源极和漏极能够透光，所以还增加了采用该薄膜晶体管的阵列基板的像素单元的开口率，从而降低了采用该薄膜晶体管的显示器的背光能耗。

Description

一种薄膜晶体管及其制备方法和阵列基板的制备方法
技术领域
本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管及其制备方法和阵列基板的制备方法。
背景技术
随着信息技术的发展，人们对显示产品提出了更高的要求，比如分辨率高、亮度高、响应时间快和能耗低。透明金属氧化物有源层的薄膜晶体管能够实现显示产品的上述优势，因此，透明金属氧化物材料在下一代液晶显示(LCD)和有机发光二极管(OLED)显示中的应用越来越受到人们的关注。
现有技术在制作氧化物薄膜晶体管时，由于氧化物薄膜晶体管的氧化物有源层的材料是金属氧化物，其稳定性容易受到湿法刻蚀环境中氧气、氢气及水的影响。目前使用最多的是信号线和源漏极材料使用铜及其阻挡金属的复合层，该信号线和源漏极材料使用双氧水作为刻蚀液主要成分。这样可以减少对金属氧化物有源层的刻蚀损伤。
但是，即使是使用目前工艺相对比较成熟的铜工艺，目前广泛使用的背沟道刻蚀型BCE(Back Channel Etched Type，BCE)技术也存在以下问题：由于仍然存在湿法刻蚀的工艺过程，刻蚀中的水难免会对有源层，特别是有源层沟道造成很大的损伤，继而造成薄膜晶体管电学特性的劣化。另外，背沟道刻蚀型BCE(Back Channel Etched Type，BCE)技术并没有真正体现出金属氧化物半导体材料的有源层可以减小显示装置功耗的特有优势。
因此，如何在透明金属氧化物有源层的薄膜晶体管的制备过程中减少湿法刻蚀对有源层造成的损伤已成为目前亟待解决的技术问题。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种薄膜晶体管及其制备方法和阵列基板的制备方法。该薄膜晶体管制备方法，通过采用透明导电光刻胶形成薄膜晶体管的源极和漏极，能够省去源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，同时由于源极和漏极能够透光，所以还增加了采用该薄膜晶体管的阵列基板的像素单元的开口率，从而降低了采用该薄膜晶体管的显示器的背光能耗。
本发明提供一种薄膜晶体管的制备方法，包括：在基底上形成有源层膜；还包括：采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极。
优选地，在形成所述有源层膜之后，且在形成所述源极和所述漏极之前还包括：通过曝光工艺在所述基底上形成有源层的图形。
优选地，所述采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极包括：
在形成所述有源层的图形的所述基底上涂布透明导电光刻胶膜；
预固化所述透明导电光刻胶膜；
对所述透明导电光刻胶膜进行曝光和显影，以形成包括所述源极和所述漏极的图形；
对所述源极和所述漏极进行后固化。
优选地，所述采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极包括：
在形成所述有源层膜的所述基底上涂布透明导电光刻胶膜；
预固化所述透明导电光刻胶膜；
对所述透明导电光刻胶膜进行灰度掩膜工艺，去除对应所述有源层图形以外区域的所述透明导电光刻胶膜，部分保留对应所述有源层的沟槽的所述透明导电光刻胶膜，保留对应所述源极和所述漏极图形的所述透明导电光刻胶膜；
采用湿刻工艺制备形成所述有源层的图形；
通过干刻工艺去除对应所述有源层的所述沟槽的所述透明导电光刻胶膜，同时减薄对应所述源极和所述漏极图形的所述透明导电光刻胶膜，以形成所述源极和所述漏极的图形。
优选地，所述涂布透明导电光刻胶膜包括：通过狭缝涂布方式或者旋涂方式在所述基底上涂布形成所述透明导电光刻胶膜；
所述透明导电光刻胶膜的厚度范围为0.2～2.0μm。
优选地，预固化所述透明导电光刻胶膜的温度范围为100～110℃，预固化时间为50～80秒。
优选地，对所述源极和所述漏极进行后固化的温度范围为110～120℃，后固化时间为50～80秒。
优选地，所述透明导电光刻胶包括导电介质、成膜树脂、光敏剂、溶剂和添加剂。
优选地，所述导电介质采用电阻率小于10×10-8Ω·m的导电金属粒子、导电合金粒子或者石墨烯；
所述成膜树脂采用热塑性树脂；
所述光敏剂采用芳香族酮类衍生物或安息香醚类衍生物。
优选地，所述有源层采用多晶金属氧化物半导体材料或者非晶金属氧化物半导体材料。
优选地，在形成所述有源层、所述源极和所述漏极之前或之后，还包括在基底上先后形成所述薄膜晶体管的栅极和栅绝缘层。
本发明还提供一种阵列基板的制备方法，包括在基底上形成薄膜晶体管，所述薄膜晶体管采用上述的制备方法制备而成。
优选地，还包括：采用透明导电光刻胶形成数据线，所述数据线与所述薄膜晶体管的源极和漏极通过一次构图工艺同时形成；所述制备方法还包括：采用构图工艺在形成所述薄膜晶体管的基底上先后形成像素电极、钝化层和公共电极的步骤。
本发明还提供一种薄膜晶体管，包括有源层、源极和漏极，所述源极和所述漏极位于所述有源层的上方，所述源极和所述漏极采用透明导电光刻胶材料形成。
优选地，还包括栅极和栅绝缘层，所述栅极设置于基底和所述有源层之间，所述栅绝缘层设置于所述栅极和所述有源层之间；
或者，所述栅绝缘层和所述栅极依次覆叠于所述源极和所述漏极的上方。
本发明的有益效果：本发明所提供的薄膜晶体管的制备方法，通过采用透明导电光刻胶形成薄膜晶体管的源极和漏极，相对于传统的源极和漏极采用金属材料制备的情况，能够省去源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，同时由于源极和漏极能够透光，所以还增加了采用该薄膜晶体管的阵列基板的像素单元的开口率，从而降低了采用该薄膜晶体管的显示器的背光能耗。
本发明所提供的阵列基板的制备方法，通过采用透明导电光刻胶形成数据线及薄膜晶体管的源极和漏极，相对于传统的数据线、源极和漏极采用金属材料制备的情况，能够省去数据线、源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，提高采用该薄膜晶体管的阵列基板的电学品质；同时由于数据线、源极和漏极能够透光，所以还增加了采用该阵列基板的像素单元的开口率，从而降低了采用该阵列基板的显示器的背光能耗。
附图说明
图1为本发明实施例1中形成栅极和栅绝缘层的示意图；
图2为本发明实施例1中形成有源层的示意图；
图3为本发明实施例1中形成透明导电光刻胶膜的示意图；
图4为本发明实施例1中对透明导电光刻胶膜进行曝光和显影的示意图；
图5为本发明实施例1中固化形成源极和漏极图形的示意图；
图6为本发明实施例2中在有源层膜上形成透明导电光刻胶膜的示意图；
图7为本发明实施例2中对透明导电光刻胶膜进行灰度掩膜工艺后的示意图；
图8为本发明实施例2中采用湿刻工艺制备形成有源层图形的示意图；
图9为本发明实施例2中灰化去除有源层沟槽的透明导电光刻胶膜，同时减薄对应源极和漏极图形的透明导电光刻胶膜，以形成源极和漏极的图形的示意图；
图10为本发明实施例3中形成像素电极的示意图；
图11为本发明实施例3中形成钝化层的示意图；
图12为本发明实施例3中形成公共电极的示意图；
图13为本发明实施例3中阵列基板局部的结构俯视示意图。
其中的附图标记说明：
1.有源层；101.沟槽；2.源极；3.漏极；4.基底；5.透明导电光刻胶膜；6.栅极；7.栅绝缘层；8.有源层膜；9.像素电极；10.钝化层；11.公共电极；12.薄膜晶体管；13.数据线。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种薄膜晶体管及其制备方法和阵列基板的制备方法作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管的制备方法，如图1-图5所示，包括：在基底4上形成有源层膜；还包括：采用透明导电光刻胶形成薄膜晶体管的源极2和漏极3。
通过采用透明导电光刻胶形成薄膜晶体管的源极2和漏极3，相对于传统的源极2和漏极3采用金属材料制备的情况，能够省去源极2和漏极3在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层1的损伤，进而能够保护金属氧化物材料的有源层1的薄膜晶体管的电学特性，同时由于源极2和漏极3能够透光，所以还增加了采用该薄膜晶体管的阵列基板的像素单元的开口率，从而降低了采用该薄膜晶体管的显示器的背光能耗。
本实施例中，在形成有源层膜之后，且在形成源极2和漏极3之前还包括：通过曝光工艺在基底4上形成有源层1的图形。
其中，有源层1通过溅射或者热蒸发的方法生长一层金属氧化物有源层膜；有源层膜的厚度范围大致为：30～80nm，然后通过曝光工艺形成特定的有源层1的图形(如图2所示)。曝光工艺包括光刻胶的涂敷、曝光、显影和刻蚀的步骤，具体不再赘述。
本实施例中，采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极包括，如图2-图5所示：
步骤S10：在形成有源层1的图形的基底4上涂布透明导电光刻胶膜5(如图2和图3所示)。
该步骤中，涂布透明导电光刻胶膜5包括：通过狭缝涂布方式或者旋涂方式在基底4上涂布形成透明导电光刻胶膜5。透明导电光刻胶膜5的厚度范围为0.2～2.0μm。
其中，透明导电光刻胶包括导电介质、成膜树脂、光敏剂、溶剂和添加剂。导电介质采用电阻率小于10×10-8Ω·m的导电金属粒子、导电合金粒子或者石墨烯。石墨烯具有很多优异的性能，如超高的理论比表面积(2630m2/g)，突出的导热性(5000W/m·K)，高强(130GPa)高模(1060GPa)、室温下比硅高100倍的电子迁移率(15000cm2/(V·s)，电导率可达7200S/cm。石墨烯具有突出的导电性能和异乎寻常的电子传导能力，在聚合物中引入较少量的石墨烯就可望得到较高的导电性、成本低和具有永久导电性的导电高分子材料。成膜树脂采用热塑性树脂。光敏剂采用芳香族酮类衍生物或安息香醚类衍生物。溶剂采用易挥发性的溶剂，如环酯溶剂，酮类溶剂和醚类溶剂中一种溶剂或者两种溶剂组合。添加剂包括增塑剂，粘合促进剂以及表面活性剂，目的是为了改善透明导电光刻胶在基板上的涂覆特性和图案的稳定性。
另外，有源层1采用多晶金属氧化物半导体材料或者非晶金属氧化物半导体材料。如有源层1的材料可以为IGZO、ITZO、IZO、In2O3、TiO2或者其他金属氧化物等。
步骤S11：预固化透明导电光刻胶膜5。
该步骤中，预固化透明导电光刻胶膜5的温度范围为100～110℃，预固化时间为50～80秒。
步骤S12：对透明导电光刻胶膜5进行曝光和显影，以形成包括源极2和漏极3的图形(如图4所示)。
该步骤中，对透明导电光刻胶膜5进行曝光工艺：曝光使用的掩模板，保护对应源极2和漏极3位置的透明导电光刻胶不被曝光，对其余位置的透明导电光刻胶进行曝光。曝光完成后，进行显影，形成包括源极2和漏极3的图形。
步骤S13：对源极2和漏极3进行后固化(如图5所示)。
该步骤中，对经过显影后的源极2和漏极3的图形进行后固化和图案检查，后固化的温度范围为110～120℃，后固化时间为50～80秒。优选固化温度120℃，固化时间60秒，最终完成源极2和漏极3的图形的制备。
本实施例中，在形成有源层1、源极2和漏极3之前，还包括步骤S09：在基底4上先后形成薄膜晶体管的栅极6和栅绝缘层7的步骤(如图1所示)。
其中，本实施例中的薄膜晶体管为底栅型薄膜晶体管。栅极6和栅绝缘层7采用传统的构图工艺(包括成膜、曝光、显影、刻蚀)制备形成，具体不再赘述。
需要说明的是，也可以在形成有源层、源极和漏极之后，再在基底上先后形成薄膜晶体管的栅极和栅绝缘层。即薄膜晶体管也可以是顶栅型薄膜晶体管。
基于本实施例中提供的上述薄膜晶体管的制备方法，本实施例还提供一种采用该制备方法制备形成的薄膜晶体管，如图5所示，包括有源层1、源极2和漏极3，源极2和漏极3同层设置且对应位于有源层1的上方，源极2和漏极3分别位于有源层1的两端，有源层1采用金属氧化物材料形成，源极2和漏极3采用透明导电光刻胶材料形成。
其中，薄膜晶体管还包括栅极6和栅绝缘层7，栅极6设置于基底4和有源层1之间，栅绝缘层7设置于栅极6和有源层1之间。即本实施例中的薄膜晶体管为底栅型薄膜晶体管。
需要说明的是，本实施例中的薄膜晶体管也可以是顶栅型薄膜晶体管，顶栅型的薄膜晶体管中，栅绝缘层和栅极依次覆叠于源极和漏极的上方。
实施例2：
本实施例提供一种薄膜晶体管的制备方法，与实施例1不同的是，如图6-图9所示，采用透明导电光刻胶形成薄膜晶体管的源极2和漏极3包括：
步骤S20：在形成有源层膜8的基底4上涂布透明导电光刻胶膜5(如图6所示)。
其中，有源层膜8通过溅射或者热蒸发的方法形成，有源层膜8的厚度范围大致为：30～80nm，有源层膜8的材料可以为IGZO、ITZO、IZO、In2O3、TiO2或者其他金属氧化物等。透明导电光刻胶膜5通过狭缝或者悬涂的方式涂布形成，透明导电光刻胶膜5的厚度范围大致为：0.2～2.0um。
步骤S21：预固化透明导电光刻胶膜5。
该步骤中，透明导电光刻胶膜5的预固化工艺及其参数与实施例1中相同。
步骤S22：对透明导电光刻胶膜5进行灰度掩膜工艺，去除对应有源层1图形以外区域的透明导电光刻胶膜5，部分保留对应有源层1的沟槽101的透明导电光刻胶膜5，保留对应源极2和漏极3图形的透明导电光刻胶膜5(如图7所示)。
其中，有源层1的沟槽101为薄膜晶体管在通电开启时在有源层1中形成的沟道区。沟槽101对应位于源极2和漏极3之间的有源层1区域。
步骤S23：采用湿刻工艺制备形成有源层1的图形(如图8所示)。
步骤S24：通过干刻工艺去除对应有源层1的沟槽101的透明导电光刻胶膜5，同时减薄对应源极2和漏极3图形的透明导电光刻胶膜5，以形成源极2和漏极3的图形(如图9所示)。
该步骤中，经过干刻工艺对经过曝光的有源层1的沟槽101对应的透明导电光刻胶膜5部分进行灰化处理，处理完成后，整体的透明导电光刻胶膜5厚度将减薄，对应有源层1的沟槽101的透明导电光刻胶膜5完全灰化消失，最终形成完整的源极2和漏极3的图形。
本实施例中的薄膜晶体管的制备方法，通过使掺有导电介质的光刻胶一方面作为曝光形成有源层1图形的光刻胶使用，另一方面作为源极2和漏极3的材料使用。不仅可以减少源极2和漏极3的刻蚀工艺，从而避免刻蚀工艺中水对金属氧化物材料有源层1的损伤。而且，相比于实施例1中薄膜晶体管的制备方法，可以减少一道有源层1图形形成过程中的掩模板工艺，保护有源层1，彻底避免有源层1、特别是有源层1的沟槽101经过湿法刻蚀工艺，从而减少了湿法刻蚀工艺对金属氧化物薄膜晶体管有源层1的损伤，有利于保护金属氧化物有源层1薄膜晶体管的电学特性。同时，源极2和漏极3采用透明导电光刻胶材料，可以大大增加采用该薄膜晶体管的阵列基板的像素单元的开口率，从而降低了采用该薄膜晶体管的显示器的背光能耗。
另外，本实施例中薄膜晶体管的制备方法不仅适用于底栅型薄膜晶体管，而且适用于顶栅型薄膜晶体管。本实施例中薄膜晶体管的制备方法，在制备过程中无需再在有源层1的上方增加现有技术中的刻蚀阻挡层，从而使得该薄膜晶体管的制备方法还能相应减少刻蚀阻挡层的制备工艺步骤，进而提高了生产效率，降低了生产成本。
本实施例中薄膜晶体管的制备方法的其他步骤、各步骤中的相应工艺参数以及采用该制备方法制备而成的薄膜晶体管的结构均与实施例1中相同，此处不再赘述。
实施例1-2的有益效果：实施例1-2所提供的薄膜晶体管的制备方法，通过采用透明导电光刻胶形成薄膜晶体管的源极和漏极，相对于传统的源极和漏极采用金属材料制备的情况，能够省去源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，同时由于源极和漏极能够透光，所以还增加了采用该薄膜晶体管的阵列基板的像素单元的开口率，从而降低了采用该薄膜晶体管的显示器的背光能耗。
实施例3：
本实施例提供一种阵列基板的制备方法，包括在基底上形成薄膜晶体管，薄膜晶体管采用实施例1或2中的制备方法制备而成。
本实施例中，阵列基板的制备方法还包括：采用透明导电光刻胶形成数据线，数据线与薄膜晶体管的源极和漏极通过一次构图工艺同时形成。
该阵列基板的制备方法，通过采用透明导电光刻胶形成数据线及薄膜晶体管的源极和漏极，相对于传统的数据线、源极和漏极采用金属材料制备的情况，能够省去数据线、源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，提高采用该薄膜晶体管的阵列基板的电学品质；同时由于数据线、源极和漏极能够透光，所以还增加了采用该阵列基板的像素单元的开口率，从而降低了采用该阵列基板的显示器的背光能耗。
本实施例中，如图10-图12所示，该阵列基板的制备方法还包括：采用构图工艺在形成薄膜晶体管的基底4上先后形成像素电极9、钝化层10和公共电极11的步骤。具体为：(以底栅型薄膜晶体管的阵列基板为例)
步骤S30：在制备形成源极2和漏极3的图形的基底4上通过磁控溅射的方法沉积生长一层透明的导电层，通过一次构图工艺形成透明的像素电极9(如图10所示)。
其中，透明的像素电极9的厚度范围为：40～80nm，像素电极9的材料可以为ITO或者IZO等透明金属氧化物。
步骤S31：在完成步骤S30的基底4上通过PECVD的方法沉积生长一层钝化层膜，然后通过构图工艺形成钝化层10的图形(如图11所示)。
其中，钝化层10的厚度范围为：200～600nm，钝化层10可以选用单层氮化硅或者氧化硅与氮化硅的复合结构，或者氮化硅/氮氧化硅/氧化硅三层结构。
步骤S32：在完成步骤S31的基底4上通过磁控溅射的方法沉积生长一层透明的导电层，通过一次构图工艺形成透明的公共电极11(如图12所示)。
其中，透明的公共电极11的厚度范围为：40～80nm，公共电极11的材料可以为ITO或者IZO等透明金属氧化物。
基于本实施例中提供的阵列基板的制备方法，本实施例还提供一种阵列基板，如图13所示，该阵列基板采用上述制备方法制备而成，且该阵列基板包括实施例1或2中的薄膜晶体管12。
本实施例中，阵列基板还包括数据线13，数据线13与薄膜晶体管12的源极2和漏极3同层设置，且数据线13与源极2和漏极3采用相同的材料形成。
本实施例中，阵列基板还包括像素电极9、钝化层和公共电极(图13中未示出)，像素电极9设置于漏极3上方且与漏极3连接，钝化层和公共电极依次设置于像素电极9上方。
实施例3的有益效果：实施例3中所提供的阵列基板及其制备方法，通过采用透明导电光刻胶形成数据线及薄膜晶体管的源极和漏极，相对于传统的数据线、源极和漏极采用金属材料制备的情况，能够省去数据线、源极和漏极在制备过程中的湿法刻蚀和剥离工艺，从而避免湿法刻蚀和剥离工艺中水对金属氧化物材料形成的有源层的损伤，进而能够保护金属氧化物材料的有源层的薄膜晶体管的电学特性，提高采用该薄膜晶体管的阵列基板的电学品质；同时由于数据线、源极和漏极能够透光，所以还增加了采用该阵列基板的像素单元的开口率，从而降低了采用该阵列基板的显示器的背光能耗。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种薄膜晶体管的制备方法，包括：在基底上形成有源层膜；其特征在于，还包括：采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在形成所述有源层膜之后，且在形成所述源极和所述漏极之前还包括：通过曝光工艺在所述基底上形成有源层的图形。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极包括：
在形成所述有源层的图形的所述基底上涂布透明导电光刻胶膜；
预固化所述透明导电光刻胶膜；
对所述透明导电光刻胶膜进行曝光和显影，以形成包括所述源极和所述漏极的图形；
对所述源极和所述漏极进行后固化。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述采用透明导电光刻胶形成所述薄膜晶体管的源极和漏极包括：
在形成所述有源层膜的所述基底上涂布透明导电光刻胶膜；
预固化所述透明导电光刻胶膜；
对所述透明导电光刻胶膜进行灰度掩膜工艺，去除对应所述有源层图形以外区域的所述透明导电光刻胶膜，部分保留对应所述有源层的沟槽的所述透明导电光刻胶膜，保留对应所述源极和所述漏极图形的所述透明导电光刻胶膜；
采用湿刻工艺制备形成所述有源层的图形；
通过干刻工艺去除对应所述有源层的所述沟槽的所述透明导电光刻胶膜，同时减薄对应所述源极和所述漏极图形的所述透明导电光刻胶膜，以形成所述源极和所述漏极的图形。
5.根据权利要求3或4所述的薄膜晶体管的制备方法，其特征在于，所述涂布透明导电光刻胶膜包括：通过狭缝涂布方式或者旋涂方式在所述基底上涂布形成所述透明导电光刻胶膜；
所述透明导电光刻胶膜的厚度范围为0.2～2.0μm。
6.根据权利要求3或4所述的薄膜晶体管的制备方法，其特征在于，预固化所述透明导电光刻胶膜的温度范围为100～110℃，预固化时间为50～80秒。
7.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，对所述源极和所述漏极进行后固化的温度范围为110～120℃，后固化时间为50～80秒。
8.根据权利要求1-4任意一项所述的薄膜晶体管的制备方法，其特征在于，所述透明导电光刻胶包括导电介质、成膜树脂、光敏剂、溶剂和添加剂。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述导电介质采用电阻率小于10×10-8Ω·m的导电金属粒子、导电合金粒子或者石墨烯；
所述成膜树脂采用热塑性树脂；
所述光敏剂采用芳香族酮类衍生物或安息香醚类衍生物。
10.根据权利要求1-4任意一项所述的薄膜晶体管的制备方法，其特征在于，所述有源层采用多晶金属氧化物半导体材料或者非晶金属氧化物半导体材料。
11.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，在形成所述有源层、所述源极和所述漏极之前或之后，还包括在基底上先后形成所述薄膜晶体管的栅极和栅绝缘层。
12.一种阵列基板的制备方法，包括在基底上形成薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求1-11任意一项所述的制备方法制备而成。
13.根据权利要求12所述的阵列基板的制备方法，其特征在于，还包括：采用透明导电光刻胶形成数据线，所述数据线与所述薄膜晶体管的源极和漏极通过一次构图工艺同时形成；
所述制备方法还包括：采用构图工艺在形成所述薄膜晶体管的基底上先后形成像素电极、钝化层和公共电极。
14.一种薄膜晶体管，包括有源层、源极和漏极，所述源极和所述漏极位于所述有源层的上方，其特征在于，所述源极和所述漏极采用透明导电光刻胶材料形成。
15.根据权利要求14所述的薄膜晶体管，其特征在于，还包括栅极和栅绝缘层，所述栅极设置于基底和所述有源层之间，所述栅绝缘层设置于所述栅极和所述有源层之间；
或者，所述栅绝缘层和所述栅极依次覆叠于所述源极和所述漏极的上方。
CN201710300075.5A 2017-04-28 2017-04-28 一种薄膜晶体管及其制备方法和阵列基板的制备方法 Pending CN106960797A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710300075.5A CN106960797A (zh) 2017-04-28 2017-04-28 一种薄膜晶体管及其制备方法和阵列基板的制备方法
US15/843,796 US10199236B2 (en) 2017-04-28 2017-12-15 Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710300075.5A CN106960797A (zh) 2017-04-28 2017-04-28 一种薄膜晶体管及其制备方法和阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN106960797A true CN106960797A (zh) 2017-07-18

Family

ID=59484111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710300075.5A Pending CN106960797A (zh) 2017-04-28 2017-04-28 一种薄膜晶体管及其制备方法和阵列基板的制备方法

Country Status (2)

Country Link
US (1) US10199236B2 (zh)
CN (1) CN106960797A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108535928A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
KR20190070180A (ko) * 2017-12-12 2019-06-20 성균관대학교산학협력단 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터
CN110989081A (zh) * 2018-10-03 2020-04-10 采钰科技股份有限公司 光学元件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100210056A1 (en) * 2009-02-19 2010-08-19 Hyun-Sik Seo Method of fabricating array substrate
CN102629591A (zh) * 2012-02-28 2012-08-08 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102929101A (zh) * 2012-10-12 2013-02-13 昆山维信诺显示技术有限公司 一种导电光刻胶及使用该导电光刻胶的oled电极及制造方法
CN103474475A (zh) * 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278723A (ja) * 1989-04-19 1990-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN103972423B (zh) * 2014-05-08 2016-03-23 京东方科技集团股份有限公司 一种oled发光器件及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100210056A1 (en) * 2009-02-19 2010-08-19 Hyun-Sik Seo Method of fabricating array substrate
CN102629591A (zh) * 2012-02-28 2012-08-08 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102929101A (zh) * 2012-10-12 2013-02-13 昆山维信诺显示技术有限公司 一种导电光刻胶及使用该导电光刻胶的oled电极及制造方法
CN103474475A (zh) * 2013-09-22 2013-12-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190070180A (ko) * 2017-12-12 2019-06-20 성균관대학교산학협력단 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터
KR102069548B1 (ko) * 2017-12-12 2020-02-11 성균관대학교산학협력단 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터
CN108535928A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN110989081A (zh) * 2018-10-03 2020-04-10 采钰科技股份有限公司 光学元件及其制造方法

Also Published As

Publication number Publication date
US20180315619A1 (en) 2018-11-01
US10199236B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
US10141409B2 (en) Thin film transistor and array substrate thereof each having doped oxidized or doped graphene active region and oxidized graphene gate insulating layer and producing method thereof
CN103700707B (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104091886B (zh) 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN107342228B (zh) 一种场效应晶体管及其制备方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103928399B (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN114488638A (zh) 一种可避免有源层开孔过刻的阵列基板及其制造方法
CN106960797A (zh) 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN107146770A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2015165196A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN107516661A (zh) 显示基板、显示装置及显示基板的制作方法
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104538453A (zh) 薄膜晶体管、阵列基板及其制造方法和显示器件
CN104183603B (zh) 一种阵列基板及其制备方法、显示装置
CN104576515B (zh) 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718