CN108878540A - 一种底栅薄膜晶体管及其制备方法 - Google Patents
一种底栅薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108878540A CN108878540A CN201810762819.XA CN201810762819A CN108878540A CN 108878540 A CN108878540 A CN 108878540A CN 201810762819 A CN201810762819 A CN 201810762819A CN 108878540 A CN108878540 A CN 108878540A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- drain electrode
- photoresist
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 188
- 229920002120 photoresistant polymer Polymers 0.000 claims description 78
- 238000001259 photo etching Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 26
- 239000007772 electrode material Substances 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000001459 lithography Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005422 blasting Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical group 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910021389 graphene Inorganic materials 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 239000002094 self assembled monolayer Substances 0.000 claims description 2
- 239000013545 self-assembled monolayer Substances 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000004064 recycling Methods 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000002209 hydrophobic effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种底栅薄膜晶体管及其制备方法。所述薄膜晶体管包括：衬底、设置在所述衬底上的栅极、覆盖所述栅极的介电层、设置在所述介电层上的源极和漏极，以及覆盖所述源极和所述漏极的半导体材料层；所述源极和所述漏极相互间隔，且与所述栅极对准；所述介电层上开设有与所述栅极的连接线连通的通道。本发明提供的薄膜晶体管能够消除寄生电容，具有较短的沟道，其性能检测方便快捷，半导体材料层可反复洗脱和生长，实现了下层基材的重复利用。
Description
技术领域
本发明属于薄膜晶体管技术领域，具体涉及一种底栅薄膜晶体管及其制备方法。
背景技术
在超高清3D液晶显示器和高清OLED/QLED平板显示器的发展和驱动下，高性能的薄膜晶体管，尤其是具备更高截止频率，适应更高的显示刷新频率，更高的稳定性和均匀性，以及相同面积输出更大电流的薄膜晶体管，受到了越来越多的重视。
为了得到高性能的薄膜晶体管，需要缩短沟道长度、降低源漏极与栅极间的寄生电容，或者采用高迁移率的半导体材料等。
图1为一种典型的传统底栅薄膜晶体管的结构示意图，包括衬底11、设置在衬底11上的栅极12、设置在栅极12上的介电层13、设置在介电层13上的半导体材料层14，以及设置在半导体材料层14上的源极15和漏极16。传统的底栅薄膜晶体管的制造工艺中，源极15、漏极16与栅极12的对准是采用两层不同的掩膜板通过手动或者机械的光学对准方式实现的。由于对准设备的精度等因素的限制，这种方式会导致源极15、漏极16与栅极12之间存在一定的重叠区域17和18，因而产生较大的寄生电容。
而且，传统的工艺也很难得到沟道长度低于1μm的薄膜晶体管。例如，CN106229410A公开了一种基于亲疏水效应制备短沟道薄膜晶体管的方法，利用疏水功能条纹在疏水层下引入亲水层，可实现液滴被排斥后在疏水层边缘的钉扎，从而得到与疏水层宽度相等的沟道长度。但是，其沟道长度最低只能达到亚微米级。
此外，对传统的底栅薄膜晶体管进行性能测试时，通常需要将半导体材料层和介电层洗去，使栅极暴露出来。这样不仅测试效率低，测试困难，而且测试之后的薄膜晶体管无法再次使用，造成资源浪费。
因此，在本领域有待研发一种自对准、短沟道，且能重复利用的薄膜晶体管。
发明内容
针对现有技术存在的不足，本发明的目的在于提供一种底栅薄膜晶体管及其制备方法。该薄膜晶体管能够消除寄生电容，具有较短的沟道，其性能检测方便快捷，可重复利用。
为达此目的，本发明采用以下技术方案：
一方面，本发明提供一种底栅薄膜晶体管，包括：衬底、设置在所述衬底上的栅极、覆盖所述栅极的介电层、设置在所述介电层上的源极和漏极，以及覆盖所述源极和所述漏极的半导体材料层；
所述源极和所述漏极相互间隔，且与所述栅极对准；
所述介电层上开设有与所述栅极的连接线连通的通道。
需要说明的是，本发明中“与所述栅极对准”是指源极与漏极的边界分别与栅极的两边在垂直方向上对齐，源漏极与栅极之间没有重叠，使得栅极宽度等于源漏极间的沟道长度。
本发明提供的薄膜晶体管的源漏极与栅极对准，栅极宽度与源漏极间的沟道长度相同，栅极与源漏极间无重叠区域，能够消除寄生电容。由于介电层上开设有与栅极的连接线连通的通道，因此在检测薄膜晶体管的性能时，可以将探针伸入所述通道中与栅极接触，而无需将半导体材料层和介电层去除，性能检测更加方便快捷。而且，本发明提供的薄膜晶体管的半导体材料层可洗脱后生长新的半导体材料层，得到新的薄膜晶体管，能够实现下层基材的重复利用。
作为本发明的优选技术方案，所述栅极的厚度为20-80nm；例如可以是20nm、25nm、30nm、35nm、40nm、45nm、50nm、55nm、60nm、65nm、70nm、75nm或80nm等。
优选地，所述栅极为半透明或不透明金属薄膜。
优选地，所述栅极为双金属层薄膜。
优选地，所述双金属层薄膜为Cr/Al双金属层薄膜、Cr/Cu双金属层薄膜或Cr/In双金属层薄膜。
采用双金属层薄膜作为栅极材料，一方面能够降低栅极的透明度，以便将栅极作为掩膜板；另一方面，有助于提高栅极与其他材料的结合强度。
作为本发明的优选技术方案，所述介电层的厚度为50-500nm；例如可以是50nm、60nm、80nm、100nm、120nm、150nm、180nm、200nm、220nm、250nm、280nm、300nm、320nm、350nm、380nm、400nm、420nm、450nm、480nm或500nm等。
优选地，所述介电层的材质为金属氧化物。
优选地，所述金属氧化物为氧化铝、氧化铪或氧化硅。
氧化铝和氧化铪具有较高的介电常数和稳定性，有助于提升薄膜晶体管的性能。
作为本发明的优选技术方案，所述源极和所述漏极的厚度均为30-100nm；例如可以是30nm、35nm、40nm、45nm、50nm、55nm、60nm、65nm、70nm、75nm、80nm、85nm、90nm、95nm或100nm等。
优选地，所述源极和所述漏极间的沟道长度为10nm-1μm；例如可以是10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、120nm、130nm、150nm、160nm、180nm、200nm、220nm、250nm、280nm、300nm、350nm、400nm、450nm、500nm、600nm、700nm、800nm、900nm或1μm等。
作为本发明的优选技术方案，所述半导体材料层的厚度为30-400nm；例如可以是30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、120nm、150nm、180nm、200nm、220nm、250nm、280nm、300nm、320nm、350nm、380nm或400nm等。
优选地，在所述源极和漏极与所述半导体材料层之间还具有修饰层。
修饰层的作用是减少源漏极和半导体材料层之间的接触电阻。
优选地，所述修饰层为自组装单层膜、能级匹配的薄层金属膜或石墨烯。
另一方面，本发明提供一种上述薄膜晶体管的制备方法，包括如下步骤：
(1)在衬底上制备栅极；
(2)在所述栅极上生长一层介电层；
(3)在所述介电层上涂覆一层光刻胶，以所述栅极为掩膜板，从背面曝光光刻，将剩余的光刻胶紫外固化，形成源漏极掩膜，然后镀源漏极材料，去胶；
(4)通过光刻和刻蚀形成源极和漏极；
(5)通过光刻和刻蚀在所述介电层上刻蚀出与所述栅极的连接线连通的通道；
(6)在所述源极和所述漏极上任选地生长一层修饰层，再生长一层半导体材料层，得到所述薄膜晶体管。
本发明以栅极为掩膜板，采用背面曝光光刻的方法，实现了源漏极与栅极的自对准，从而消除了寄生电容。
作为本发明的优选技术方案，步骤(1)中所述制备栅极的步骤为：在衬底上涂覆一层光刻胶，光刻，将剩余的光刻胶紫外固化，形成栅极掩膜，然后镀栅极材料，去胶后对所述栅极材料进行抛光处理，形成栅极。
需要说明的是，本发明中所述“光刻”均是指对光刻胶依次进行前烘、曝光、显影和后烘，以形成特定形状的掩膜。本领域技术人员可根据所需形状，自行选择相应的掩膜板进行曝光。
优选地，步骤(1)中所述光刻采用的曝光方法为电子束曝光。
优选地，所述栅极的宽度为10nm-1μm；例如可以是10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、120nm、130nm、150nm、160nm、180nm、200nm、220nm、250nm、280nm、300nm、350nm、400nm、450nm、500nm、600nm、700nm、800nm、900nm或1μm等。
常规曝光方法得到的栅极较宽，难以达到1μm以下。本发明创造性地将电子束曝光用于光刻工艺，可以得到宽度为10nm-1μm的栅极，再配合自对准，从而缩短了源漏极间的沟道长度，获得高性能的薄膜晶体管。
优选地，步骤(1)中所述镀栅极材料的方法为电子束蒸镀或热蒸镀。
优选地，步骤(2)中所述生长一层介电层的方法为原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)。
作为本发明的优选技术方案，步骤(3)中所述镀源漏极材料的方法为电子束蒸镀或热蒸镀。
优选地，步骤(4)中所述光刻和刻蚀的步骤为：在所述源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极和漏极。
优选地，步骤(4)中所述刻蚀的方法为干法刻蚀或湿法刻蚀。
作为本发明的优选技术方案，步骤(5)中所述光刻和刻蚀的步骤为：在所述介电层上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将介电层上多余的部分刻蚀去除，形成连通所述栅极的通道。
优选地，步骤(5)中所述刻蚀的方法为干法刻蚀或湿法刻蚀。
优选地，步骤(6)中所述生长一层半导体材料层的方法为旋涂、印刷、化学气相沉积、溅射或蒸镀。
作为本发明的优选技术方案，所述制备方法包括如下步骤：
(1)在衬底上涂覆一层光刻胶，光刻，将剩余的光刻胶紫外固化，形成栅极掩膜，然后镀栅极材料，去胶后形成栅极；
所述光刻采用的曝光方法为电子束曝光；
(2)在所述栅极上生长一层介电层；
(3)在所述介电层上涂覆一层光刻胶，以所述栅极为掩膜板，从背面曝光光刻，将剩余的光刻胶紫外固化，形成源漏极掩膜，然后镀源漏极材料，去胶；
(4)在所述源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极和漏极；
(5)在所述介电层上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述介电层上预设形成通道的部分刻蚀去除，形成与所述栅极的连接线连通的通道；
(6)在所述源极和所述漏极上任选地生长一层修饰层，再生长一层半导体材料层，得到所述薄膜晶体管。
与现有技术相比，本发明具有以下有益效果：
(1)本发明以栅极为掩膜板，采用采用背面曝光光刻的方法，实现了源漏极与栅极的自对准，从而消除了寄生电容；
(2)本发明将电子束曝光用于光刻工艺，得到了宽度为10nm-1μm的栅极，再配合自对准，从而使源漏极间的沟道长度缩短至10nm-1μm，获得了高性能的薄膜晶体管；
(3)本发明在介电层上开设与栅极的连接线连通的通道，在检测薄膜晶体管的性能时，可以将探针伸入通道中与栅极接触，而无需将半导体材料层和介电层去除，性能检测更加方便快捷；而且本发明提供的薄膜晶体管的半导体材料层可洗脱后生长新的半导体材料层，得到新的薄膜晶体管，能够实现下层基材的重复利用。
附图说明
图1为现有底栅薄膜晶体管的剖面结构示意图；
其中，11为衬底，12为栅极，13为介电层，14为半导体材料层，15为源极，16为漏极，17和18为栅极与源漏极重叠的区域。
图2a为本发明提供的底栅薄膜晶体管的剖面结构示意图；
其中，21为衬底，22为栅极，23为介电层，24为源极，25为漏极，26为半导体材料层。
图2b为本发明提供的底栅薄膜晶体管的结构示意图；
其中，27为栅极22的连接线，28为与连接线27连通的通道。
图3为本发明实施例中制备栅极掩膜后的剖面结构示意图；
其中，31为光刻胶。
图4为本发明实施例中制备源漏极掩膜后的剖面结构示意图；
其中，41为光刻胶，箭头所示方向为曝光光照方向。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了，所述具体实施方式仅仅是帮助理解本发明，不应视为对本发明的具体限制。
需要说明的是，本发明实施例中采用的衬底均为透明衬底，所述“透明”是指对光刻工艺中使用的光波透明。
实施例1
本实施例提供一种底栅薄膜晶体管，其结构如图2a和图2b所示，包括：衬底21、设置在衬底21上的栅极22、覆盖栅极22的介电层23、设置在介电层23上的源极24和漏极25，以及覆盖源极24和所述漏极25的半导体材料层26；源极24和漏极25相互间隔，且与栅极22对准；介电层23上开设有与栅极22的连接线27连通的通道28；
其中，栅极22的宽度为10nm，厚度为20nm；介电层23的厚度为50nm；源极24与漏极25的厚度为100nm，二者间的沟道长度与栅极22的宽度相同；半导体材料层26的厚度为400nm。
上述底栅薄膜晶体管的制备方法如下：
(1)在衬底21上涂覆一层光刻胶，光刻，将剩余的光刻胶31紫外固化，形成栅极掩膜(如图3所示)，然后先电子束蒸镀一层Cr膜，再电子束蒸镀一层Al膜，去胶后对栅极材料进行抛光处理，形成栅极22；
其中，光刻采用的曝光方法为电子束曝光；
(2)用原子层沉积法在栅极22上生长一层氧化铝，形成介电层23；
(3)在介电层23上涂覆一层光刻胶，以栅极22为掩膜板，从背面曝光光刻，将剩余的光刻胶41紫外固化，形成源漏极掩膜(如图4所示)，然后电子束蒸镀源漏极材料，去胶；
(4)在源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极24和漏极25；
(5)在介电层23上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将介电层23上预设形成通道的部分刻蚀去除，形成与栅极22的连接线27连通的通道28；
(6)在源极24和漏极25上生长一层修饰层(修饰层为单分子层，图中未示出)，再旋涂一层半导体材料层26，得到上述底栅薄膜晶体管。
本实施例提供的底栅薄膜晶体管能够消除寄生电容，具有较短的沟道，其性能检测方便快捷，半导体材料层可反复洗脱和生长，实现了下层基材的重复利用。
实施例2
本实施例提供一种底栅薄膜晶体管，其结构如图2a和图2b所示，包括：衬底21、设置在衬底21上的栅极22、覆盖栅极22的介电层23、设置在介电层23上的源极24和漏极25，以及覆盖源极24和所述漏极25的半导体材料层26；源极24和漏极25相互间隔，且与栅极22对准；介电层23上开设有与栅极22的连接线27连通的通道28；
其中，栅极22的宽度为50nm，厚度为80nm；介电层23的厚度为500nm；源极24与漏极25的厚度为30nm，二者间的沟道长度与栅极22的宽度相同；半导体材料层26的厚度为50nm。
上述底栅薄膜晶体管的制备方法如下：
(1)在衬底21上涂覆一层光刻胶，光刻，将剩余的光刻胶31紫外固化，形成栅极掩膜(如图3所示)，然后先电子束蒸镀一层Cr膜，再电子束蒸镀一层Cu膜，去胶后对栅极材料进行抛光处理，形成栅极22；
其中，光刻采用的曝光方法为电子束曝光；
(2)用化学气相沉积法在栅极22上生长一层氧化铪，形成介电层23；
(3)在介电层23上涂覆一层光刻胶，以栅极22为掩膜板，从背面曝光光刻，将剩余的光刻胶41紫外固化，形成源漏极掩膜(如图4所示)，然后电子束蒸镀源漏极材料，去胶；
(4)在源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极24和漏极25；
(5)在介电层23上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将介电层23上预设形成通道的部分刻蚀去除，形成与栅极22的连接线27连通的通道28；
(6)在源极24和漏极25上生长一层修饰层(修饰层为单分子层，图中未示出)，再溅射一层半导体材料层26，得到上述底栅薄膜晶体管。
本实施例提供的底栅薄膜晶体管能够消除寄生电容，具有较短的沟道，其性能检测方便快捷，半导体材料层可反复洗脱和生长，实现了下层基材的重复利用。
实施例3
本实施例提供一种底栅薄膜晶体管，其结构如图2a和图2b所示，包括：衬底21、设置在衬底21上的栅极22、覆盖栅极22的介电层23、设置在介电层23上的源极24和漏极25，以及覆盖源极24和所述漏极25的半导体材料层26；源极24和漏极25相互间隔，且与栅极22对准；介电层23上开设有与栅极22的连接线27连通的通道28；
其中，栅极22的宽度为100nm，厚度为50nm；介电层23的厚度为200nm；源极24与漏极25的厚度为50nm，二者间的沟道长度与栅极22的宽度相同；半导体材料层26的厚度为200nm。
上述底栅薄膜晶体管的制备方法如下：
(1)在衬底21上涂覆一层光刻胶，光刻，将剩余的光刻胶31紫外固化，形成栅极掩膜(如图3所示)，然后先电子束蒸镀一层Cr膜，再热蒸镀一层Al膜，去胶后对栅极材料进行抛光处理，形成栅极22；
其中，光刻采用的曝光方法为电子束曝光；
(2)用物理气相沉积法在栅极22上生长一层氧化铪，形成介电层23；
(3)在介电层23上涂覆一层光刻胶，以栅极22为掩膜板，从背面曝光光刻，将剩余的光刻胶41紫外固化，形成源漏极掩膜(如图4所示)，然后热蒸镀源漏极材料，去胶；
(4)在源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极24和漏极25；
(5)在介电层23上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将介电层23上预设形成通道的部分刻蚀去除，形成与栅极22的连接线27连通的通道28；
(6)在源极24和漏极25上生长一层修饰层(修饰层为单分子层，图中未示出)，再化学气相沉积一层半导体材料层26，得到上述底栅薄膜晶体管。
本实施例提供的底栅薄膜晶体管能够消除寄生电容，具有较短的沟道，其性能检测方便快捷，半导体材料层可反复洗脱和生长，实现了下层基材的重复利用。
申请人声明，以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，所属技术领域的技术人员应该明了，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，均落在本发明的保护范围和公开范围之内。
Claims (10)
1.一种底栅薄膜晶体管，其特征在于，所述薄膜晶体管包括：衬底、设置在所述衬底上的栅极、覆盖所述栅极的介电层、设置在所述介电层上的源极和漏极，以及覆盖所述源极和所述漏极的半导体材料层；
所述源极和所述漏极相互间隔，且与所述栅极对准；
所述介电层上开设有与所述栅极的连接线连通的通道。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极的厚度为20-80nm；
优选地，所述栅极为半透明或不透明金属薄膜；
优选地，所述栅极为双金属层薄膜；
优选地，所述双金属层薄膜为Cr/Al双金属层薄膜、Cr/Cu双金属层薄膜或Cr/In双金属层薄膜。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述介电层的厚度为50-500nm；
优选地，所述介电层的材质为金属氧化物；
优选地，所述金属氧化物为氧化铝、氧化铪或氧化硅。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述源极和所述漏极的厚度均为30-100nm；
优选地，所述源极和所述漏极间的沟道长度为10nm-1μm。
5.根据权利要求1-4任一项所述的薄膜晶体管，其特征在于，所述半导体材料层的厚度为30-400nm；
优选地，在所述源极和漏极与所述半导体材料层之间还具有修饰层；
优选地，所述修饰层为自组装单层膜、能级匹配的薄层金属膜或石墨烯。
6.一种如权利要求1-5任一项所述的薄膜晶体管的制备方法，其特征在于，所述制备方法包括如下步骤：
(1)在衬底上制备栅极；
(2)在所述栅极上生长一层介电层；
(3)在所述介电层上涂覆一层光刻胶，以所述栅极为掩膜板，从背面曝光光刻，将剩余的光刻胶紫外固化，形成源漏极掩膜，然后镀源漏极材料，去胶；
(4)通过光刻和刻蚀形成源极和漏极；
(5)通过光刻和刻蚀在所述介电层上刻蚀出与所述栅极的连接线连通的通道；
(6)在所述源极和所述漏极上任选地生长一层修饰层，再生长一层半导体材料层，得到所述薄膜晶体管。
7.根据权利要求6所述的制备方法，其特征在于，步骤(1)中所述制备栅极的步骤为：在衬底上涂覆一层光刻胶，光刻，将剩余的光刻胶紫外固化，形成栅极掩膜，然后镀栅极材料，去胶后对所述栅极材料进行抛光处理，形成栅极；
优选地，步骤(1)中所述光刻采用的曝光方法为电子束曝光；
优选地，所述栅极的宽度为10nm-1μm；
优选地，步骤(1)中所述镀栅极材料的方法为电子束蒸镀或热蒸镀；
优选地，步骤(2)中所述生长一层介电层的方法为原子层沉积、化学气相沉积或物理气相沉积。
8.根据权利要求6或7所述的制备方法，其特征在于，步骤(3)中所述镀源漏极材料的方法为电子束蒸镀或热蒸镀；
优选地，步骤(4)中所述光刻和刻蚀的步骤为：在所述源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极和漏极；
优选地，步骤(4)中所述刻蚀的方法为干法刻蚀或湿法刻蚀。
9.根据权利要求6-8任一项所述的制备方法，其特征在于，步骤(5)中所述光刻和刻蚀的步骤为：在所述介电层上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将介电层上多余的部分刻蚀去除，形成连通所述栅极的通道；
优选地，步骤(5)中所述刻蚀的方法为干法刻蚀或湿法刻蚀；
优选地，步骤(6)中所述生长一层半导体材料层的方法为旋涂、印刷、化学气相沉积、溅射或蒸镀。
10.根据权利要求6-9任一项所述的制备方法，其特征在于，所述制备方法包括如下步骤：
(1)在衬底上涂覆一层光刻胶，光刻，将剩余的光刻胶紫外固化，形成栅极掩膜，然后镀栅极材料，去胶后形成栅极；
所述光刻采用的曝光方法为电子束曝光；
(2)在所述栅极上生长一层介电层；
(3)在所述介电层上涂覆一层光刻胶，以所述栅极为掩膜板，从背面曝光光刻，将剩余的光刻胶紫外固化，形成源漏极掩膜，然后镀源漏极材料，去胶；
(4)在所述源漏极材料上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述源漏极材料上多余的部分刻蚀去除，去胶，形成源极和漏极；
(5)在所述介电层上涂覆一层光刻胶，光刻后将剩余的光刻胶紫外固化，然后将所述介电层上预设形成通道的部分刻蚀去除，形成与所述栅极的连接线连通的通道；
(6)在所述源极和所述漏极上任选地生长一层修饰层，再生长一层半导体材料层，得到所述薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810762819.XA CN108878540A (zh) | 2018-07-12 | 2018-07-12 | 一种底栅薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810762819.XA CN108878540A (zh) | 2018-07-12 | 2018-07-12 | 一种底栅薄膜晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108878540A true CN108878540A (zh) | 2018-11-23 |
Family
ID=64301202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810762819.XA Pending CN108878540A (zh) | 2018-07-12 | 2018-07-12 | 一种底栅薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878540A (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071803A (zh) * | 2006-05-12 | 2007-11-14 | 株式会社日立制作所 | 配线和有机晶体管及其制造方法 |
| CN101097367A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器及其制造方法 |
| CN101220147A (zh) * | 2006-06-02 | 2008-07-16 | 气体产品与化学公司 | 聚(亚芳基醚)聚合物作为栅极电介质和钝化层的薄膜晶体管 |
| CN101346821A (zh) * | 2005-12-28 | 2009-01-14 | 3M创新有限公司 | 全喷墨印刷的薄膜晶体管 |
| CN101488459A (zh) * | 2009-02-13 | 2009-07-22 | 北京大学深圳研究生院 | 一种自对准的金属氧化物薄膜晶体管的制作方法 |
| CN102800705A (zh) * | 2011-05-24 | 2012-11-28 | 北京大学 | 一种金属氧化物半导体薄膜晶体管的制作方法 |
| CN103094205A (zh) * | 2013-02-04 | 2013-05-08 | 广州新视界光电科技有限公司 | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 |
| CN103227286A (zh) * | 2013-04-02 | 2013-07-31 | 武汉工程大学 | 硫掺杂的MoO3薄膜作为阳极界面层的有机光伏电池及其制备方法 |
| CN103346093A (zh) * | 2013-06-13 | 2013-10-09 | 北京大学深圳研究生院 | 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法 |
| CN103762169A (zh) * | 2011-12-31 | 2014-04-30 | 广东中显科技有限公司 | 一种底栅薄膜晶体管及其制造方法 |
| CN104040693A (zh) * | 2012-12-04 | 2014-09-10 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| CN104966722A (zh) * | 2015-07-24 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| US9525070B1 (en) * | 2015-07-27 | 2016-12-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | TFT substrate structure and manufacturing method thereof |
| US20170053939A1 (en) * | 2015-08-19 | 2017-02-23 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display panel |
| CN107180875A (zh) * | 2017-06-29 | 2017-09-19 | 华南理工大学 | 一种薄膜晶体管及其制作方法 |
| CN107221563A (zh) * | 2017-05-10 | 2017-09-29 | 陕西师范大学 | 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法 |
| CN107946316A (zh) * | 2017-11-17 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN108269852A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置 |
-
2018
- 2018-07-12 CN CN201810762819.XA patent/CN108878540A/zh active Pending
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101346821A (zh) * | 2005-12-28 | 2009-01-14 | 3M创新有限公司 | 全喷墨印刷的薄膜晶体管 |
| CN101071803A (zh) * | 2006-05-12 | 2007-11-14 | 株式会社日立制作所 | 配线和有机晶体管及其制造方法 |
| CN101220147A (zh) * | 2006-06-02 | 2008-07-16 | 气体产品与化学公司 | 聚(亚芳基醚)聚合物作为栅极电介质和钝化层的薄膜晶体管 |
| CN101097367A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器及其制造方法 |
| CN101488459A (zh) * | 2009-02-13 | 2009-07-22 | 北京大学深圳研究生院 | 一种自对准的金属氧化物薄膜晶体管的制作方法 |
| CN102800705A (zh) * | 2011-05-24 | 2012-11-28 | 北京大学 | 一种金属氧化物半导体薄膜晶体管的制作方法 |
| CN103762169A (zh) * | 2011-12-31 | 2014-04-30 | 广东中显科技有限公司 | 一种底栅薄膜晶体管及其制造方法 |
| CN104040693B (zh) * | 2012-12-04 | 2017-12-12 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| CN104040693A (zh) * | 2012-12-04 | 2014-09-10 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| CN103094205A (zh) * | 2013-02-04 | 2013-05-08 | 广州新视界光电科技有限公司 | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 |
| CN103227286A (zh) * | 2013-04-02 | 2013-07-31 | 武汉工程大学 | 硫掺杂的MoO3薄膜作为阳极界面层的有机光伏电池及其制备方法 |
| CN103346093A (zh) * | 2013-06-13 | 2013-10-09 | 北京大学深圳研究生院 | 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法 |
| CN104966722A (zh) * | 2015-07-24 | 2015-10-07 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| US9525070B1 (en) * | 2015-07-27 | 2016-12-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | TFT substrate structure and manufacturing method thereof |
| US20170053939A1 (en) * | 2015-08-19 | 2017-02-23 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display panel |
| CN108269852A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置 |
| CN107221563A (zh) * | 2017-05-10 | 2017-09-29 | 陕西师范大学 | 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法 |
| CN107180875A (zh) * | 2017-06-29 | 2017-09-19 | 华南理工大学 | 一种薄膜晶体管及其制作方法 |
| CN107946316A (zh) * | 2017-11-17 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
Non-Patent Citations (5)
| Title |
|---|
| HUIREN PENG, XINGYU ZHENG, AND SHUMING CHEN: "Improving charge balance in quantum-dot light-emitting diodes by using copper cathode", 《PHYSICA STATUS SOLIDI-A》 * |
| W.S.WONG,E.M.CHOW,R.LUJAN,V.GELUZ-AGUILAR: "Fine-feature patterning of self-aligned polymeric thin-film transistors fabricated by digital lithography and electroplating", 《APPLIED PHYSICS LETTERS》 * |
| 彭辉仁，陈树明，王忆: "基于聚合物-量子点共混的量子点发光二极管", 《发光学报》 * |
| 董承远: "《薄膜晶体管原理及应用》", 31 March 2016 * |
| 谢应涛，欧阳世宏，王东平，朱大龙，许鑫，方汉铿: "基于双层界面修饰的高性能底栅底接触有机薄膜晶体管研究", 《光电子技术》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103943513B (zh) | 一种柔性衬底上制备石墨烯器件的方法 | |
| CN104952792B (zh) | Tft基板结构的制作方法 | |
| WO2016008277A1 (zh) | 一种有机单晶场效应电路及其制备方法 | |
| CN105021683A (zh) | 面向生物分子检测的二硫化钼场效应晶体管的制作方法 | |
| US20140113452A1 (en) | Wafer edge trimming method | |
| TW201203348A (en) | Plasma etching method | |
| TW201737488A (zh) | 場效應管及其製造方法 | |
| WO2018133148A1 (zh) | 薄膜晶体管及其制作方法、液晶面板 | |
| CN106024594A (zh) | 一种基于soi的二维材料电极掩模版制备方法 | |
| CN104726838B (zh) | 用于制造柔性显示器的支撑装置及该柔性显示器的制造方法 | |
| CN109075204A (zh) | 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 | |
| CN102779942A (zh) | 一种有机薄膜晶体管阵列基板及其制作方法 | |
| US20180097116A1 (en) | Thin film transistor and method of manufacturing same | |
| CN110098328B (zh) | 柔性电子器件及其制造方法 | |
| CN108878540A (zh) | 一种底栅薄膜晶体管及其制备方法 | |
| CN104538292A (zh) | 一种电子束曝光单层光刻胶制作y型栅的方法 | |
| US9679921B2 (en) | Display substrate and method of fabricating the same | |
| CN102092673A (zh) | Mems的缓变侧壁的形成方法 | |
| CN102709133B (zh) | 具有嵌入式电极的冷阴极电子源阵列及其制作方法和应用 | |
| CN107331619A (zh) | 薄膜晶体管及其制作方法、显示装置、曝光装置 | |
| CN104112711B (zh) | 共平面型氧化物半导体tft基板的制作方法 | |
| CN105098074B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示面板及装置 | |
| CN113512698B (zh) | 一种高精度硅基掩模版及其制备方法 | |
| CN102992638B (zh) | 用于提高石英腐蚀表面光洁度的微掩模去除方法 | |
| CN107978631B (zh) | 一种薄膜晶体管膜层、制造方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |