CN103762169A - 一种底栅薄膜晶体管及其制造方法 - Google Patents

一种底栅薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN103762169A
CN103762169A CN201110461857.XA CN201110461857A CN103762169A CN 103762169 A CN103762169 A CN 103762169A CN 201110461857 A CN201110461857 A CN 201110461857A CN 103762169 A CN103762169 A CN 103762169A
Authority
CN
China
Prior art keywords
polysilicon membrane
doped
double wedge
film transistor
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110461857.XA
Other languages
English (en)
Inventor
黄宇华
史亮亮
赵淑云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Original Assignee
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd filed Critical GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority to CN201110461857.XA priority Critical patent/CN103762169A/zh
Publication of CN103762169A publication Critical patent/CN103762169A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers

Abstract

本发明提供一种底栅薄膜晶体管的制造方法，包括：1)、在衬底上形成栅极，并在栅极上形成条状的凸齿，凸齿之间具有凹槽，凸齿的横截面为矩形；2)、在该条状的凸齿结构上沉积栅极绝缘层，然后在栅极绝缘层上沉积多晶硅薄膜；3)、对多晶硅薄膜进行离子注入，离子注入的角度使部分多晶硅薄膜被掺杂，同时使部分多晶硅薄膜未掺杂，其中掺杂的部分形成搭桥晶粒线以及源区和漏区。

Description

一种底栅薄膜晶体管及其制造方法
技术领域
本发明涉及多晶硅薄膜晶体管(TFT)技术，更具体地，涉及一种具有搭桥晶粒结构的多晶硅薄膜晶体管及其制造方法。
背景技术
为实现多晶硅TFT有源矩阵显示器面板的工业化制造，通常需要高质的多晶硅膜，并且满足以下要求：低温加工、可以在大面积玻璃衬上实现、低制造成本、稳定的制造工艺、高性能、一致性、以及多晶硅TFT的高可靠性。
高温多晶硅技术可以用来实现高性能TFT，但是它不能用于商业显示器面板中使用的普通玻璃衬底。在这样的情形下，必须使用低温多晶硅(LTPS)。有三种主要的LTPS技术：1、通过在600℃长时间退火的固相结晶(SPC)；2、准分子激光晶化(ELC)或闪光灯退火；3、金属诱导结晶(MIC)及其有关变体。ELC可以产生最好的结果，但是花费昂贵。SPC成本最低，但是处理时间长。
注意到，所有多晶薄膜材料所共有的是，膜的晶粒在尺寸、晶体取向和形状上基本上随机分布，晶界通常也对优良TFT的形成有害。当该多晶薄膜被用作TFT中的有源层时，电特性取决于在有源沟道中存在多少晶粒和晶界。
所有现有技术的共同问题是，它们以不可预料的模式(pattern)在TFT有源沟道内形成许多晶粒。晶粒的分布是随机的，使得TFT的电特性在衬底上分布不均匀。该电特性的宽分布对显示器的性能有害并且会导致诸如mura缺陷和亮度不均匀的问题。
对于任何半导体材料例如硅、锗、硅锗合金、三五族化合物半导体以及有机半导体来说，多晶薄膜晶体管的晶粒会形成随机的网络。晶粒内部的传导几乎与晶体材料相同，而跨过晶界的传导更差，并且增加阈值电压。在由这种多晶薄膜制成的薄膜晶体管(TFT)的有源沟道内部，晶粒结构几乎是二维随机网络，随机性以及相应而生的可变电导不利地影响显示器性能和图像质量。
如图1a所示的典型多晶硅结构，低温多晶硅膜1101，其包括晶粒1102。在相邻的晶粒1102之间具有明显的晶界1103。每个晶粒1102的长度大小从数十纳米到几微米不等，并且被认为是单晶；许多位错、堆垛层错以及悬挂键的缺陷分布在所述晶界1103中。由于不同的制备方法，低温多晶硅膜1101内部的晶粒1102可以随机分布或沿确定的取向。至于常规的低温多晶硅膜1101，在晶界1103中有严重的缺陷，如图1b中所示。在晶界1103中的严重缺陷将引入高势垒1104，垂直于载流子1105的输运方向的所述势垒1104(或倾抖势垒的垂直分量)将影响载流子的初始状态和能力。对于在该低温多晶硅膜1101上制造的薄膜晶体管，阈值电压和场效应迁移率受晶界势垒1104限制。当高的反向栅电压施加在TFT中时分布在结区域中的晶界1103也将引起大的漏电流。
在美国专利US 2010/0171546A1中，披露了一种搭桥晶粒(BG)结构的多晶硅薄膜晶体管(TFT)。采用掺杂BG多晶硅线，本征或轻掺杂通道被分隔成多个区域。单个栅极覆盖了整个包括掺杂线的有源通道，用来控制电流的流动。使用BG多晶硅作为有源层，TFT被设计成使电流垂直流过通道结晶区域的平行线，从而可以减少晶界的影响。与传统的低温多晶硅TFT相比，BG多晶硅TFT的可靠性、均匀性和电学性能都得到显著的改善。
同时，从美国专利US 2010/0171546A1也可以知道，要获得高可靠性和均匀性的BG TFT，就得使用BG线来把有源区分隔成多个区域，形成一连串的PN结，这就意味着BG线的数目不能太少。由于现有的光刻工艺的限制，形成的BG线的最小宽度通常为0.5微米左右，同时考虑到BG线与线之间扩散短路等因素，BG线之间的间隔不能太小，以0.5微米左右为佳，这也就决定了BG TFT的有源沟道长度比一般TFT的要长。从美国专利US 2010/0171546A1的较佳实施例来看，BG TFT的有源沟道长度为10微米，这是一般TFT有源沟道长度的2-3倍。较长的有源沟道就意味着占据着较大的空间，这并不利于往后的布线和开口率。
发明内容
为解决以上问题，本发明提供一种具有搭桥晶粒(BG)结构多晶硅薄膜的制造方法，以及利用该方法制造薄膜晶体管的制造方法，在没有增加额外的光刻工艺的情况下，可减少有源沟道所占面积。
本发明提供一种多晶硅薄膜的制造方法，包括：1)在衬底上形成条状的凹陷或凸起结构；2)在该凹陷或凸起结构的表面上沉积多晶硅薄膜；3)对多晶硅薄膜进行离子注入，离子注入的角度使部分多晶硅薄膜被掺杂，同时使部分多晶硅薄膜未掺杂，形成搭桥晶粒线。
根据本发明提供的制造方法，其中所述多晶硅薄膜均匀地覆盖凹陷或凸起结构的各个表面。根据本发明提供的制造方法，其中所述条状的凹陷或凸起结构的横截面为矩形。根据本发明提供的制造方法，其中所述条状的凹陷或凸起结构的横截面为V字型。根据本发明提供的制造方法，其中离子注入的方向垂直于衬底。根据本发明提供的制造方法，其中离子注入方向与衬底之间的角度小于或等于V字型的一个侧面与衬底之间的角度。
本发明还提供一种薄膜晶体管的制造方法，包括：1)利用上述方法形成具有搭桥晶粒线结构的多晶硅薄膜；2)将该多晶硅薄膜作为有源层，形成栅绝缘层、栅极、源极和漏极。
本发明还提供一种薄膜晶体管的制造方法，包括：1)在衬底上形成栅极，并在栅极上形成条状的凹陷或凸起结构；2)在该条状的凹陷或凸起结构上沉积栅极绝缘层，然后在栅极绝缘层上沉积多晶硅薄膜；3)对多晶硅薄膜进行离子注入，离子注入的角度使部分多晶硅薄膜被掺杂，同时使部分多晶硅薄膜未掺杂，形成搭桥晶粒线；4)将步骤3)得到的多晶硅薄膜作为有源层，形成源极和漏极。
本发明还提供一种上述方法制备的多晶硅薄膜。
本发明还提供一种上述方法制备的薄膜晶体管。
本发明通过设计有别于传统BG TFT的平面的有源沟道形状的立体型沟道，在没有增加额外的光刻工艺的情况下，减少了BG结构TFT占用像素面积的比例，从而增加了OLED面板的开口率，并使得布线更为灵活性。
对于相同尺寸的TFT，也可以利用本发明提供的有源沟道结构，增大栅极与有源层的接触面，从而增加栅极对沟道层的电控制能力。除了上面所述的优点并且很好地保持BG多晶硅TFT的优点的同时，还可以把BG线掺杂和源漏极掺杂合并成一步，进一步地简化工艺。
附图说明
图1a是现有技术中典型多晶硅结构；
图1b是图1a的相应势垒的示意图；
图2a为经离子掺杂后的多晶硅薄膜横截面示意图；
图2b为溅射栅极金属并刻蚀形成栅极图案后的多晶硅薄膜横截面示意图；
图2c为“凹”字型有源沟道的顶栅多晶硅TFT横截面示意图；
图3为“凹”字型有源沟道的底栅多晶硅TFT横截面示意图；
图4为V字型多晶硅沟道掺杂后，多晶硅薄膜横截面示意图。
具体实施方式
下面结合附图和具体实施例对本发明提供的一种减少有源沟道所占面积的搭桥晶粒多晶硅薄膜晶体管及其制造方法进行详细描述。同时在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于一些公知技术本领域技术人员也可采用其他替代方式而进行实施；同时，附图并不是按比例严格绘制，其重点仅是放在公开的原理上。
本发明采用具有起伏结构的立体型沟道，从而达到了节省有源沟道的占用空间，增大面板的开口率的目的，具体实施方法如下：
实施例1
本实施例提供一种具有搭桥晶粒(BG)结构的多晶硅薄膜的制造方法，包括：
1)、如附图2a所示，在玻璃衬底101上沉积一层厚度为600nm的低温氧化物(LTO)作为阻挡层201，再把阻挡层201刻蚀成如图2a所示的矩形凹凸结构，其中凹槽的宽度为600nm，深度为500nm，凸齿宽度为400nm；
2)、在阻挡层201上形成一层厚度为50nm的多晶硅层301，多晶硅层301均匀地覆盖阻挡层201的凸齿的顶部以及凹槽的侧壁和底部；
3)、对多晶硅层301进行离子注入，离子注入的方向垂直于玻璃衬底，从而使得凸齿的顶部和凹槽的底部的部分多晶硅层301被掺杂，形成BG线302，而凹槽的侧壁未被掺杂，形成非掺杂部分303。
本实施例通过使阻挡层形成为具有起伏结构的立体结构，可大大节省有源沟道的占用空间，另外通过控制离子注入的方向，自对准地形成了BG线，无需掩模光刻工艺，简化了工艺、节约了成本。
实施例2
本实施例提供一种薄膜晶体管的制造方法，包括：
1)、采用上述实施例1提供的方法制备具有BG线的多晶硅层301；
2)、如图2b所示，将多晶硅层301按照设计好的布局利用掩膜光刻技术刻蚀成孤立的硅岛；
3)、用LPCVD(低压化学汽相沉积)直接在多晶硅层301上沉积一层厚度为80nm的LTO栅绝缘层401；
4)、在栅绝缘层401上沉积Al/Si-1％合金，作为栅极层，栅极层的厚度为500nm，光刻栅极层成为栅电极501，使栅电极501覆盖多晶硅层的凹凸区，栅极两侧未被覆盖、且被掺杂的区域作为源区和漏区；
5)、利用PECVD(等离子体增强化学气相沉积)沉积氧化物层间绝缘体601，然后在层间绝缘体601中形成接触孔，溅射铝-1％硅作为源漏极接触电极；
6)、烧结并进行掺杂剂激活，形成如图2c所示的具有“凹”字型有源沟道的顶栅多晶硅TFT。
假设美国专利US2010/0171546A1的BG有源沟道所占的面积为W×L(其中W为有源沟道的宽，L为有源沟道的长)，从该实施例可以看出，由于把非掺杂区303竖了起来，从而把非掺杂区占用的空间节省了。如果掺杂区与非掺杂区的长度一样，则有源沟道所占的面积就差不多节省了一半，约为W×L/2。
另外通过控制离子注入的方向，自对准地形成了BG线，无需掩模光刻工艺，且BG线的掺杂和源漏区的掺杂在同一步骤中完成，进一步地简化了工艺。
实施例3
本实施例提供一种薄膜晶体管的制造方法，包括：
1)、如附图3所示，在玻璃衬底101上沉积Al/Si-1％合金，作为栅极层，栅极层的厚度为500nm，再把栅极层201刻蚀成如图2a所示的凹凸结构，形成具有凹凸结构的栅电极501，其中凹槽的宽度为600nm，深度为500nm，凸齿宽度为400nm；
2)、在栅电极501上形成一层厚度为80nm的LTO栅绝缘层401，覆盖栅极上的凸齿的顶部以及凹槽的侧壁和底部，并覆盖栅极两端的端面以及栅极两侧的玻璃衬底；
3)、在栅绝缘层401上沉积厚度为50nm的多晶硅层301，多晶硅层301覆盖栅极上的凸齿的顶部以及凹槽的侧壁和底部，并覆盖栅极两端的端面以及栅极两侧的玻璃衬底上的栅绝缘层401；
4)、对多晶硅层301进行离子注入，离子注入的方向垂直于玻璃衬底，从而使得凸齿的顶部和凹槽的底部的部分多晶硅层301被掺杂，形成BG线302，使得栅极两侧的多晶硅层301被掺杂而形成源区和漏区，而凹槽的侧壁以及栅极两端的端面未被掺杂，形成非掺杂部分303；
5)、将多晶硅层301按照设计好的布局利用掩膜光刻技术刻蚀成孤立的硅岛；
6)、利用PECVD(等离子体增强化学气相沉积)沉积氧化物层间绝缘体601，然后在层间绝缘体601中形成接触孔，溅射铝-1％硅作为源漏极接触电极；
7)、烧结并进行掺杂剂激活，形成如图3所示的具有“凹”字型有源沟道的底栅多晶硅TFT。
本实施例提供的底栅多晶硅TFT，无需考虑粗略对准问题，且能够保证栅电极完全覆盖凹凸的多晶硅有源区。
实施例4
本实施例提供一种具有搭桥晶粒(BG)结构多晶硅薄膜的制造方法，包括：
1)、如附图4所示，在玻璃衬底101上沉积一层厚度为600nm的低温氧化物(LTO)作为阻挡层201，再把阻挡层201刻蚀成如图4所示的V字型凹槽结构；
2)、在阻挡层201上形成一层厚度为50nm的多晶硅层301，多晶硅层301均匀地覆盖V字型凹槽结构的各个侧壁；
3)、对多晶硅层301进行离子注入，离子注入的方向平行于V字型凹槽的一个侧面，从而使得V字型凹槽一个侧面上的部分多晶硅层301被掺杂形成BG线302，而另一个侧面上的部分多晶硅层301未被掺杂，形成非掺杂部分303。
本实施例通过使阻挡层形成为具有起伏结构的立体结构，大大节省了有源沟道的占用空间，另外通过控制离子注入的方向，自对准地形成了BG线，无需掩模光刻工艺，简化了工艺、节约了成本。
根据本发明的一个实施例，其中通过使多晶硅薄膜沉积在具有条状的凹陷或凸起结构的表面上，从而使多晶硅薄膜具有高低起伏的结构，其中该条状的凹陷或凸起结构的横截面的形状不限于上述的矩形、V字型，也可以为其他形状。
根据本发明的一个实施例，其中条状的凹陷或凸起结构的数目不限于上述实施例的附图中所示的数目。
根据本发明的一个实施例，其中离子注入的角度也不限于上述实施例中的角度，可以配合多晶硅薄膜的起伏结构来选择注入角度，使部分多晶硅薄膜被掺杂，同时使部分多晶硅薄膜未掺杂，从而形成BG线。例如上述实施例1中，离子注入的方向可以与衬底呈一较小角度，从而使凸齿顶部和凹槽的一个侧壁被掺杂，而使得凹槽底部和凹槽的另一侧壁未被掺杂。又例如上述实施例4中，离子注入方向与衬底之间的角度可小于V字型的一个侧面与衬底之间的角度。
尽管参照上述的实施例已对本发明作出具体描述，但是对于本领域的普通技术人员来说，以上实施例仅用以描述本发明的技术方案而非对本技术方法进行限制，本发明在应用上可以延伸为其他的修改、变化、应用和实施例，并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。

Claims (10)

1.一种底栅薄膜晶体管的制造方法，包括：
1)、在衬底上形成栅极，并在栅极上形成条状的凸齿，凸齿之间具有凹槽，凸齿的横截面为矩形；
2)、在该条状的凸齿结构上沉积栅极绝缘层，然后在栅极绝缘层上沉积多晶硅薄膜；
3)、对多晶硅薄膜进行离子注入，离子注入的角度使部分多晶硅薄膜被掺杂，同时使部分多晶硅薄膜未掺杂，其中掺杂的部分形成搭桥晶粒线以及源区和漏区。
2.根据权利要求1所述的制造方法，还包括步骤4)：沉积氧化物层间绝缘体，然后在层间绝缘体中形成接触孔。
3.根据权利要求2所述的制造方法，还包括步骤5)：在接触孔中形成接触电极。
4.根据权利要求1所述的制造方法，其中，离子注入的方向垂直于衬底表面。
5.根据权利要求1所述的制造方法，其中，凸齿顶部和凹槽底部的多晶硅薄膜被掺杂，凹槽侧壁的多晶硅薄膜未被掺杂。
6.一种底栅薄膜晶体管，其有源层由多晶硅薄膜构成，该多晶硅薄膜生长在栅极上，该栅极具有条状的凸齿，凸齿之间具有凹槽，凸齿的横截面为矩形，且栅极表面覆盖有栅极绝缘层，其中部分多晶硅薄膜被掺杂，部分多晶硅薄膜未掺杂，其中掺杂的部分形成搭桥晶粒线以及源区和漏区。
7.根据权利要求6所述的薄膜晶体管，还包括氧化物层间绝缘体，层间绝缘体中具有接触孔。
8.根据权利要求7所述的薄膜晶体管，其中，接触孔中具有接触电极。
9.根据权利要求6所述的薄膜晶体管，其中，多晶硅薄膜通过离子注入被掺杂，离子注入的方向垂直于衬底表面。
10.根据权利要求6所述的薄膜晶体管，其中，凸齿顶部和凹槽底部的多晶硅薄膜被掺杂，凹槽侧壁的多晶硅薄膜未被掺杂。
CN201110461857.XA 2011-12-31 2011-12-31 一种底栅薄膜晶体管及其制造方法 Pending CN103762169A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461857.XA CN103762169A (zh) 2011-12-31 2011-12-31 一种底栅薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110461857.XA CN103762169A (zh) 2011-12-31 2011-12-31 一种底栅薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN103762169A true CN103762169A (zh) 2014-04-30

Family

ID=50529391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110461857.XA Pending CN103762169A (zh) 2011-12-31 2011-12-31 一种底栅薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103762169A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835851A (zh) * 2015-05-13 2015-08-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN109411514A (zh) * 2018-09-29 2019-03-01 云谷（固安）科技有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183875A1 (en) * 2001-12-28 2003-10-02 Atsuo Isobe Semiconductor device and semiconductor device production system
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183875A1 (en) * 2001-12-28 2003-10-02 Atsuo Isobe Semiconductor device and semiconductor device production system
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835851A (zh) * 2015-05-13 2015-08-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN104835851B (zh) * 2015-05-13 2017-11-07 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法
CN109411514A (zh) * 2018-09-29 2019-03-01 云谷（固安）科技有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
US8426865B2 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
CN105304500B (zh) N型tft的制作方法
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
US11895870B2 (en) Display panel and display device
CN104681624A (zh) 单晶硅基底tft器件
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN108447874B (zh) 阵列基板及其制造方法、显示面板、电子装置
CN103762169A (zh) 一种底栅薄膜晶体管及其制造方法
US20150060843A1 (en) Display substrate and method of manufacturing a display substrate
CN110649101A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US20140091380A1 (en) Split Gate Flash Cell
CN202405263U (zh) 一种底栅薄膜晶体管
CN103762167A (zh) 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
CN103762168A (zh) 底栅薄膜晶体管的制造方法
CN202405324U (zh) 一种顶栅薄膜晶体管
CN202405325U (zh) 一种顶栅薄膜晶体管
CN103762313A (zh) 一种顶栅薄膜晶体管的制造方法
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
CN103762170A (zh) 一种搭桥晶粒多晶硅薄膜的制造方法
CN202405264U (zh) 一种多晶硅薄膜
CN103762165A (zh) 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN103762171A (zh) 一种多晶硅薄膜的制造方法
CN103762312A (zh) 顶栅薄膜晶体管及其制造方法
KR20080065446A (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US11309427B2 (en) Thin film transistor and method for manufacturing a thin film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140430