CN104835851B - 一种薄膜晶体管、阵列基板及显示装置 - Google Patents
一种薄膜晶体管、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN104835851B CN104835851B CN201510243900.3A CN201510243900A CN104835851B CN 104835851 B CN104835851 B CN 104835851B CN 201510243900 A CN201510243900 A CN 201510243900A CN 104835851 B CN104835851 B CN 104835851B
- Authority
- CN
- China
- Prior art keywords
- tft
- film transistor
- thin film
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000009413 insulation Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Abstract
本发明公开了一种薄膜晶体管、阵列基板及显示装置,包括衬底基板,位于衬底基板上的栅电极,与栅电极相互绝缘的有源层、与有源层分别电连接的源电极和漏电极;在源电极和/或漏电极的表面设置有至少一个凹槽,通过在表面设置凹槽达到增加源电极或漏电极的表面积的目的,且凹槽越多,源电极或漏电极的表面积越大,而源电极和漏电极的表面积越大,薄膜晶体管的散热能力也就越强。因此本发明实施例提供的上述薄膜晶体管由于在源电极和/或漏电极的表面设置有凹槽,因此可以增加源电极和漏电极的表面积,从而可以提高薄膜晶体管的散热效率,进而可以避免薄膜晶体管因过热而烧坏。
Description
技术领域
本发明涉及半导体技术领域,尤指一种薄膜晶体管、阵列基板及显示装置。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)作为集成电路的基本元件,被普遍的用于半导体产品中,目前,现有的薄膜晶体管一般为非晶硅薄膜晶体管,低温多晶硅(LTPS,Low Temperature Poly Silicon)薄膜晶体管和氧化物(Oxide)薄膜晶体管。
随着半导体技术的发展,薄膜晶体管的迁移率也越来越高,但是随着迁移率的提高,薄膜晶体管的发热问题也越来越严重,而薄膜晶体管过热会出现烧坏的现象。
因此,如何提高薄膜晶体管的散热是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此,本发明实施例提供了一种薄膜晶体管、阵列基板及显示装置,用以提高薄膜晶体管的散热效率,从而避免薄膜晶体管因过热出现烧坏的现象。
本发明实施例提供的一种薄膜晶体管,包括衬底基板,位于所述衬底基板上的栅电极,与所述栅电极相互绝缘的有源层、与所述有源层分别电连接的源电极和漏电极;所述源电极和/或所述漏电极的表面具有至少一个凹槽。
具体地,本发明实施例提供的上述薄膜晶体管为底栅型结构、顶栅型结构、交叠型结构、反交叠型结构、共面型结构或反共面型结构。
较佳地,为了提高散热面积,在本发明实施例提供的上述薄膜晶体管中,所述薄膜晶体管为底栅型结构或顶栅型结构,所述源电极和/或所述漏电极在背离所述衬底基板一侧具有多个凹槽。
较佳地,为了提高散热面积,在本发明实施例提供的上述薄膜晶体管中,所述源电极和/或所述漏电极在背离所述衬底基板一侧为锯齿状结构。
较佳地,为了提高散热面积,在本发明实施例提供的上述薄膜晶体管中,所述源电极和/或所述漏电极在面向所述衬底基板一侧具有多个凹槽。
较佳地,为了提高散热面积,在本发明实施例提供的上述薄膜晶体管中,所述源电极和/或所述漏电极在面向所述衬底基板一侧为锯齿状结构。
较佳地,为了提高散热面积,在本发明实施例提供的上述薄膜晶体管中,所述栅电极在背离所述衬底基板一侧和/或面向所述衬底基板一侧具有多个凹槽。
较佳地,为了提高散热面积,在本发明实施例提供的上述薄膜晶体管中,所述栅电极在背离所述衬底基板一侧和/或面向所述衬底基板一侧为锯齿状结构。
相应地,本发明实施例还提供了一种阵列基板,包括本发明实施例提供的上述任一种薄膜晶体管。
相应地,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述阵列基板。
本发明实施例提供的上述薄膜晶体管、阵列基板及显示装置,包括衬底基板,位于衬底基板上的栅电极,与栅电极相互绝缘的有源层、与有源层分别电连接的源电极和漏电极;在源电极和/或漏电极的表面设置有至少一个凹槽,通过在表面设置凹槽达到增加源电极或漏电极的表面积的目的,且凹槽越多,源电极或漏电极的表面积越大,而源电极和漏电极的表面积越大,薄膜晶体管的散热能力也就越强。因此本发明实施例提供的上述薄膜晶体管由于在源电极和/或漏电极的表面设置有凹槽,因此可以增加源电极和漏电极的表面积,从而可以提高薄膜晶体管的散热效率,进而可以避免薄膜晶体管因过热而烧坏。
附图说明
图1a为本发明实施例提供的薄膜晶体管的剖面结构示意图之一;
图1b为图1a所示薄膜晶体管的俯视结构示意图;
图2为本发明实施例提供的薄膜晶体管的剖面结构示意图之二;
图3为本发明实施例提供的薄膜晶体管的剖面结构示意图之三;
图4a为本发明实施例提供的薄膜晶体管的剖面结构示意图之四;
图4b为图4a所示薄膜晶体管的俯视结构示意图;
图4c为本发明实施例提供的薄膜晶体管的剖面结构示意图之五;
图5为本发明实施例提供的薄膜晶体管的剖面结构示意图之六。
具体实施方式
下面结合附图,对本发明实施例提供的薄膜晶体管、阵列基板及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映薄膜晶体管的真实比例,目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管,如图1a至图5所示,包括:衬底基板01,位于衬底基板01上的栅电极02,与栅电极02相互绝缘的有源层03、与有源层03分别电连接的源电极04和漏电极05;
源电极04和/或漏电极05的表面具有至少一个凹槽。
本发明实施例提供的上述薄膜晶体管,在源电极和/或漏电极的表面设置有至少一个凹槽,通过在表面设置凹槽达到增加源电极或漏电极的表面积的目的,且凹槽越多,源电极或漏电极的表面积越大,而源电极和漏电极的表面积越大,薄膜晶体管的散热能力也就越强。因此本发明实施例提供的上述薄膜晶体管由于在源电极和/或漏电极的表面设置有凹槽,因此可以增加源电极和漏电极的表面积,从而可以提高薄膜晶体管的散热效率,进而可以避免薄膜晶体管因过热而烧坏。
需要说明的是,本发明实施例提供的上述薄膜晶体管,源电极和漏电极的表面积越大,薄膜晶体管的散热效率越高,因此可以在源电极和/或漏电极的表面设置有多个凹槽。
较佳低,在本发明实施例提供的上述薄膜晶体管中,位于源电极或漏电极表面的凹槽可以设置成整体排列的一排,从而使电极具有凹槽一侧呈锯齿状结构。
具体地,发明实施例提供的上述薄膜晶体管,与薄膜晶体管的结构类型无关,适用于现有的任意一种结构,例如薄膜晶体管可以为底栅型结构、顶栅型结构、交叠型结构、反交叠型结构、共面型结构或反共面型结构,在此不作限定,只要是通过在薄膜晶体管的源电极和/或漏电极的表面设置凹槽来达到提高散热效率的薄膜晶体管均属于本发明的保护范围。
下面以薄膜晶体管为底栅型结构或顶栅型结构为例进行说明,需要说明的是,本实施例中是为了更好的解释本发明,但不限制本发明,并且图1a至图5均是以底栅型结构的薄膜晶体管为例进行示意说明。
进一步地,在本发明实施例提供的上述薄膜晶体管中,当薄膜晶体管为底栅型结构或顶栅型结构时,如图1a和图1b所示(图1b为图1a的俯视图),源电极04和/或漏电极05在背离衬底基板01一侧的表面具有多个凹槽(图1b中虚线框所示)。即,仅在源电极和/或漏电极的上表面具有多个凹槽,这样在制备时,可以采用半色调掩膜板或灰色调掩膜板通过一次构图工艺就形成源电极和漏电极的图形,不用增加工艺步骤,仅需变更掩膜图形即可实现。
较佳地,在本发明实施例提供的上述薄膜晶体管中,为了尽量增大源电极与漏电极的表面积,如图1a所示,源电极和/或漏电极在背离衬底基板一侧为锯齿状结构。
或者,进一步地,在本发明实施例提供的上述薄膜晶体管中,如图2所示,源电极04和/或漏电极05在面向衬底基板01一侧具有多个凹槽。即,仅在源电极和/或漏电极的下表面具有多个凹槽,这样在制备时,可以通过在位于源电极和漏电极下方的膜层的上表面制作相匹配的图形实现,制作工艺比较简单。
较佳地,在本发明实施例提供的上述薄膜晶体管中,为了尽量增大源电极与漏电极的表面积,如图2所示,源电极04和/或漏电极05在面向衬底基板01一侧为锯齿状结构。
更佳地,在本发明实施例提供的上述薄膜晶体管中,为了兼顾制作工艺和散热效率,如图3所示,将源电极04和漏电极05面向衬底基板01一侧设置为锯齿状结构,同时将源电极04和漏电极05背离衬底基板01一侧也设置为锯齿状结构。
进一步地,为了提高散热效率,在本发明实施例提供的上述薄膜晶体管中,如图4a和图4b所示(图4b为图4a的俯视图),栅电极02在背离衬底基板01一侧具有多个凹槽(图4b中虚线框所示);或者如图4c所示,栅电极02在面向衬底基板01一侧具有多个凹槽。
在具体实施时,当在栅电极背离衬底基板一侧设置多个凹槽时,即在栅电极的上表面设置凹槽,这样在制备时,可以采用半色调掩膜板或灰色调掩膜板通过一次构图工艺就形成栅电极的图形,不用增加工艺步骤,仅需变更掩膜图形即可实现。当在栅电极面向衬底基板一侧设置多个凹槽时,即在栅电极的下表面具有多个凹槽,这样在制备时,可以通过在位于栅电极下方的膜层的上表面制作相匹配的图形实现,制作工艺比较简单。
较佳地,在本发明实施例提供的上述薄膜晶体管中,如图5所示,在栅电极02在背离衬底基板01一侧和面向衬底基板01一侧均具有多个凹槽。
较佳地,在本发明实施例提供的上述薄膜晶体管中,为了尽量增大源电极与漏电极的表面积,如图5所示,栅电极02在背离衬底基板01一侧和/或面向衬底基板01一侧为锯齿状结构。
基于同一发明构思,本发明实施例还提供了一种阵列基板,包括本发明实施例提供的上述薄膜晶体管,该阵列基板的实施可以参见上述薄膜晶体管的实施例,重复之处不再赘述。对于该阵列基板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的,在此不做赘述,也不应作为对本发明的限制。
基于同一发明构思,本发明实施例还提供了一种显示装置,包括本发明实施例提供的上述阵列基板。该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例,重复之处不再赘述。
本发明实施例提供的一种薄膜晶体管、阵列基板及显示装置,包括衬底基板,位于衬底基板上的栅电极,与栅电极相互绝缘的有源层、与有源层分别电连接的源电极和漏电极;在源电极和/或漏电极的表面设置有至少一个凹槽,通过在表面设置凹槽达到增加源电极或漏电极的表面积的目的,且凹槽越多,源电极或漏电极的表面积越大,而源电极和漏电极的表面积越大,薄膜晶体管的散热能力也就越强。因此本发明实施例提供的上述薄膜晶体管由于在源电极和/或漏电极的表面设置有凹槽,因此可以增加源电极和漏电极的表面积,从而可以提高薄膜晶体管的散热效率,进而可以避免薄膜晶体管因过热而烧坏。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种薄膜晶体管,包括衬底基板,位于所述衬底基板上的栅电极,与所述栅电极相互绝缘的有源层、与所述有源层分别电连接的源电极和漏电极,其特征在于:所述源电极和/或所述漏电极的表面具有至少一个凹槽,其中,所述源电极在所述凹槽处的膜层厚度小于所述源电极在所述凹槽之外其它区域的膜层厚度,所述漏电极在所述凹槽处的膜层厚度小于所述漏电极在所述凹槽之外其它区域的膜层厚度。
2.如权利要求1所述的薄膜晶体管,其特征在于,所述薄膜晶体管为底栅型结构、顶栅型结构、交叠型结构、反交叠型结构、共面型结构或反共面型结构。
3.如权利要求2所述的薄膜晶体管,其特征在于,所述薄膜晶体管为底栅型结构或顶栅型结构,所述源电极和/或所述漏电极在背离所述衬底基板一侧具有多个凹槽。
4.如权利要求3所述的薄膜晶体管,其特征在于,所述源电极和/或所述漏电极在背离所述衬底基板一侧为锯齿状结构。
5.如权利要求3所述的薄膜晶体管,其特征在于,所述源电极和/或所述漏电极在面向所述衬底基板一侧具有多个凹槽。
6.如权利要求5所述的薄膜晶体管,其特征在于,所述源电极和/或所述漏电极在面向所述衬底基板一侧为锯齿状结构。
7.如权利要求2-6任一项所述的薄膜晶体管,其特征在于,所述栅电极在背离所述衬底基板一侧和/或面向所述衬底基板一侧具有多个凹槽。
8.如权利要求7所述的薄膜晶体管,其特征在于,所述栅电极在背离所述衬底基板一侧和/或面向所述衬底基板一侧为锯齿状结构。
9.一种阵列基板,其特征在于,包括如权利要求1-8任一项所述的薄膜晶体管。
10.一种显示装置,其特征在于,包括如权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510243900.3A CN104835851B (zh) | 2015-05-13 | 2015-05-13 | 一种薄膜晶体管、阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510243900.3A CN104835851B (zh) | 2015-05-13 | 2015-05-13 | 一种薄膜晶体管、阵列基板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104835851A CN104835851A (zh) | 2015-08-12 |
CN104835851B true CN104835851B (zh) | 2017-11-07 |
Family
ID=53813607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510243900.3A Active CN104835851B (zh) | 2015-05-13 | 2015-05-13 | 一种薄膜晶体管、阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104835851B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105140240B (zh) * | 2015-08-21 | 2020-01-03 | 京东方科技集团股份有限公司 | 柔性基板及其制作方法、显示装置 |
CN106340543B (zh) * | 2016-09-30 | 2017-09-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板极其制造方法和显示面板 |
CN106328717A (zh) * | 2016-11-22 | 2017-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示面板 |
CN107104152B (zh) | 2017-05-23 | 2020-04-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板、显示面板 |
CN107658228A (zh) * | 2017-10-11 | 2018-02-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制备方法、阵列基板和显示面板 |
WO2019113937A1 (zh) * | 2017-12-15 | 2019-06-20 | 深圳市柔宇科技有限公司 | 薄膜晶体管及制备方法、显示装置 |
CN110010698B (zh) | 2019-04-09 | 2022-07-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、显示基板、显示装置 |
CN115084167A (zh) * | 2022-07-14 | 2022-09-20 | Tcl华星光电技术有限公司 | 一种显示面板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762169A (zh) * | 2011-12-31 | 2014-04-30 | 广东中显科技有限公司 | 一种底栅薄膜晶体管及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245371A (ja) * | 2005-03-04 | 2006-09-14 | Toppan Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2009152487A (ja) * | 2007-12-21 | 2009-07-09 | Seiko Epson Corp | 薄膜トランジスタ、半導体装置及び電気光学装置 |
-
2015
- 2015-05-13 CN CN201510243900.3A patent/CN104835851B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762169A (zh) * | 2011-12-31 | 2014-04-30 | 广东中显科技有限公司 | 一种底栅薄膜晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104835851A (zh) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104835851B (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
CN106409825B (zh) | 在高阻衬底上形成的半导体器件和射频模块 | |
US9472622B2 (en) | Semiconductor device and method for fabricating the same | |
US9985124B2 (en) | Silicon carbide semiconductor device | |
TW200828841A (en) | Radio frequency integrated circuit device | |
TW201338102A (zh) | 主動元件及主動元件陣列基板 | |
WO2016188052A1 (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
JP2019009308A5 (zh) | ||
CN104064601B (zh) | Tft、tft阵列基板及其制造方法、显示面板、显示装置 | |
CN105097829B (zh) | 阵列基板及其制备方法 | |
CN110190085B (zh) | 发光二极管驱动背板及其制备方法、显示装置 | |
CN104133328A (zh) | 显示装置 | |
US10325867B2 (en) | Semiconductor device and radio frequency module formed on high resistivity substrate | |
TWI613793B (zh) | 於高電阻基板上形成的半導體器件及射頻模組 | |
JP6206599B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN103531096B (zh) | 显示基板及其制作方法、显示面板和显示装置 | |
CN110073496A (zh) | 薄膜晶体管和显示设备 | |
WO2018090496A1 (zh) | 一种阵列基板及其制备方法、液晶显示面板 | |
CN104347719B (zh) | 半导体装置 | |
KR102122365B1 (ko) | 반도체 소자 | |
US9640551B2 (en) | Passive device and radio frequency module formed on high resistivity substrate | |
JP2011142190A5 (zh) | ||
US11848375B2 (en) | IGBT chip having folded composite gate structure | |
TWI449159B (zh) | 功率橫向雙擴散金氧半導體元件 | |
CN110137261A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |