CN107658228A - 一种薄膜晶体管及制备方法、阵列基板和显示面板 - Google Patents

一种薄膜晶体管及制备方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN107658228A
CN107658228A CN201710940834.4A CN201710940834A CN107658228A CN 107658228 A CN107658228 A CN 107658228A CN 201710940834 A CN201710940834 A CN 201710940834A CN 107658228 A CN107658228 A CN 107658228A
Authority
CN
China
Prior art keywords
drain electrode
tft
source
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710940834.4A
Other languages
English (en)
Inventor
刘会双
孙增标
李伟
李青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710940834.4A priority Critical patent/CN107658228A/zh
Publication of CN107658228A publication Critical patent/CN107658228A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及制备方法、阵列基板和显示面板，用以降低TFT导电沟道Defocus不良，从而提升产品的良率，本发明提供的薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极，所述源极和/或所述漏极中设有凹槽。

Description

一种薄膜晶体管及制备方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及制备方法、阵列基板和显示面板。
背景技术
薄膜晶体管(Thin-film transistor,TFT)是场效应晶体管的一种，被广泛应用于显示领域，对显示器件的工作性能具有十分重要的作用。TFT的源漏(SD)极的制作通常通过构图工艺制作，该构图工艺中，一般采用光刻胶(PR胶)作为掩膜版，为了增强PR胶的固化性和附着性，通常在显影后还有一道硬烤(Hard Bake)工艺，但Hard Bake工艺会使得显影后的PR胶图形出现膨胀变胖，例如：采用SDT Mask时PR胶图形在Hard Bake工艺时发生膨胀(膨胀的方向如图1中实线箭头所示)，其示意图如图1所示，由此定义的源漏极图形就会不准确，导致源极和漏极之间的TFT导电沟道变窄，或者导致源极和漏极连接到一块而没有TFT导电沟道，该现象称为TFT导电沟道散焦不良(Defocus)。而TFT导电沟道Defocus不良会影响产品的最终良率。
基于此，如何降低TFT导电沟道Defocus不良，从而提升产品的良率，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供了一种薄膜晶体管及制备方法、阵列基板和显示面板，用以降低TFT导电沟道Defocus不良，从而提升产品的良率。
本发明实施例提供的一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极，所述源极和/或所述漏极中设有凹槽。
本发明实施例提供的薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极，所述源极和/或所述漏极中设有凹槽，由于源极和/或漏极中设有凹槽，这样在TFT的源漏极的制作中，在Hard Bake工艺时，PR胶中用于形成凹槽的图形可以减小PR胶图形向用于形成TFT导电沟道的区域膨胀，从而降低TFT导电沟道Defocus不良，进而提升产品的良率。
较佳地，所述凹槽的宽度小于所述薄膜晶体管的导电沟道的宽度。
较佳地，所述凹槽的宽度等于所述薄膜晶体管的导电沟道的宽度的一半。
较佳地，所述源极中设有凹槽，所述凹槽在厚度方向贯穿所述源极。
较佳地，所述漏极中设有凹槽，所述凹槽在厚度方向贯穿所述漏极。
本发明实施例还提供了一种阵列基板，包括：本发明任意实施例提供的薄膜晶体管，设置于所述薄膜晶体管上方的钝化层，以及与所述薄膜晶体管的漏极电连接的像素电极。
由于本发明实施例提供的阵列基板采用了上述的薄膜晶体管，而上述的薄膜晶体管包括：栅极、栅绝缘层、有源层、源极和漏极，所述源极和/或所述漏极中设有凹槽，由于源极和/或漏极中设有凹槽，这样在TFT的源漏极的制作中，在Hard Bake工艺后，PR胶中用于形成凹槽的图形可以减小PR胶图形向用于形成TFT导电沟道的区域膨胀，从而降低TFT导电沟道Defocus不良，进而提升产品的良率。
本发明实施例还提供了一种显示面板，包括：本发明任意实施例提供的阵列基板。
由于本发明实施例提供的显示面板采用了上述的阵列基板，该阵列基板采用了采用了上述的薄膜晶体管，而上述的薄膜晶体管包括：栅极、栅绝缘层、有源层、源极和漏极，所述源极和/或所述漏极中设有凹槽，由于源极和/或漏极中设有凹槽，这样在TFT的源漏极的制作中，在Hard Bake工艺时，PR胶中用于形成凹槽的图形可以减小PR胶图形向用于形成TFT导电沟道的区域膨胀，从而降低TFT导电沟道Defocus不良，进而提升产品的良率。
本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
在基板上形成源漏极金属膜层；
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成源极和漏极；其中，所述源极和/或所述漏极中设有凹槽。
本发明实施例提供的薄膜晶体管的制备方法，在制作源漏极的过程中，采用了Hard Bake工艺，这样可以增强PR胶的固化性和附着性，并且，PR胶中设有用于形成源极和/或漏极的凹槽的图形，这样，在Hard Bake工艺时，PR胶中用于形成凹槽的图形就可以减小PR胶图形向用于形成TFT导电沟道的区域膨胀，从而降低TFT导电沟道Defocus不良，进而提升产品的良率。
较佳地，所述针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成源极，具体包括：
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成包括贯穿所述源漏极金属膜层的凹槽的源极。
较佳地，所述针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成漏极，具体包括：
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成包括贯穿所述源漏极金属膜层的凹槽的漏极。
附图说明
图1为现有技术中采用SDT Mask时PR胶图形在Hard Bake工艺后的膨胀示意图；
图2为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图3为现有技术中薄膜晶体管的源极和漏极的结构示意图；
图4为本发明实施例提供的薄膜晶体管的源极和漏极的结构示意图；
图5为本发明实施例一提供的另一种薄膜晶体管的结构示意图；
图6为本发明实施例二提供的薄膜晶体管的结构示意图；
图7为本发明实施例提供的薄膜晶体管的制备方法的流程示意图；
图8(a)～图8(e)为本发明实施例提供的薄膜晶体管的制备工艺流程示意图。
具体实施方式
本发明实施例提供了一种薄膜晶体管及制备方法、阵列基板和显示面板，用以降低TFT导电沟道Defocus不良，从而提升产品的良率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明附图中各层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
本发明实施例提供的技术方案既适用于底栅型薄膜晶体管，也适用于顶栅型薄膜晶体管，下面以底栅型薄膜晶体管为例来说明本发明实施例提供的技术方案。
实施例一：
参见图2、图5，本发明实施例一提供的一种薄膜晶体管，有源层、源漏极采用同一道SDT Mask制作，包括：栅极11、栅绝缘层12、有源层13、源极14和漏极15，源极14和漏极15中设有凹槽16。
当然，如果不考虑降低TFT导电沟道Defocus不良的效果好坏，也可以只在源极14中设有凹槽16，或者只在漏极15中设有凹槽16，本发明实施例对此并不进行限定。
为了更好地说明本发明实施例提供的薄膜晶体管的源极14和漏极15，与现有技术中薄膜晶体管的源极14和漏极15的区别，下面结合图3和图4进行举例说明，图3为现有技术中一种薄膜晶体管的源极和漏极的结构示意图，从图3中可看出，源极14和漏极15中都未设有凹槽，图4为本发明实施例提供的一种薄膜晶体管的源极和漏极的结构示意图，从图4中可看出，源极14和漏极15中都设有凹槽16。
在一较佳实施方式中，如图4所示，凹槽16设置在源极14和漏极15的中心。
在一较佳实施方式中，如图2所示，凹槽16的宽度L1小于薄膜晶体管的导电沟道17的宽度L2。
在一较佳实施方式中，凹槽16的宽度等于薄膜晶体管的导电沟道17的宽度的一半。
上述的凹槽16可以在厚度方向不贯穿源漏极，如图2所示；上述的凹槽16也可以在厚度方向贯穿源漏极，如图5所示，即源极14中设有凹槽16，则该凹槽16在厚度方向贯穿源极14，漏极15中设有凹槽16，则该凹槽16在厚度方向贯穿漏极16。
实施例二：
本发明实施例二提供的薄膜晶体管与本发明实施例一提供的薄膜晶体管相似，相同的部分在此不再赘述，下面只说明不同的部分。
参见图6，本发明实施例二提供的薄膜晶体管，有源层与源漏极是各采用一道Mask制作，源漏极采用SD Mask制作，源极14中凹槽16在厚度方向贯穿源极14，漏极15中凹槽16在厚度方向贯穿漏极16。
由于采用5Mask工艺制作薄膜晶体管，有源层与源漏极是各采用一道Mask制作，用于制作源漏极的Mask为普通掩膜版，只分透光区域和不透光区域，因此，源极14和漏极15中凹槽16在厚度方向贯穿源漏极。
基于同一发明构思，如图7所示，本发明实施例还提供了一种薄膜晶体管的制备方法，包括如下步骤：
S101、在基板上形成形成源漏极金属膜层；
S102、针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成源极和漏极；其中，所述源极和/或所述漏极中设有凹槽。
采用该方法制备薄膜晶体管，由于在制作源漏极的过程中，采用了Hard Bake工艺，这样可以增强PR胶的固化性和附着性，并且，PR胶中设有用于形成源极和/或漏极的凹槽的图形，这样，在Hard Bake工艺时，PR胶中用于形成凹槽的图形就可以减小PR胶图形向用于形成TFT导电沟道的区域膨胀，从而降低TFT导电沟道Defocus不良，进而提升产品的良率。
在一较佳实施方式中，步骤S102中针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成源极，具体可以包括：
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成包括贯穿所述源漏极金属膜层的凹槽的源极。
在一较佳实施方式中，步骤S102中针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成漏极，具体可以包括：
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成包括贯穿所述源漏极金属膜层的凹槽的漏极。
下面以采用4Mask工艺制作的底栅型薄膜晶体管为例，结合附图8(a)～8(e)来具体说明本申请实施例提供的薄膜晶体管的制备工艺流程。其制备工艺包括如下步骤：
步骤一、参见图8(a)，在基板18上依次形成栅极11和栅绝缘层12；
其中，形成栅极11和栅绝缘层12的工艺流程与现有技术的工艺流程完全相同，在此不再赘述。
步骤二、参见图8(b)，在栅绝缘层12上依次形成有源层膜层19和源漏极金属膜层20；
其中，形成有源层膜层19和源漏极金属膜层20的工艺流程与现有技术的工艺流程完全相同，在此不再赘述。
步骤三、参见图8(c)-8(e)，针对有源层膜层19和源漏极(SD)金属膜层20，采用半色调(Half Tone)掩膜版，通过包括硬烤工艺的构图工艺形成有源层13、源极14和漏极15；其中，源极14和漏极15中设有凹槽16。
其中，构图工艺包括涂覆光刻胶、曝光、显影、Hard Bake工艺等。显影后形成的PR胶图形21，如图8(c)所示。
需要指出的是，本发明实施例在制作源漏极时，PR胶图形21中除了设有用于形成TFT导电沟道的第一凹槽外，还设有用于形成源极14和漏极15中的凹槽16的第二凹槽，第二凹槽可以减小PR胶图形21在Hard Bake工艺时向第一凹槽膨胀(因为第二凹槽可以吸收部分膨胀力，如图8(d)中虚线箭头所示)，从而可以降低TFT导电沟道Defocus不良，进而提升产品的良率。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括：本发明任意实施例提供的薄膜晶体管，设置于所述薄膜晶体管上方的钝化层，以及与所述薄膜晶体管的漏极电连接的像素电极。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括：本发明任意实施例提供的阵列基板。该显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品的显示面板。
综上所述，本发明实施例提供的技术方案中，薄膜晶体管包括：栅极、栅绝缘层、有源层、源极和漏极，所述源极和/或所述漏极中设有凹槽，由于源极和/或漏极中设有凹槽，这样在TFT的源漏极的制作中，在Hard Bake工艺时，PR胶中用于形成凹槽的图形可以减小PR胶图形向用于形成TFT导电沟道的区域膨胀，从而降低TFT导电沟道Defocus不良，进而提升产品的良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极，其特征在于，所述源极和/或所述漏极中设有凹槽。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述凹槽的宽度小于所述薄膜晶体管的导电沟道的宽度。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述凹槽的宽度等于所述薄膜晶体管的导电沟道的宽度的一半。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述源极中设有凹槽，所述凹槽在厚度方向贯穿所述源极。
5.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述漏极中设有凹槽，所述凹槽在厚度方向贯穿所述漏极。
6.一种阵列基板，其特征在于，包括：如权利要求1～5任一项所述的薄膜晶体管，设置于所述薄膜晶体管上方的钝化层，以及与所述薄膜晶体管的漏极电连接的像素电极。
7.一种显示面板，其特征在于，包括：权利要求6所述的阵列基板。
8.一种薄膜晶体管的制备方法，其特征在于，包括：
在基板上形成源漏极金属膜层；
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成源极和漏极；其中，所述源极和/或所述漏极中设有凹槽。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成源极，具体包括：
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成包括贯穿所述源漏极金属膜层的凹槽的源极。
10.根据权利要求8或9所述的薄膜晶体管的制备方法，其特征在于，所述针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成漏极，具体包括：
针对所述源漏极金属膜层，通过包括硬烤工艺的构图工艺形成包括贯穿所述源漏极金属膜层的凹槽的漏极。
CN201710940834.4A 2017-10-11 2017-10-11 一种薄膜晶体管及制备方法、阵列基板和显示面板 Pending CN107658228A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710940834.4A CN107658228A (zh) 2017-10-11 2017-10-11 一种薄膜晶体管及制备方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710940834.4A CN107658228A (zh) 2017-10-11 2017-10-11 一种薄膜晶体管及制备方法、阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN107658228A true CN107658228A (zh) 2018-02-02

Family

ID=61117223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710940834.4A Pending CN107658228A (zh) 2017-10-11 2017-10-11 一种薄膜晶体管及制备方法、阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN107658228A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112925137A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013209A (ko) * 2002-08-05 2004-02-14 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
CN104835851A (zh) * 2015-05-13 2015-08-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106340543A (zh) * 2016-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板极其制造方法和显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013209A (ko) * 2002-08-05 2004-02-14 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
CN104835851A (zh) * 2015-05-13 2015-08-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN106340543A (zh) * 2016-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板极其制造方法和显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112925137A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Similar Documents

Publication Publication Date Title
JP6570640B2 (ja) 配列基板と、表示パネルと、配列基板の調製方法
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
CN102655095B (zh) 薄膜晶体管及阵列基板的制造方法
CN102655175A (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
CN105093632A (zh) 显示母板及其制备方法、显示面板、显示装置
US20180335917A1 (en) Spacer, display panel, method for manufacturing display panel, and display device
US20170082881A1 (en) Thin film transistor array substrate and liquid crystal display panel using same
CN103226272A (zh) 一种阵列基板及其制备方法、显示装置
US9923040B2 (en) Array substrate and display device
CN106935546B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
US9720292B2 (en) Liquid crystal display panel and method for making same
US10204802B2 (en) Method of forming via hole, array substrate and method of forming the same and display device
CN104503153A (zh) 一种液晶面板及显示装置
US20170139247A1 (en) Thin Film Transistor Array Substrate, Manufacturing for the Same, and Liquid Crystal Display Panel Having the Same
CN103869549A (zh) 一种液晶显示器的边框结构及其制造方法
CN103698931A (zh) 一种彩膜基板、其制作方法、液晶显示屏及显示装置
CN105405852A (zh) 阵列基板及其制造方法、显示装置
CN103943684B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105336684A (zh) 多晶硅阵列基板的制作方法、多晶硅阵列基板及显示面板
CN108878500A (zh) 显示基板及其制备方法、显示装置
CN107658228A (zh) 一种薄膜晶体管及制备方法、阵列基板和显示面板
WO2017181753A1 (zh) 阵列基板、显示面板、显示装置及阵列基板制作方法
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
CN105589266A (zh) 显示面板及其制造方法、液晶显示屏
CN104716145A (zh) 一种显示基板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180202