CN102655175A - Tft、阵列基板及显示装置、制备该tft的掩模板 - Google Patents

Tft、阵列基板及显示装置、制备该tft的掩模板 Download PDF

Info

Publication number
CN102655175A
CN102655175A CN2012101004424A CN201210100442A CN102655175A CN 102655175 A CN102655175 A CN 102655175A CN 2012101004424 A CN2012101004424 A CN 2012101004424A CN 201210100442 A CN201210100442 A CN 201210100442A CN 102655175 A CN102655175 A CN 102655175A
Authority
CN
China
Prior art keywords
film transistor
channel
thin
width
kink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101004424A
Other languages
English (en)
Other versions
CN102655175B (zh
Inventor
崔承镇
刘圣烈
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210100442.4A priority Critical patent/CN102655175B/zh
Publication of CN102655175A publication Critical patent/CN102655175A/zh
Priority to US13/883,858 priority patent/US8952384B2/en
Priority to PCT/CN2012/086066 priority patent/WO2013149477A1/zh
Priority to JP2015503729A priority patent/JP2015514321A/ja
Priority to KR1020137012242A priority patent/KR101530460B1/ko
Priority to EP12842681.4A priority patent/EP2677543B1/en
Application granted granted Critical
Publication of CN102655175B publication Critical patent/CN102655175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及一种TFT、制备该TFT的掩模板及包括该TFT的显示装置，属于显示技术领域。为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本发明所提供的薄膜晶体管的沟道部结构为通过灰色调掩膜工艺以单隙缝方式来制得，所述沟道部结构的宽度在2μm～6μm之间。通过将薄膜晶体管沟道部内侧U型弯折部处的沟道宽度形成为大于弯折部两侧的延伸部的沟道宽度，从而可以消除现有技术中因为该区域沟道宽度较小而导致的短沟道效应，可以消除现有技术中通过率不高、良品率不足、产率过低的问题。

Description

TFT、阵列基板及显示装置、制备该TFT的掩模板
技术领域
本发明涉及显示技术领域，具体涉及TFT、阵列基板及其显示装置，包括制备该TFT的掩模板。
背景技术
在平板显示领域，薄膜晶体管是制作显示器件的关键器件。目前市场上显示装置的响应速度，显示品质都有了更好的要求，为了实现更好的显示品质，需要不断的改善薄膜晶体管(Thin-Film Transistor，简称TFT)的特性，一般采用改善薄膜特性以及半导体材料的方法，但其制作成本要求较高，为了拥有更好的器件特性，减少沟道宽度也成为研究的趋势之一。目前，为形成更精密的沟道尺寸，常使用SSM(Single Slit Mask，单缝隙掩模板)方式来达到量产沟道宽度为4μm以下的TFT沟道部。目前为了获得更好的TFT特性，采用SSM方式时，在TFT沟道的弯折部容易出现不良。如图1所示，在现有的SSM方式的沟道部设计中，A部分为直道区域和作为内侧U型弯折部的B部分区域中L均指沟道的宽度。为了得到宽度L为3.0～3.5μm的沟道，沟道弯折部B部在曝光机的作用下因其其透过率比A部分会有所降低，这样在沟道弯折部B部分在曝光时容易发生透过率下降，导致光刻胶不能
被完全去除，使得构图工艺后，B部分的源漏极产生短路不良。
由此可见，尽管在应用SSM方式时可以一定程度提高TFT的特性，但在如果需要获得沟道宽度为4μm以以下的薄膜晶体管沟道的情况下，由于弯折部透过率下降导致沟道不良、甚至短路的情况，从而使良品率出现严重下滑，这样的问题是目前相关研究工作须努力突破的目标及方向。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何消除目前SSM方式中因易出现沟道短路而导致良品率过低的问题。
(二)技术方案
为解决上述技术问题，本发明提供一种薄膜晶体管，所述薄膜晶体管的沟道部结构为通过灰色调掩膜工艺以单隙缝方式来制得，所述沟道部结构的内侧弯折处的沟道宽度大于弯折部两侧的延伸部的沟道宽度。
其中，所述沟道部结构的所述内侧的弯折部处，其沟道宽度在3.0μm～6μm之间。
所述沟道部结构的所述弯折部两侧的延伸部处，其沟道宽度在2.0μm～3.5μm。
其中，所述沟道部结构的沟道宽度在2μm～6μm之间。
此外，本发明还提供一种用于制备薄膜晶体管的掩模板，对应所述沟道部结构的单缝隙的宽度，在内侧的弯折处的缝隙宽度大于弯折部两侧的延伸部的缝隙宽度。
其中，所述对应薄膜晶体管沟道部结构在所述内侧的弯折处的缝隙宽度在2.5μm～5μm。
其中，所述对应薄膜晶体管沟道部结构在所述弯折部两侧的延伸部处，其缝隙宽度形成在1.0μm～4μm之间。
其中，所述掩模板的所述对应薄膜晶体管沟道部结构的缝隙宽度形成在1μm～5μm之间。
此外，本发明还提供一种包括上述任一项薄膜晶体管的阵列基板。
此外，本发明还提供一种包括上述任一项薄膜晶体管的显示装置。
(三)有益效果
本发明技术方案相比现有SSM技术中为了保障一定TFT特性的前提下获得较高的通过率而采取降低沟道宽度的技术方案，针对其因部分区域沟道宽度较小而易导致的短沟道效应出现的问题，通过将薄膜晶体管沟道部内侧U型弯折部处的沟道宽度形成为与其余部分不同，具体而言，使其形成的更大一些，来消除短沟道效应，进一步地，可以消除现有技术中透过率不高、良品率不足、产率过低的问题。
附图说明
图1为现有技术中由SSM方式所制造的沟道部结构的示意图；
图2-4为根据本发明具体实施例所提供的沟道部结构的示意图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
实施例1
为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本实施例提供一种用于制备薄膜晶体管的掩模板，如图2所示，所述掩模板的对应薄膜晶体管沟道部结构的单缝隙的宽度，在内侧的弯折部B区域，其缝隙宽度大于其弯折部两侧的延伸部A的缝隙宽度。
其中，所述掩模板的对应薄膜晶体管沟道部结构的缝隙宽度形成在1μm～5μm之间
其中，所述掩模板的对应薄膜晶体管沟道部结构在内侧的弯折部B区域，其缝隙宽度大于弯折部两侧的延伸部A区域的缝隙宽度。其中，掩模板的所述弯折部B区域，源极部分形成为沿着朝漏极方向的反向凹陷进去，如图2所示的B区域源极部分沿着朝漏极反方向凹陷，凹陷部分的形状为矩形，如图3所示B区域源极部分沿着朝漏极反方向凹陷，凹陷部分的形状为半圆形，从而使弯折部B区域的缝隙宽度变大。其中，凹陷部分的形状可以形成为矩形、半圆形、椭圆形等，但不限于此。
尤其是，如图2所示，单缝隙掩模板中对应薄膜晶体管结构沟道部分所述弯折部处B区域的缝隙宽度优选地形成在2.5μm～5μm之间。该部分区域的缝隙宽度尺寸选择，较之目前通常采用的尺寸要更大一些，由此在制作薄膜晶体管时，可以提高弯折部B区域的透光率规避此处常易出现的沟道不良问题。优选的，掩模板中所述弯折部B区域的尺寸选择界定于4μm以内最好，其原因在于，SSM方式可以实现更为精确的沟道，当薄膜晶体管的沟道宽度在4μm以内时TFT的特性会更好。
然而，对于所述掩模板的对应薄膜晶体管沟道部结构在所述弯折部两侧的延伸部A区域，其缝隙宽度形成在1.0μm～4μm之间。该部分区域的缝隙宽度尺寸选择可以根据产品性能的需要设定。
在使用单缝隙灰度掩模板(SSM)时，为了达到更精确地薄膜晶体管的沟道图案，同时避免薄膜晶体管沟道部内侧弯折部B区域的短路问题，提高掩模板的对应薄膜晶体管结构中内侧弯折部的光透过率，使内侧弯折部B区域的缝隙宽度大于弯折部两侧的延伸部的缝隙宽度，掩模板上整个对应薄膜晶体沟道结构的A区域和B区域的缝隙宽度在1.0μm～5μm之间，利用上述掩模板制得的薄膜晶体管的沟道达到最短的同时确保其沟道的良品率，解决了精确沟道图案的同时，使TFT特性能达到最优状态。
实施例2
为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本实施例提供一种用于制备薄膜晶体管的掩模板，如图4所示，所述掩模板的对应薄膜晶体管沟道部结构的单缝隙的宽度，在内侧的弯折部B区域，其缝隙宽度大于其弯折部两侧的延伸部A的缝隙宽度。
其中，所述掩模板的对应薄膜晶体管沟道部结构的缝隙宽度形成在1μm～5μm之间
其中，所述掩模板的对应薄膜晶体管沟道部结构在内侧的弯折部B区域，其缝隙宽度大于弯折部两侧的延伸部A区域的缝隙宽度。其中，掩模板的所述弯折部B区域，漏极部分形成为沿着朝源极方向的反向凹陷进去，凹陷部分的形状可以形成为半圆形或椭圆形，如图4所示，从而使弯折部B区域的缝隙宽度比弯折部两侧的延伸部A区域的宽度要大，这样可以提高弯折部B区域的光透过率。
尤其是，如图4所示，单缝隙掩模板中对应薄膜晶体管结构沟道部分所述弯折部处B区域的缝隙宽度优选地形成在2.5μm～5μm之间。该部分区域的缝隙宽度尺寸选择，较之目前通常采用的尺寸要更大一些，由此可以规避此处常易出现的短沟道效应及沟道不良问题。优选的，4μm以内最好，其原因在于，SSM方式可以实现更为精确的沟道，当沟道宽度在4μm以内时TFT的特性会更好。
然而，对于所述掩模板的对应薄膜晶体管沟道部结构在所述弯折部两侧的延伸部处A区域，其缝隙宽度形成在1.0μm～4μm之间。该部分区域的缝隙宽度尺寸选择可以根据产品性能的需要设定。
在使用单缝隙灰度掩模板(SSM)时，为了达到更精确地薄膜晶体管的沟道图案，同时避免薄膜晶体管沟道部内侧弯折部B区域的短路问题，提高掩模板内侧弯折部的光透过率，使内侧弯折部B区域的缝隙宽度大于弯折部两侧的延伸部的缝隙宽度，掩模板上整个沟道A区域和B区域的沟道宽度在1.0μm～5μm之间，利用上述掩模板制得的薄膜晶体管的沟道达到最短的同时确保其沟道的良品率，解决了精确沟道图案的同时，使TFT特性能达到最优状态。
实施例3
为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本实施例提供一种薄膜晶体管，所述薄膜晶体管的沟道部结构为通过灰色调掩膜工艺以单隙缝方式来制得，所述薄膜晶体管沟道部结构的宽度在2μm～6μm之间。
其中，在薄膜晶体管中所述沟道部结构在内侧的弯折部B处，其沟道宽度L2大于弯折部两侧的延伸部A处的沟道宽度L1。其中，所述弯折部B处，源极部分形成为沿着朝漏极方向的反向凹陷进去，凹陷部分的形状可以形成为矩形、半圆形、半椭圆形等，但不限于此，从而使弯折部B处的沟道宽度变大。其中，凹陷部分形成为矩形的情况如图2所示，凹陷部分形成为半椭圆形状的情况如图3所示。
尤其是，所述弯折部B处的沟道宽度L2优选地形成在3μm～6μm之间。该部分区域的沟道宽度尺寸通过上述实施例1灰度掩模板单缝隙方式制备而得，所述薄膜晶体管弯折部的宽度较其延伸部的宽度较大，相对应的淹没版B区域的透过率较高，这样可以使薄膜晶体管该处的沟道构图案更精确，从而可以避免沟道问题的发生。
然而，对于所述掩模板的沟道部结构在所述弯折部B处以外的位置，比如所述弯折部B两侧的延伸部A处，A处沟道宽度L1形成在2.0μm～2.5μm之间。该部分区域的沟道宽度尺寸选择可以根据产品性能的需要设定。
在使用单缝隙灰度掩模板(SSM)制备薄膜晶体管时，为了达到更精确地沟道图形，同时避免沟道部内侧弯折部B区域的短路问题，薄膜晶体管内侧弯折部B区域的沟道宽度大于弯折部两侧的延伸部A处的宽度，薄膜晶体管中沟道A区域和B区域的沟道宽度在2.0μm～6μm之间，从而使薄膜晶体管的沟道达到最短的同时确保其沟道的良品率，解决了精确沟道图案的同时，使TFT特性能达到最优状态。
实施例4
为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本实施例提供一种薄膜晶体管，所述薄膜晶体管的沟道部结构为通过灰色调掩膜工艺以单隙缝方式来制得，所述薄膜晶体管沟道部结构的宽度在2μm～6μm之间。
其中，在薄膜晶体管中所述沟道部结构在内侧的弯折部B处，其沟道宽度L2形成的大于弯折部两侧的延伸部A区域的沟道宽度L1。其中，所述弯折部B处，漏极部分形成为沿着朝源极方向的反向凹陷进去，凹陷部分的形状可以形成为矩形、半圆形、半椭圆形等，但不限于此，从而使弯折部B处的沟道宽度变大。其中，凹陷部分形成为半椭圆形状的情况如图4所示。
尤其是，所述弯折部B处的沟道宽度L2优选地形成在3μm～6μm之间。该部分区域的沟道宽度尺寸通过上述实施例2灰色淹没版单缝隙方式制备而得，所述薄膜晶体管弯折部的宽度较其延伸部的宽度较大，相对应的淹没版B区域的透过率较高，这样可以使薄膜晶体管该处的沟道构图案更精确，从而可以避免沟道问题的发生。
然而，对于所述掩模板的沟道部结构在所述弯折部B处以外的位置，比如所述弯折部B两侧的延伸部A处，A处其沟道宽度L1形成在2.0μm～2.5μm之间。该部分区域的沟道宽度尺寸选择可以根据产品性能的需要设定。
在使用单缝隙灰度掩模板(SSM)制备薄膜晶体管时，为了达到更精确地沟道图形，同时避免沟道部内侧弯折部B区域的短路问题，薄膜晶体管内侧弯折部B区域的沟道宽度大于弯折部两侧的延伸部A处的宽度，薄膜晶体管中沟道A区域和B区域的沟道宽度在2.0μm～6μm之间，从而使薄膜晶体管的沟道达到最短的同时确保其沟道的良品率，解决了精确沟道图案的同时，使TFT特性能达到最优状态。
实施例5
为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本实施例提供一种利用实施例1的掩模板来制备实施例3的薄膜晶体管的制备方法，该方法包括如下步骤：
步骤S1：在基板上形成导电性好的栅极金属层，通过第一次构图工艺在基板上形成栅线和栅电极；然后在栅线和栅极上方形成栅绝缘层；接下来在栅绝缘层上形成半导体有源层和源漏极金属层。
步骤S2：利用上述实施例1所提供的单缝隙灰度掩模板进行第二次构图工艺，对所述源漏极金属层和所述半导体有源层进行曝光、显影、连续刻蚀后以形成半导体硅岛、源极、漏极和薄膜晶体管沟道；具体地，首先在源漏极金属层上涂覆一层光刻胶，利用实施例1所提供的单缝隙灰度淹没板进行曝光，形成对应源极和漏极的区域为光刻胶完全保留区域，对应薄膜晶体管沟道区域为光刻胶部分保留区域，其他区域为光刻胶完全除去区域；其次，刻蚀掉光刻胶完全除去区域的源漏极金属层和半导体有源层，形成所述半导体硅岛；然后，通过灰化工艺去除薄膜晶体管沟道区域的光刻胶；最后，刻蚀薄膜晶体管沟道区域的源漏极金属层后，形成源极、漏极和薄膜晶体管沟道，形成薄膜晶体管。
步骤S3：然后通过公知构图工艺形成钝化层和像素电极层，最终形成薄膜晶体管阵列基板。
本实施例中层状结构的形成可以通过旋涂、沉积、溅镀等工艺进行；均可采用常规的光刻、印刷等构图工艺进行。
实施例6
为了消除目前SSM方式中因易出现短沟道效应而导致产率过低、良品率不足的问题，本实施例提供一种利用实施例2的掩模板来制备实施例4的薄膜晶体管的制备方法，该方法包括如下步骤：
步骤S1：在基板上形成导电性好的栅极金属层，通过第一次构图工艺在基板上形成栅线和栅电极；然后在栅线和栅极上方形成栅绝缘层；接下来在栅绝缘层上形成半导体层和源漏极金属层。
步骤S2：利用上述实施例2所提供的单缝隙灰度进行第二次构图工艺，对所述源漏极金属层和所述半导体有源层进行曝光、显影、连续刻蚀后以形成半导体硅岛、源极、漏极和薄膜晶体管沟道；具体地，首先在源漏极金属层上涂覆一层光刻胶，利用实施例1所提供的单缝隙灰度淹没板进行曝光，形成对应源极和漏极的区域为光刻胶完全保留区域，对应薄膜晶体管沟道区域为光刻胶部分保留区域，其他区域为光刻胶完全除去区域；其次，刻蚀掉光刻胶完全除去区域的源漏极金属层和半导体有源层，形成所述半导体硅岛；然后，通过灰化工艺去除薄膜晶体管沟道区域的光刻胶；最后，刻蚀薄膜晶体管沟道区域的源漏极金属层后，形成源极、漏极和薄膜晶体管沟道，形成薄膜晶体管。
步骤S3：然后通过公知构图工艺形成钝化层和像素电极层，最终形成薄膜晶体管阵列基板。
本实施例中层状结构的形成可以通过旋涂、沉积、溅镀等工艺进行；均可采用常规的光刻、印刷等构图工艺进行。
根据上述内容，通过将薄膜晶体管沟道部内侧的U型弯折部处的沟道宽度形成为与其余部分不同，具体而言，使其形成的更大一些，从而既可以避免现有的SSM技术中因为该区域沟道宽度较小而导致的短沟道效应，也可以获得SSM方式所特有的通过率高的优点，由该方案制备的TFT沟道部，可以消除良品率不足、产率过低的问题。
同时，本发明还提供一种阵列基板，所述阵列基板包括上述实施例中任一种的薄膜晶体管。
此外，本发明还提供一种显示装置，所述显示装置包括上述实施例中任一种的薄膜晶体管，所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管的沟道部结构为通过灰色调掩膜工艺以单缝隙方式来制得，所述沟道部结构的内侧弯折处的沟道宽度大于弯折部两侧的延伸部的沟道宽度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道部结构的所述内侧的弯折部处，其沟道宽度在3.0μm～6μm之间。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道部结构的所述弯折部两侧的延伸部处，其沟道宽度在2.0μm～3.5μm。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道部结构的沟道宽度在2μm～6μm之间。
5.一种制备薄膜晶体管的掩模板，其特征在于，对应薄膜晶体管沟道部结构的单缝隙的宽度，在内侧的弯折处的缝隙宽度大于弯折部两侧的延伸部的缝隙宽度。
6.根据权利要求5所述的用于制备薄膜晶体管的掩模板，其特征在于，所述对应薄膜晶体管沟道部结构在所述内侧的弯折处的缝隙宽度宽度在2.5μm～5μm。
7.根据权利要求5所述的用于制备薄膜晶体管的掩模板，其特征在于，所述对应薄膜晶体管沟道部结构在所述弯折部两侧的延伸部处，其缝隙宽度形成在1.0μm～4μm之间。
8.根据权利要求5所述的用于制备薄膜晶体管的掩模板，其特征在于，所述掩模板的所述对应薄膜晶体管沟道部结构的缝隙宽度形成在1μm～5μm之间。
9.一种包括如权利要求1-4任一项所述薄膜晶体管的阵列基板。
10.一种包括如权利要求1-4任一项所述薄膜晶体管的显示装置。
CN201210100442.4A 2012-04-06 2012-04-06 Tft、阵列基板及显示装置、制备该tft的掩模板 Active CN102655175B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210100442.4A CN102655175B (zh) 2012-04-06 2012-04-06 Tft、阵列基板及显示装置、制备该tft的掩模板
US13/883,858 US8952384B2 (en) 2012-04-06 2012-12-06 TFT, mask for manufacturing the TFT, array substrate and display device
PCT/CN2012/086066 WO2013149477A1 (zh) 2012-04-06 2012-12-06 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
JP2015503729A JP2015514321A (ja) 2012-04-06 2012-12-06 Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
KR1020137012242A KR101530460B1 (ko) 2012-04-06 2012-12-06 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치
EP12842681.4A EP2677543B1 (en) 2012-04-06 2012-12-06 Thin film transistor, mask plate for manufacturing thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210100442.4A CN102655175B (zh) 2012-04-06 2012-04-06 Tft、阵列基板及显示装置、制备该tft的掩模板

Publications (2)

Publication Number Publication Date
CN102655175A true CN102655175A (zh) 2012-09-05
CN102655175B CN102655175B (zh) 2014-07-02

Family

ID=46730769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210100442.4A Active CN102655175B (zh) 2012-04-06 2012-04-06 Tft、阵列基板及显示装置、制备该tft的掩模板

Country Status (6)

Country Link
US (1) US8952384B2 (zh)
EP (1) EP2677543B1 (zh)
JP (1) JP2015514321A (zh)
KR (1) KR101530460B1 (zh)
CN (1) CN102655175B (zh)
WO (1) WO2013149477A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013149477A1 (zh) * 2012-04-06 2013-10-10 京东方科技集团股份有限公司 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
CN104793461A (zh) * 2015-04-20 2015-07-22 深圳市华星光电技术有限公司 制作薄膜晶体管的掩模板及用该掩模板制作的薄膜晶体管
CN105137710A (zh) * 2015-07-15 2015-12-09 深圳市华星光电技术有限公司 掩膜版及薄膜晶体管的制造方法
CN108183125A (zh) * 2017-12-28 2018-06-19 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
CN109541829A (zh) * 2018-12-19 2019-03-29 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
US10446632B2 (en) 2017-12-28 2019-10-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板
CN112542545A (zh) * 2020-04-21 2021-03-23 友达光电股份有限公司 主动元件
CN112925136A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925138A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409509A (zh) * 2014-10-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管
CN104867945B (zh) * 2015-05-13 2018-02-13 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN112925137B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101387825A (zh) * 2007-09-10 2009-03-18 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
CN101598894A (zh) * 2009-07-07 2009-12-09 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
US20110156046A1 (en) * 2009-12-24 2011-06-30 Samsung Electronics Co., Ltd. Photomask and thin-film transistor fabricated using the photomask

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
WO2004009610A2 (en) 2002-07-24 2004-01-29 Ptc Therapeutics, Inc. Use of nucleoside compounds for nonsense suppression and the treatment of genetic diseases
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
WO2006117909A1 (ja) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
CN1949080B (zh) * 2005-10-13 2010-05-12 群康科技(深圳)有限公司 薄膜晶体管的制造装置和制造方法
KR100871799B1 (ko) * 2005-11-10 2008-12-02 동부일렉트로닉스 주식회사 반도체 소자의 마스크
KR20070059559A (ko) * 2005-12-07 2007-06-12 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
KR20080028640A (ko) * 2006-09-27 2008-04-01 삼성전자주식회사 박막 트랜지스터 제조용 마스크, 이에 의해 제조된 박막트랜지스터 기판 및 이를 이용한 박막 트랜지스터 기판의제조방법
KR101271527B1 (ko) 2006-11-28 2013-06-05 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법
KR101319304B1 (ko) 2006-11-29 2013-10-16 엘지디스플레이 주식회사 액정표시장치용 마스크 및 이를 이용한 액정표시장치의제조 방법
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN101382728B (zh) * 2007-09-07 2010-07-28 北京京东方光电科技有限公司 灰阶掩膜版结构
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法
KR101325170B1 (ko) * 2010-07-09 2013-11-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
CN102655175B (zh) 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101387825A (zh) * 2007-09-10 2009-03-18 北京京东方光电科技有限公司 补偿型灰阶掩膜版结构
CN101598894A (zh) * 2009-07-07 2009-12-09 友达光电股份有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
US20110156046A1 (en) * 2009-12-24 2011-06-30 Samsung Electronics Co., Ltd. Photomask and thin-film transistor fabricated using the photomask

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952384B2 (en) 2012-04-06 2015-02-10 Boe Technology Group Co., Ltd. TFT, mask for manufacturing the TFT, array substrate and display device
WO2013149477A1 (zh) * 2012-04-06 2013-10-10 京东方科技集团股份有限公司 薄膜晶体管、制备该薄膜晶体管的掩模板、阵列基板及显示装置
CN104793461A (zh) * 2015-04-20 2015-07-22 深圳市华星光电技术有限公司 制作薄膜晶体管的掩模板及用该掩模板制作的薄膜晶体管
CN105137710A (zh) * 2015-07-15 2015-12-09 深圳市华星光电技术有限公司 掩膜版及薄膜晶体管的制造方法
CN108183125A (zh) * 2017-12-28 2018-06-19 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
WO2019127678A1 (zh) * 2017-12-28 2019-07-04 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
US10446632B2 (en) 2017-12-28 2019-10-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode display panel
CN108183125B (zh) * 2017-12-28 2020-12-29 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板
CN109541829B (zh) * 2018-12-19 2021-08-24 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
CN109541829A (zh) * 2018-12-19 2019-03-29 惠科股份有限公司 掩膜版、液晶面板和液晶显示装置
CN110379849A (zh) * 2019-07-22 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及显示面板
CN112542545A (zh) * 2020-04-21 2021-03-23 友达光电股份有限公司 主动元件
CN112542545B (zh) * 2020-04-21 2023-06-09 友达光电股份有限公司 主动元件
CN112925136A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925138A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Also Published As

Publication number Publication date
US8952384B2 (en) 2015-02-10
US20140054702A1 (en) 2014-02-27
EP2677543A4 (en) 2015-08-26
EP2677543A1 (en) 2013-12-25
EP2677543B1 (en) 2019-10-09
KR101530460B1 (ko) 2015-06-19
CN102655175B (zh) 2014-07-02
WO2013149477A1 (zh) 2013-10-10
KR20140004078A (ko) 2014-01-10
JP2015514321A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
CN102655175B (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
CN109065616B (zh) 柔性显示面板及制造方法
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
EP3089213B1 (en) Array substrate, manufacturing method therefor, and display device
CN103295962A (zh) 阵列基板及其制作方法，显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
US20170025450A1 (en) Array substrate and fabrication method thereof, and display device
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN103226272A (zh) 一种阵列基板及其制备方法、显示装置
EP3306648A1 (en) Film transistor and manufacturing method therefor, array substrate and manufacturing method therefor, and display apparatus
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN102969311A (zh) 阵列基板及其制作方法、显示装置
US20190051713A1 (en) Manufacturing method of tft substrate, tft substrate, and oled display panel
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置
US20160322388A1 (en) Array substrate, its manufacturing method and display device
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
CN203277383U (zh) 一种阵列基板及显示装置
CN103715201B (zh) 一种阵列基板及其制造方法、goa单元以及显示装置
CN103107140A (zh) 一种薄膜晶体管阵列基板及其制作方法
US20210257393A1 (en) Thin film transistor structure and manufacturing method thereof, circuit structure, display substrate and display device
WO2017206659A1 (zh) Tft阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant