CN101598894A

CN101598894A - 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法

Info

Publication number: CN101598894A
Application number: CNA2009101501459A
Authority: CN
Inventors: 张家铭; 萧祥志
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2009-07-07
Filing date: 2009-07-07
Publication date: 2009-12-09
Anticipated expiration: 2029-07-07
Also published as: CN101598894B

Abstract

本发明实施例提供了一种光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法，所述光掩膜包括第一遮光图案、第二遮光图案、透光单狭缝与半透光图案。透光单狭缝位于第一遮光图案与第二遮光图案之间，透光单狭缝的宽度介于1.5微米至2.5微米之间。半透光图案与第一遮光图案以及第二遮光图案连接。本发明的光掩膜具有透光单狭缝与半透光图案设计，其中透光单狭缝可缩减制作出的薄膜晶体管元件的通道长度，而半透光图案可定义出半导体层的延伸部。因此，薄膜晶体管元件可具有较高的开启电流。

Description

光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法

技术领域

本发明是关于一种薄膜晶体管元件、用于定义薄膜晶体管元件的光掩膜及薄膜晶体管元件的制作方法，尤指一种可提升薄膜晶体管元件的通道长度极限的光掩膜、一种具有短通道长度的薄膜晶体管元件及其制作方法。

背景技术

在薄膜晶体管液晶显示面板(thin film transistor liquid crystal display panel，TFT-LCD panel)内，薄膜晶体管元件是作为控制各像素电极的开关元件之用。当液晶显示面板的尺寸与解析度有所提升时，像素电极的尺寸也会随之增加，因此薄膜电晶元件必须提供较大的开启电流(Ion)使充电能力提升。如同该领域的普通技术人员所熟知，开启电流的大小是与薄膜晶体管元件的通道宽度/长度比(W/L)成正比。一般提升开启电流的作法是利用增加薄膜晶体管元件的通道宽度来达成，然而增加薄膜晶体管元件的通道宽度具有开口率下降与电阻电容负载增加的缺点。另一方面，缩减薄膜晶体管元件的通道长度也可提升开启电流，但此一作法受限于现行光掩膜与光刻工艺的极限，而存在相当的困难度。

发明内容

本发明的目的之一在于提供一种薄膜晶体管元件与用于定义薄膜晶体管元件的光掩膜及薄膜晶体管元件的制作方法，以解决现有技术所面临的难题。

为达上述目的，本发明提供一种光掩膜，用于定义薄膜晶体管元件的源极/漏极与通道的图案。上述光掩膜包括第一遮光图案、第二遮光图案、透光单狭缝与半透光图案。第一遮光图案包括第一侧边与第二侧边，第二遮光图案包括第三侧边与第四侧边，且第一遮光图案的第一侧边与第二遮光图案的第三侧边面对设置。透光单狭缝位于第一遮光图案的第一侧边与第二遮光图案的第三侧边之间，其中第一遮光图案的第一侧边与第二遮光图案的第三侧边的最小距离介于1.5微米至2.5微米之间。半透光图案与第一遮光图案的第二侧边以及第二遮光图案的第四侧边连接。

为达上述目的，本发明另提供一种薄膜晶体管元件，包括基板、栅极、栅极绝缘层、半导体层，以及漏极与源极。栅极设置于基板上，且栅极绝缘层设置于基板上并覆盖栅极。半导体层设置于栅极绝缘层上，且半导体层包括通道与延伸部。漏极与源极设置于半导体层上，其中漏极包括第一侧边与第二侧边，源极包括第三侧边，漏极的第一侧边与源极的第三侧边面对设置。另外，漏极的第一侧边与源极的第三侧边的最小距离介于1.5微米至3.5微米之间，且延伸部突出于漏极的该第二侧边的假想延伸线之外。

为达上述目的，本发明又提供一种制作薄膜晶体管元件的源极/漏极与通道的方法，包括下列步骤：提供基板，并于基板上依序形成半导体层与金属层。提供光掩膜，其中光掩膜包括第一遮光图案、第二遮光图案、透光单狭缝与半透光图案。第一遮光图案包括第一侧边与第二侧边，第二遮光图案包括第三侧边与第四侧边，且第一遮光图案的第一侧边与第二遮光图案的第三侧边面对设置。透光单狭缝位于第一遮光图案的第一侧边与第二遮光图案的第三侧边之间，其中第一遮光图案的第一侧边与第二遮光图案的第三侧边的最小距离介于1.5微米至2.5微米之间。于金属层上形成光刻胶层，并利用光掩膜对光刻胶层进行曝光工艺，其中光掩膜的第一遮光图案与第二遮光图案对应于光刻胶层的第一区域，光掩膜的透光单狭缝对应光刻胶层的第二区域，且光掩膜的半透光图案对应于光刻胶层的第三区域。对光刻胶层进行显影工艺，去除部分光刻胶层以曝露出部分金属层，其中显影后第一区域的光刻胶层的厚度大于第二区域的光刻胶层的厚度与第三区域的光刻胶层的厚度。移除未被光刻胶层保护的金属层与半导体层。对光刻胶层进行灰化工艺，以缩减第一区域的光刻胶层的厚度，并移除第二区域的光刻胶层与第三区域的光刻胶层，以曝露出部分金属层。移除未被光刻胶层覆盖保护的金属层与部分半导体层，以定义出源极、漏极、通道与延伸部。移除光刻胶层。

本发明的光掩膜具有透光单狭缝与半透光图案设计，其中透光单狭缝可缩减制作出的薄膜晶体管元件的通道长度，而半透光图案可定义出半导体层的延伸部。因此，薄膜晶体管元件可具有较高的开启电流。

附图说明

图1绘示了本发明一较佳实施例的光掩膜的示意图；

图2至图5绘示了本发明一较佳实施例利用图1的光掩膜制作薄膜晶体管元件的源极/漏极与通道的方法；

图6为图5的薄膜晶体管元件的俯视图；

图7绘示了延伸部与开启电流的关系图。

附图标号

10 光掩膜 12 第一遮光图案

121 第一侧边 122 第二侧边

14 第二遮光图案 143 第三侧边

144 第四侧边 16 透光单狭缝

18 半透光图案 20 基板

22 栅极 24 栅极绝缘层

26 半导体层 28 重度掺杂半导体层

30 金属层 32 光刻胶层

321 第一区域 322 第二区域

323 第三区域 34S 源极

34D 漏极 34C 通道

34E 延伸部 34D1 第一侧边

34D2 第二侧边 34S3 第三侧边

34S4 第四侧边 L 假想延伸线

具体实施方式

为使所属技术领域的普通技术人员能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。

请参考图1。图1绘示了本发明一较佳实施例的光掩膜的示意图。在本实施例中，光掩膜10可为灰阶光掩膜(graytone mask，GTM)、半色调光掩膜(halftone mask，HTM)或其它在不同区域可具有不同透光率的光掩膜。本实施例的光掩膜10包括第一遮光图案12、第二遮光图案14、透光单狭缝16以及半透光图案18。第一遮光图案12包括第一侧边121与第二侧边122，第二遮光图案14包括第三侧边143与第四侧边144，且第一遮光图案12的第一侧边121与第二遮光图案14的第三侧边143面对设置。透光单狭缝16是位于第一遮光图案12的第一侧边121与第二遮光图案14的第三侧边143之间，且第一遮光图案12的第一侧边121与第二遮光图案14的第三侧边143的最小距离，也即透光单狭缝16的宽度，大体上介于1.5微米至2.5微米之间。此外，半透光图案18与第一遮光图案12的第二侧边122以及第二遮光图案14的第四侧边144连接。因此，透光单狭缝16就被第一遮光图案12、第二遮光图案14与半透光图案18所环绕，而形成一个封闭的单狭缝。此外，第一遮光图案12、第二遮光图案14与半透光图案18的最外侧边皆为透光区(未标示)，以定义出所需的图案；其中，第一遮光图案12的最外侧是指未被命名的侧边，即远离第一遮光图案12第一侧边121的一侧，第二遮光图案14的最外侧是指邻近第四侧边144，但远离半透光图案18旁的一侧(未标示)，以及半透光图案18的最外侧边是指远离半透光图案18旁的一侧(未标示)。第一遮光图案12与第二遮光图案14是由低透光或不透光的材料构成，其透光率可低至0％，也即完全不透光，而相比于第一遮光图案12与第二遮光图案14，半透光图案18具有较高的透光率。例如在本实施例中，半透光图案18的透光率介于25％至40％之间，且较佳介于30％至35％之间，但不以此限。另外，半透光图案18的长度，也即半透光图案18突出于第一遮光图案12的第二侧边122的垂直距离，大体上介于2微米至7微米之间，且较佳是介于5.5微米至6.5微米之间，但不以此为限。

本实施例的光掩膜10是用于定义薄膜晶体管元件的源极/漏极与半导体层的图案，其中第一遮光图案12与第二遮光图案14主要是用于定义源极/漏极的图案，而透光单狭缝16主要是用于定义通道长度。在本实施例中，透光单狭缝16的宽度缩减至介于1.5微米至2.5微米之间，因此在光刻工艺时，光线通过透光单狭缝16时会产生绕射现象，使得对应于透光单狭缝16的光刻胶层的曝光量与曝光范围缩小，由此可缩减薄膜晶体管元件的通道长度。另外，半透光图案18是用于定义半导体通道的延伸部，对于薄膜晶体管元件而言，半导体通道的延伸设计可具有增加开启电流的功效。

请参考图2至图5，并一并参考图1。图2至图5绘示了本发明一较佳实施例利用图1的光掩膜制作薄膜晶体管元件的源极/漏极与通道的方法，其中图2至图5是剖面示意方式绘示，且图2的光掩膜的剖面位置是对应于图1的剖线A-A’。如图2所示，首先提供基板20，并依序于基板20上形成栅极22、栅极绝缘层24、半导体层26、重度掺杂半导体层(或称为欧姆接触层)28与金属层30，其中半导体层26可为非晶硅半导体层，但不以此为限。于其它实施例中，可使用单晶硅半导体层、多晶硅半导体层、微晶硅半导体层、包含上述晶格的硅锗半导体层、包含上述晶格的硅镓半导体层、或其它合适的材料、或上述材料的任意组合。此外，提供光掩膜10，其中光掩膜10的特征如前文所描述并已绘示于图1，在此不再赘述。随后，于金属层30上形成光刻胶层32。随后，利用光掩膜10对光刻胶层32进行一曝光工艺。在进行曝光工艺时，光掩膜10的第一遮光图案12与第二遮光图案14是对应于光刻胶层32的第一区域321，光掩膜10的透光单狭缝16是对应光刻胶层32的第二区域322，且光掩膜10的半透光图案18是对应于光刻胶层32的第三区域323。通过光掩膜10的设计，第一区域321的光刻胶层32由于第一遮光图案12与第二遮光图案14的遮蔽而未曝光、第二区域322的光刻胶层32会被通过透光单狭缝16的光线照射而曝光，但由于单狭缝绕射的效应，因此第二区域322的曝光量并不完全；第三区域323的光刻胶层32会被通过半透光图案18的光线照射而曝光，但由于半透光图案18的透光率介于25％至40％之间，因此第三区域323的曝光量也不完全。本发明的光刻胶层32以正型光刻胶为实施范例，但不限于此。于其它实施例中，光刻胶层32以负型光刻胶来进行时，其光掩膜10的第一遮光图案12、第二遮光图案14及透光单狭缝16就会变更位置，也即第一遮光图案12与第二遮光图案14就为第一/第二透光图案，而透光单狭缝16就为遮光单狭缝。此时的第一遮光图案12、第二遮光图案14与半透光图案18的最外侧边皆为遮光区(未标示)。因此，进行曝光程序时，被照到光的光刻胶层32就被保留下来，而未照光的光刻胶层32就会被后续的显影工艺给去除之。

如图3所示，接着对光刻胶层32进行显影工艺，以去除被曝光的光刻胶层32以曝露出部分金属层30。由于曝光量的不同，显影后第一区域321的光刻胶层32的厚度大于第二区域322的光刻胶层32的厚度与第三区域323的光刻胶层的厚度，而第二区域322的光刻胶层32的厚度与第三区域323的光刻胶层的厚度之间的厚度大小关系则视透光单狭缝16的大小与半透光图案18的透光率不同而定。随后，利用例如刻蚀工艺移除未被光刻胶层32保护的金属层30、重度掺杂半导体层28与半导体层26。必需说明的是，上述光刻胶层32以正型光刻胶为例，但于其它实施例中，如图2所示光刻胶层32为负型光刻胶时，也会产生图3所示的剖面结构图。

如图4及图3所示，随后对光刻胶层32进行灰化工艺，以全面性地缩减光刻胶层32的厚度，使得第一区域321的光刻胶层32的厚度缩减，并移除第二区域322的光刻胶层32与第三区域323的光刻胶层32，由此曝露出对应于移除的第二区域322与第三区域323的金属层30。接着，利用例如刻蚀工艺移除未被光刻胶层32的第一区域321覆盖保护的金属层30与重掺杂半导体层28，以分别定义出薄膜晶体管元件的源极34S、漏极34D、通道34C以及延伸部34E。随后，移除剩余的光刻胶层32，形成本实施例的薄膜晶体管元件50的源极34S、漏极34D、通道34C与延伸部34E。

请参考图6，并一并参考图5。图6为图5的薄膜晶体管元件的俯视图，其中本实施例的薄膜晶体管元件为非对称型薄膜晶体管元件，但本发明的应用并不以此为限，而可应用于对称型薄膜晶体管元件或其它类型的薄膜晶体管元件。如图5与图6所示，本实施例的薄膜晶体管元件50包括基板20、栅极22、栅极绝缘层24、半导体层26、重掺杂半导体层28、源极34S与漏极34D。栅极22设置于基板20上，而栅极绝缘层24则设置于基板20上并覆盖栅极22。半导体层26，例如非晶硅半导体层是设置于栅极绝缘层24上，且半导体层26包括通道34C与延伸部34E。漏极34D与源极34S是设置于半导体层26上，其中漏极34D包括第一侧边34D1与第二侧边34D2，源极34S包括第三侧边34S3与第四侧边34S4，且漏极34D的第一侧边34D1与源极34S的第三侧边34S3面对设置。漏极34D的第一侧边34D1与源极34S的第三侧边34S3的距离与光掩膜10的透光单狭缝16的宽度相关，而在本实施例中，由于光掩膜10的透光单狭缝16的宽度介于1.5微米至2.5微米之间，因此制作出的薄膜晶体管元件50的漏极34D的第一侧边34D1与源极34S的第三侧边34S3的最小距离大体上介于1.5微米至3.5微米之间，且但不以此为限。另外，半导体层26的延伸部34E突出于漏极34D的第二侧边34D2的一假想延伸线L之外。延伸部34E是由光掩膜10的半透光图案18所定义出，因此延伸部34E的长度与半透光图案18的长度与透光率相关。在本实施例中，半透光图案18的透光率是介于25％至40％之间，且半透光图案18的长度是介于2微米至7微米之间，因此延伸部34E的长度，也即延伸部34D的外侧距离假想延伸线L的距离，大体上是介于0.2微米至3微米之间，但不以此为限。另外，必须说明的是，半导体层26大部份的面积位于漏极34D与源极34S之下，且半导体层26大部份的面积被漏极34D与源极34S所覆盖。当所使用的光刻胶层32为正型光刻胶时，仅有另一部份半导体层26相对应于光掩膜10的透光单狭缝16及半透光图案18被暴露出来。或者是当所使用的光刻胶层32为负型光刻胶时，光掩膜10的透光单狭缝16需改为遮光单狭缝，且仅有另一部份半导体层26相对应于光掩膜10的遮光单狭缝及半透光图案18被暴露出来。

本发明的薄膜晶体管元件50的通道34C的长度通过光掩膜10的透光单狭缝16的设计可以缩减至1.5微米至3.5微米之间，因此可有效提升开启电流。另外，本发明的半导体层26的延伸部34D经实验证实也具有增加开启电流的效果。请参考图7。图7绘示了延伸部与开启电流的关系图。如图7所示，在漏极与源极的压差V_DS设定为5V、栅极与源极的压差V_GS设定为20V，且在未照光的条件下，可发现若设定延伸部长度为2微米时为基准，则当延伸部长度增加至4微米与6微米时，开启电流分别增加了26％与40.4％。由此可知，延伸部确实具有提高薄膜晶体管元件的开启电流的作用。

综上所述，本发明的光掩膜具有透光单狭缝与半透光图案设计，因此可缩减制作出的薄膜晶体管元件的通道长度，以及形成半导体层的延伸部。如此一来，薄膜晶体管元件可具有较高的开启电流，因此可在不增加开口率与电阻电容负载的状况下应用于大尺寸显示面板上，提升显示面板的品质。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求书范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种光掩膜，其特征在于，所述光掩膜用于定义薄膜晶体管元件的源极/漏极与通道的图案，所述光掩膜包括：

一第一遮光图案与一第二遮光图案，其中所述第一遮光图案包括一第一侧边与一第二侧边，所述第二遮光图案包括一第三侧边与一第四侧边，且所述第一遮光图案的所述第一侧边与所述第二遮光图案的所述第三侧边面对设置；

一透光单狭缝，位于所述第一遮光图案的所述第一侧边与所述第二遮光图案的所述第三侧边之间，其中所述第一遮光图案的所述第一侧边与所述第二遮光图案的所述第三侧边之一最小距离介于1.5微米至2.5微米之间；以及

至少一半透光图案，所述半透光图案与所述第一遮光图案的所述第二侧边以及所述第二遮光图案的所述第四侧边连接。

2.如权利要求1所述的光掩膜，其特征在于，所述半透光图案的透光率介于25％至40％之间。

3.如权利要求1所述的光掩膜，其特征在于，所述半透光图案具有一长度，且所述长度介于2微米与7微米之间。

4.一种薄膜晶体管元件，其特征在于，所述薄膜晶体管元件包括：

一基板；

一栅极，设置于所述基板上；

一栅极绝缘层，设置于所述基板上并覆盖所述栅极；

一半导体层，设置于所述栅极绝缘层上，所述半导体层包括一通道与至少一延伸部；以及

一漏极与源极，设置于所述半导体层上，其中所述漏极包括一第一侧边与一第二侧边，所述源极包括一第三侧边，所述漏极的所述第一侧边与所述源极的所述第三侧边面对设置，且所述漏极的所述第一侧边与所述源极的所述第三侧边之一最小距离介于1.5微米至3.5微米之间；

其中所述延伸部突出于所述漏极的所述第二侧边的一假想延伸线之外。

5.如权利要求4所述的薄膜晶体管元件，其特征在于，所述延伸部的一长度介于0.2微米至3微米之间。

6.如权利要求4所述的薄膜晶体管元件，其特征在于，所述半导体层包括一非晶硅半导体层。

7.如权利要求4所述的薄膜晶体管元件，其特征在于，所述薄膜晶体管元件包括一非对称型薄膜晶体管元件。

8.一种制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述方法包括：

提供一基板，并于所述基板上依序形成一半导体层与一金属层；

提供一光掩膜，所述光掩膜包括：

一透光单狭缝，位于所述第一遮光图案的所述第一侧边与所述第二遮光图案的所述第三侧边之间，其中所述第一遮光图案的所述第一侧边与所述第二遮光图案的所述第三侧边的一最小距离介于1.5微米至2.5微米之间；以及

至少一半透光图案，所述半透光图案与所述第一遮光图案的所述第二侧边以及所述第二遮光图案的所述第四侧边连接；

于所述金属层上形成一光刻胶层，并利用所述光掩膜对所述光刻胶层进行一曝光工艺，其中所述光掩膜的所述第一遮光图案与所述第二遮光图案对应于所述光刻胶层的一第一区域，所述光掩膜的所述透光单狭缝对应所述光刻胶层的一第二区域，且所述光掩膜的所述半透光图案对应于所述光刻胶层的一第三区域；

对所述光刻胶层进行一显影工艺，去除部分所述光刻胶层以曝露出部分所述金属层，其中显影后所述第一区域的所述光刻胶层的厚度大于所述第二区域的所述光刻胶层的厚度与所述第三区域的所述光刻胶层的厚度；

移除未被所述光刻胶层保护的所述金属层与所述半导体层；

对所述光刻胶层进行一灰化工艺，以缩减所述第一区域的所述光刻胶层的厚度，并移除所述第二区域的所述光刻胶层与所述第三区域的所述光刻胶层，以曝露出部分所述金属层；

移除未被所述光刻胶层覆盖保护的所述金属层、部分所述半导体层，以定义出一源极、一漏极、一通道与一延伸部；以及

移除所述光刻胶层。

9.如权利要求8所述的制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述半透光图案的透光率介于25％至40％之间。

10.如权利要求8所述的制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述半透光图案具有一长度，且所述长度介于2微米至7微米之间。

11.如权利要求8所述的制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述半导体层包括一非晶硅半导体层。

12.如权利要求8所述的制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述漏极包括一第一侧边与一第二侧边，所述源极包括一第三侧边，所述漏极的所述第一侧边与所述源极的所述第三侧边面对设置，且所述漏极的所述第一侧边与所述源极的所述第三侧边的一最小距离介于1.5微米至3.5微米之间。

13.如权利要求12所述的制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述延伸部突出于所述漏极的所述第二侧边的一假想延伸线之外。

14.如权利要求13所述的制作薄膜晶体管元件的源极/漏极与通道的方法，其特征在于，所述延伸部的一长度介于0.2微米至3微米之间。