CN102969311A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN102969311A CN102969311A CN2012104929624A CN201210492962A CN102969311A CN 102969311 A CN102969311 A CN 102969311A CN 2012104929624 A CN2012104929624 A CN 2012104929624A CN 201210492962 A CN201210492962 A CN 201210492962A CN 102969311 A CN102969311 A CN 102969311A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- dielectric spacer
- drain electrode
- layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 94
- 239000010408 film Substances 0.000 claims description 106
- 125000006850 spacer group Chemical group 0.000 claims description 85
- 238000009413 insulation Methods 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 238000002161 passivation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000012467 final product Substances 0.000 description 3
- 229910000809 Alumel Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，提供了一种阵列基板，包括：栅线、数据线及栅线和数据线交叉定义的像素单元，每个像素单元包括：第一薄膜晶体管，还包括：第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层，用于在第一薄膜晶体管的沟道处形成一开启电压，与所述栅极提供的开启电压共同开启第一薄膜晶体管的沟道。本发明还公开了上述阵列基板的制作方法及包括上述阵列基板的显示装置。本发明通过第二薄膜晶体管为第一薄膜晶体管的沟道提了开启电压，即与第一薄膜晶体管的栅极一起形成第一薄膜晶体管的双驱动电压，使栅线提供的开启电压在相对较低的情况下也能开启第一薄膜晶体管的沟道，从而降低了功耗。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
现有技术的阵列基板包括栅线、数据线及栅线和数据线交叉定义的像素单元，每个像素单元包括：薄膜晶体管（Thin Film Transistor，TFT）、像素电极和公共电极，且每个像素单元只有一个TFT。该TFT的源极连接数据线，漏极连接像素电极，栅极由栅线驱动以开启TFT沟道，使数据线上的电压信号通过TFT施加至像素电极上。开启TFT沟道时通常需要较大的栅电极开启电压，以保证沟道处的充电电流和充电率，从而使得功耗上升。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：如何降低开启TFT时所需的功耗。
（二）技术方案
为解决上述技术问题，本发明提供了一种阵列基板，包括：栅线、数据线及栅线和数据线交叉定义的像素单元，每个像素单元包括：第一薄膜晶体管，每个像素单元还包括：第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层，所述第二薄膜晶体管用于在第一薄膜晶体管的沟道处形成一开启电压，与所述栅极提供的开启电压共同开启第一薄膜晶体管的沟道。
其中，所述第二薄膜晶体管的源漏电极层与所述第一薄膜晶体管的源漏电极层之间设有绝缘间隔层，所述第二薄膜晶体管的源极连接所述栅线及所述有源层，第二薄膜晶体管的漏极连接所述有源层，且位于所述第一薄膜晶体管的沟道区域。
其中，所述绝缘间隔层覆盖整个阵列基板，所述第二薄膜晶体管的源极通过穿过所述绝缘间隔层、有源层和栅绝缘层的第一过孔连接所述有源层和所述栅线，所述第二薄膜晶体管的漏极通过穿过所述绝缘间隔层的第二过孔连接所述有源层。
其中，穿过所述绝缘间隔层、有源层和栅绝缘层的第一过孔为阶梯孔，穿过所述绝缘间隔层的孔的直径大于穿过有源层和栅绝缘层的孔的直径。
其中，所述绝缘间隔层覆盖的区域对应为所述第二薄膜晶体管的漏极的与所述第一薄膜晶体管的源极、漏极及第一薄膜晶体管的源极和漏极之间的沟道重叠的区域，所述第二薄膜晶体管的源极通过穿过所述有源层和栅绝缘层的第一过孔连接所述栅线。
其中，还包括：与栅线同层的公共电极线，所述第二薄膜晶体管的源漏电极层与所述第一薄膜晶体管的源漏电极层之间设有绝缘间隔层，所述第二薄膜晶体管的源极连接所述公共电极线和所述有源层，所述第二薄膜晶体管的漏极连接所述有源层，且位于所述第一薄膜晶体管的沟道区域。
其中，所述绝缘间隔层覆盖整个阵列基板，所述第二薄膜晶体管的源极通过穿过所述绝缘间隔层的第三过孔连接所述有源层，且通过穿过所述绝缘间隔层及栅绝缘层的第一过孔连接所述公共电极线，所述第二薄膜晶体管的漏极通过穿过所述绝缘间隔层的第二过孔连接所述有源层。
其中，所述绝缘间隔层覆盖的区域对应为所述第二薄膜晶体管的漏极的与所述第一薄膜晶体管的源极、漏极及第一薄膜晶体管的源极和漏极之间的沟道重叠的区域，所述第二薄膜晶体管的源极通过穿过所述栅绝缘层的第一过孔连接所述公共电极线。
其中，所述第二薄膜晶体管上方还覆盖有钝化层。
本发明还提供了一种阵列基板制作方法，包括以下步骤：
在基板上形成包括栅线、栅极、栅绝缘层及有源层的图形；
形成包括数据线、第一源极及第一漏极的图形，以形成第一薄膜晶体管；
形成绝缘间隔层；
形成包括第二源极、第二漏极的图形，以形成第二薄膜晶体管，使所述第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层，第二漏极位于所述第一源极及第一漏极之间的沟道的上方。
其中，在形成绝缘间隔层时，使所述绝缘间隔层覆盖的区域对应为所述第二漏极与所述第一源极、第一漏极及第一源极和第一漏极之间的沟道重叠的区域，在形成所述绝缘间隔层之后第二薄膜晶体管之前还包括在所述栅绝缘层和有源层上位于所述第二源极的区域内形成第一过孔使暴露出所述栅线。
其中，形成绝缘间隔层覆盖整个基板，同时还包括在所述绝缘间隔层上位于所述第二源极的区域内形成第一过孔使暴露出所述栅线，位于所述第二漏极的区域内形成第二过孔使暴露出所述有源层。
其中，在形成栅线的同时，还包括形成公共电极线。
其中，在形成绝缘间隔层时，使所述绝缘间隔层覆盖的区域对应为所述第二漏极与所述第一源极、第一漏极及第一源极和第一漏极之间的沟道重叠的区域，在形成绝缘间隔层后，形成所述第二薄膜晶体管之前，在所述栅绝缘层上位于所述第二源极的区域内形成第一过孔使暴露出所述公共电极线。
其中，形成绝缘间隔层覆盖整个基板，同时还包括在所述绝缘间隔层上位于所述第二源极的区域内形成第一过孔使暴露出所述公共电极线，在所述绝缘间隔层上位于所述第二漏极的区域内形成第二过孔使暴露出所述有源层，在所述绝缘间隔层上位于所述第二源极的区域内形成第三过孔使暴露出所述有源层。
本发明还提供了一种显示装置，包括上述任一项所述的阵列基板。
（三）有益效果
本发明通过第二薄膜晶体管为第一薄膜晶体管的沟道提了开启电压，即与第一薄膜晶体管的栅极一起形成第一薄膜晶体管的双驱动电压，使栅线提供的开启电压在相对较低的情况下也能开启第一薄膜晶体管的沟道，从而降低了功耗。
附图说明
图1是本发明实施例1的一种阵列基板平面结构示意图；
图2是本发明实施例1的另一种阵列基板平面结构示意图；
图3是图1或图2中沿A-A向的剖面图；
图4是本发明实施例2的一种阵列基板平面结构示意图；
图5是本发明实施例2的另一种阵列基板平面结构示意图。
具体实施方式
本发明的阵列基板包括：栅线、数据线及栅线和数据线交叉定义的像素单元。每个像素单元包括：第一薄膜晶体管及像素电极。第一薄膜晶体管的栅极连接栅线，源极连接数据线，漏极连接像素电极。栅线驱动栅极以开启第一薄膜晶体管的沟道，使数据线上的电压信号通过第一薄膜晶体管施加至像素电极上，以显示画面。但开启第一薄膜晶体管沟道时通常需要较大的栅电极开启电压，以保证沟道处的充电电流和充电率，从而使得功耗上升。为解决此问题，本发明的阵列基板上还包括第二薄膜晶体管，该第二薄膜晶体管与第一薄膜晶体管共用栅极及有源层，在栅线驱动栅极时，用于在第一薄膜晶体管的沟道处形成一开启电压，与栅极提供的开启电压共同开启第一薄膜晶体管的沟道。由于第二薄膜晶体管和第一薄膜晶体管的共同作用，使栅线提供的开启电压在相对较低的情况下也能开启第一薄膜晶体管的沟道，从而降低了功耗。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
本实施例的阵列基板结构如图1、2和3所示，包括：栅线1、数据线2及栅线1和数据线2交叉定义的像素单元。每个像素单元包括：第一薄膜晶体管及像素电极8。第一薄膜晶体管的栅极（图中未示出）连接栅线（本实施例中第一薄膜晶体管的栅极与栅线1为一体，即栅线1，也可以是位于栅线一侧，与栅线1一体形成的凸起），源极4连接数据线2，漏极5连接像素电极8。如图3所示，栅极上方依次为栅绝缘层12和有源层3。有源层3上为源极4、漏极5及源极4和漏极5之间形成的沟道（本实施例的第一薄膜晶体管为底栅型结构，若是顶栅型，则栅极下方依次为栅绝缘层12和有源层3。有源层3下方为源极4、漏极5及源极4和漏极5之间形成的沟道）。本实施例中，还包括第二薄膜晶体管。第二薄膜晶体管的漏极7位于第一薄膜晶体管的沟道上方（本实施例的第一薄膜晶体管为底栅型结构，若是顶栅型，则第二薄膜晶体管的漏极7位于第一薄膜晶体管的沟道下方），源极6连接栅线1和有源层3，漏极7连接有源层3，形成与第一薄膜晶体管共享栅极和有源层的薄膜晶体管结构。为了避免两个薄膜晶体管源漏之间接触，第一薄膜晶体管的源极4、漏极5及沟道上方设有绝缘间隔层13。
其中，绝缘间隔层13可以只覆盖第一薄膜晶体管的漏极5、源极4及沟道上方的一块区域，如图1中虚线框所示，避免了第二薄膜晶体管的漏极7与第一薄膜晶体管的漏极5和源极4接触。且第二薄膜晶体管的源极6和漏极7直接和有源层3接触。源极6通过穿过有源层3和栅绝缘层12的第一过孔9连接栅线1。
为了方便制作，绝缘间隔层13通常覆盖整个基板，而非图1中的虚线框的小块区域。如图2所示，这种情况下，第二薄膜晶体管的源极6通过穿过绝缘间隔层13、有源层3和栅绝缘层12的第一过孔9＇连接有源层3和栅线1。漏极通过穿过绝缘间隔层13的第二过孔9＂连接有源层3。
进一步地，穿过绝缘间隔层13、有源层3和栅绝缘层12的第一过孔9＇为阶梯孔，第一过孔的穿过绝缘间隔层13的孔的直径大于穿过有源层3和栅绝缘层12的孔的直径，以使得源极6能够更好的与有源层3接触。
当栅线1输入栅极扫描信号时，为第一薄膜晶体管的沟道提供开启电压，同时也为第二薄膜晶体管的沟道提供开启电压。当第二薄膜晶体管开启的同时，其漏极7具有和栅线1相同的电压，漏极7位于第一薄膜晶体管的沟道上方，对于第一薄膜晶体管的沟道相当于栅线1和漏极7同时提供开启电压，即漏极7与栅线1一起形成第一薄膜晶体管沟道的双驱动电压，使得在第一薄膜晶体管的沟道处的电荷增多。因此，栅线1的驱动电压可以适当降低也能开启第一薄膜晶体管，从而节省了功耗。
上述阵列基板的制作方法如下：
步骤一：在基板上形成包括栅线1、栅极、栅绝缘层12及有源层3的图形。该步骤具体方式如下：
使用磁控溅射方法，在玻璃基板上制备一层厚度在
至的栅金属薄膜。栅金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属。也可以使用上述几种材料薄膜的组合结构。用栅电极掩模版通过曝光工艺和化学刻蚀工艺，在玻璃基板的一定区域上形成栅线1的图案。
然后，利用化学汽相沉积法在阵列基板上连续沉积
到
的栅绝缘层薄膜和到
的非晶硅薄膜（有源层3）。栅绝缘层12材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。用有源层的掩模版进行曝光后对非晶硅进行干法刻蚀，形成两个独立的硅孤岛。而栅金属和非晶硅之间的绝缘层起到阻挡刻蚀的作用。
步骤二：形成包括数据线2、源极4（第一源极）及漏极5（第一漏极）的图形，以形成第一薄膜晶体管。具体步骤如下：
采用和制备栅线类似的方法，在步骤一之后的基板上沉积一层类似于栅金属的厚度在
到
金属薄膜。通过源漏极的掩模版在一定区域形成数据线2、源极4及漏极5以形成第一薄膜晶体管。其中数据线2、源极4和漏极5具有相同的厚度和腐蚀后的坡度角。
步骤三：形成绝缘间隔层13。采用栅绝缘层12以及有源层3相类似的方法，在整个阵列基板上沉积一层厚度在
到
的绝缘薄膜，其材料通常是氮化硅或二氧化硅。此时栅线1上面覆盖栅绝缘层12和绝缘间隔层。而数据线2、源极4和漏极5上面覆盖有相同厚度的绝缘薄膜。
为了避免后续形成的第二薄膜晶体管的漏极7（第二漏极）与第一薄膜晶体管的源极4和漏极5接触，对绝缘薄膜采用掩膜板，进行曝光刻蚀工艺，使绝缘薄膜覆盖的区域对应为漏极7的与源极4、漏极5及源极4和漏极5之间的沟道重叠的区域，如图1中虚线框所示，从而形成绝缘间隔层13。在栅绝缘层12和有源层3上位于后续形成的第二薄膜晶体管的源极6（第二源极）的区域内形成第一过孔9使暴露出栅线1，使得后续形成的源极6能够与栅线1接触。
为了节省工艺流程，沉积的覆盖整个基板的绝缘薄膜即为绝缘间隔层13。如图2所示，形成绝缘间隔层13后通过掩膜板，进行曝光刻蚀工艺，在绝缘间隔层13上位于第二薄膜晶体管的源极6的区域内形成第一过孔9＇使暴露出栅线1，位于漏极7的区域内形成第二过孔9＂使暴露出有源层3。
其中，第一过孔9＇要穿过绝缘间隔层13、有源层3和栅绝缘层12。优选地，第一过孔9＇制作成阶梯孔，第一过孔9＇的穿过绝缘间隔层13的孔的直径大于穿过有源层3和栅绝缘层12的孔的直径，以使得源极6能够更好的与有源层3接触。在制作时只需通过半调或灰调掩膜板对需要制作阶梯孔的区域进行曝光显影、刻蚀、灰化再刻蚀工艺即可。
步骤四：在步骤三之后的基板上形成包括源极6、漏极7的图形，以形成第二薄膜晶体管，使第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层3，漏极7位于所述源极4及漏极5之间的沟道的上方。具体采用方法为：在基板上沉积一层电极层，使用掩模版，通过曝光刻蚀等工艺步骤，最终形成源极6和漏极7的图形，从而形成第二薄膜晶体管。本步骤完成后，如图1所示，源极6通过步骤三中的第一过孔9接触栅线1，源极6和漏极7直接接触有源层3。或如图2所示，源极6通过步骤三中的第一过孔9＇分别连接栅线1和有源层3，漏极7步骤三中的第二过孔9＂连接有源层3。
本步骤可以和像素电极8一起制作（像素电极8及其与第一薄膜晶体管漏极5连接的制作过程和现有的制作工艺相同，即在形成绝缘间隔层13后，在像素电极8和漏极5的接触区域形成过孔即可），即沉积透明电极后通过掩膜板制作源极6、漏极7和像素电极8。常用的透明电极为ITO或IZO，厚度在至
之间。
步骤四之后还包括在整个基板上制作钝化层的步骤，以保护阵列基板。
实施例2
本实施例的阵列基板结构如图3、4和5所示，包括：栅线1、数据线2及栅线1和数据线2交叉定义的像素单元。每个像素单元包括：第一薄膜晶体管、像素电极8及公共电极线11，公共电极线11通常与栅线1位于同一层。第一薄膜晶体管的栅极（图中未示出）连接栅线（本实施例中第一薄膜晶体管的栅极与栅线1为一体，即栅线1，也可以是与位于栅线一侧，与栅线1一体形成的凸起），源极4连接数据线2，漏极5连接像素电极8。如图3所示，栅极上方依次为栅绝缘层12和有源层3。有源层3上为源极4、漏极5及源极4和漏极5之间形成的沟道（本实施例的第一薄膜晶体管为底栅型结构，若是顶栅型，则栅极下方依次为栅绝缘层12和有源层3。有源层3下方为源极4、漏极5及源极4和漏极5之间形成的沟道）。本实施例中，还包括第二薄膜晶体管。第二薄膜晶体管的漏极7位于第一薄膜晶体管的沟道上方（本实施例的第一薄膜晶体管为底栅型结构，若是顶栅型，则第二薄膜晶体管的漏极7位于第一薄膜晶体管的沟道下方），且连接有源层3，源极6连接公共电极线11和有源层3，形成与第一薄膜晶体管共享栅极和有源层的薄膜晶体管结构。为了避免两个薄膜晶体管源漏之间接触，第一薄膜晶体管的源极4、漏极5及沟道上方设有绝缘间隔层13。
其中，绝缘间隔层13可以只覆盖第一薄膜晶体管的漏极5、源极4及沟道上方的一块区域，如图4中虚线框所示，避免了第二薄膜晶体管的漏极7与第一薄膜晶体管的漏极5和源极4接触。且第二薄膜晶体管的源极6和漏极7直接和有源层3接触。源极6通过穿过栅绝缘层12的第一过孔10连接公共电极线11。
绝缘间隔层13通常覆盖整个基板，而非图4中的虚线框的小块区域。如图5所示，这种情况下，第二薄膜晶体管的源极6通过穿过栅绝缘层12和绝缘间隔层13的第一过孔14连接公共电极线11，通过穿过绝缘间隔层13的第三过孔14＇连接有源层3，漏极7通过穿过绝缘间隔层13的第二过孔14＂连接有源层3。
当栅线1输入栅极扫描信号时，为第一薄膜晶体管的沟道提供开启电压，同时公共电极线11也输入公共电极线信号，为第二薄膜晶体管的沟道提供开启电压。当第二薄膜晶体管开启的同时，其漏极7具有和公共电极线11相同的电压，漏极7位于第一薄膜晶体管的沟道上方，对于第一薄膜晶体管的沟道相当于栅线1和公共电极线11同时提供开启电压，即栅线1和公共电极线11一起形成第一薄膜晶体管沟道的双驱动电压，使得在第一薄膜晶体管的沟道处的电荷增多。因此，栅线1的驱动电压可以适当降低也能开启第一薄膜晶体管，从而节省了功耗。
上述阵列基板的制作方法如下：
步骤一：在基板上形成包括栅线1、公共电极线11、栅极、栅绝缘层12及有源层3的图形。该步骤具体方式如下：
使用磁控溅射方法，在玻璃基板上制备一层厚度在至
的栅金属薄膜。栅金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属。也可以使用上述几种材料薄膜的组合结构。用栅电极掩模版通过曝光工艺和化学刻蚀工艺，在玻璃基板的一定区域上形成栅线1、公共电极线11及栅线的图案。
然后，利用化学汽相沉积法在阵列基板上连续沉积
到
的栅绝缘层薄膜和
到
的非晶硅薄膜（有源层3的材料）。栅绝缘层12材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。用有源层的掩模版进行曝光后对非晶硅进行干法刻蚀，形成带有两个独立的硅孤岛的图案，即有源层3。而栅金属和非晶硅之间的绝缘层起到阻挡刻蚀的作用。
步骤二：形成包括数据线2、源极4（第一源极）及漏极5（第一漏极）的图形，以形成第一薄膜晶体管。具体步骤如下：
采用和制备栅线类似的方法，在步骤一之后的基板上沉积一层类似于栅金属的厚度在
到金属薄膜。通过源漏极的掩模版在一定区域形成数据线2、源极4及漏极5以形成第一薄膜晶体管，还同时形成和挡光条（图中未示出）。其中数据线2、源极4、漏极5和挡光条具有相同的厚度和腐蚀后的坡度角。
步骤三：形成绝缘间隔层13。采用与栅绝缘层12以及有源层3相类似的方法，在整个阵列基板上沉积一层厚度在到的绝缘薄膜，其材料通常是氮化硅或二氧化硅。此时栅线1和公共电极线11上面覆盖栅绝缘层12和绝缘间隔层的薄膜。而数据线2、源极4、漏极5和挡光条上面覆盖有相同厚度的绝缘薄膜。
为了避免后续形成的第二薄膜晶体管的漏极7（第二漏极）与第一薄膜晶体管的源极4和漏极5接触，对绝缘薄膜采用掩膜板，进行曝光刻蚀工艺，使绝缘薄膜覆盖的区域对应为漏极7的与源极4、漏极5及源极4和漏极5之间的沟道重叠的区域，如图4中虚线框所示，从而形成绝缘间隔层13。绝缘间隔层13形成后，公共电极线11上面只覆盖栅绝缘层12，通过掩膜板，进行曝光刻蚀工艺，在栅绝缘层12上位于后续形成的源极6（第二源极）的区域内形成第一过孔10，使暴露出公共电极线11。
通常沉积的覆盖整个基板的绝缘薄膜即为绝缘间隔层13。如图5所示，这种情况下，形成绝缘间隔层13后通过掩膜板，进行曝光刻蚀工艺，在绝缘间隔层13上位于后续形成的源极6的区域内形成第一过孔14使暴露出公共电极线11，在绝缘间隔层13上位于后续形成的漏极7的区域内形成第二过孔14＂使暴露出有源层3，在绝缘间隔层13上位于源极6的区域内形成第三过孔14＇使暴露出有源层3。
步骤四：在步骤三之后的基板上形成包括源极6、漏极7的图形，以形成第二薄膜晶体管，使第二薄膜晶体管与第一薄膜晶体管共用栅极及有源层3，漏极7位于所述源极4及漏极5之间的沟道的上方。具体采用方法为：在基板上沉积一层电极层，使用掩模版，通过曝光刻蚀等工艺步骤，最终形成源极6和漏极7的图形，从而形成第二薄膜晶体管。本步骤完成后，如图4所示，源极6和漏极7直接接触有源层3，源极6通过步骤三中的第一过孔10连接到公共电极线11。或如图5所示，源极6通过步骤三中的第一过孔14和第三过孔14＇分别连接公共电极线11和有源层3，漏极7步骤三中的第二过孔14＂连接有源层3。
本步骤可以和像素电极8一起制作（像素电极8及其与第一薄膜晶体管漏极5连接的制作过程和现有的制作工艺相同，即在形成绝缘间隔层13后，在像素电极8和漏极5的接触区域形成过孔即可），即沉积透明电极后通过掩膜板制作源极6、漏极7和像素电极8。常用的透明电极为ITO或IZO，厚度在至
之间。
步骤四之后还包括在整个基板上制作钝化层的步骤，以保护阵列基板。
上述两实施例中，对于顶栅型的薄膜晶体管，其层次结构和底栅型的正好相反，其制作方法主要包括：
在基板上形成包括第二源极、第二漏极的图形；
形成绝缘间隔层；
形成包括数据线、第一源极及第一漏极的图形；
形成包括栅线、栅极、栅绝缘层及有源层的图形，以形成所述第一薄膜晶体管和第二薄膜晶体管，使所述第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层，第二漏极位于所述第一源极及第一漏极之间的沟道的下方。
其具体每一步的步骤与底栅型相似，此处不再赘述。
以上所提出实施例为不同的实现方法，也可以通过增加或减少mask次数以及选择不同的材料或材料组合来实现本发明。在具有闭合型挡光条且挡光条与纵向公共电极线相连的阵列基板上面，薄膜晶体管器件结构显然可以有各种修改和变化。
实施例3
本实施例提供了一种显示装置，包括上述任一实施例的阵列基板。该显示装置可以是：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
由于采用上述阵列基板，显示装置的功耗得到降低。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (16)
1.一种阵列基板，包括：栅线、数据线及栅线和数据线交叉定义的像素单元，每个像素单元包括：第一薄膜晶体管，其特征在于，每个像素单元还包括：第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层，所述第二薄膜晶体管用于在第一薄膜晶体管的沟道处形成一开启电压，与所述栅极提供的开启电压共同开启第一薄膜晶体管的沟道。
2.如权利要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管的源漏电极层与所述第一薄膜晶体管的源漏电极层之间设有绝缘间隔层，所述第二薄膜晶体管的源极连接所述栅线及所述有源层，第二薄膜晶体管的漏极连接所述有源层，且位于所述第一薄膜晶体管的沟道对应的区域。
3.如权利要求2所述的阵列基板，其特征在于，所述绝缘间隔层覆盖整个阵列基板，所述第二薄膜晶体管的源极通过穿过所述绝缘间隔层、有源层和栅绝缘层的第一过孔连接所述有源层和所述栅线，所述第二薄膜晶体管的漏极通过穿过所述绝缘间隔层的第二过孔连接所述有源层。
4.如权利要求3所述的阵列基板，其特征在于，穿过所述绝缘间隔层、有源层和栅绝缘层的第一过孔为阶梯孔，穿过所述绝缘间隔层的孔的直径大于穿过有源层和栅绝缘层的孔的直径。
5.如权利要求2所述的阵列基板，其特征在于，所述绝缘间隔层覆盖的区域对应为所述第二薄膜晶体管的漏极的与所述第一薄膜晶体管的源极、漏极及沟道重叠的区域，所述第二薄膜晶体管的源极通过穿过所述有源层和栅绝缘层的第一过孔连接所述栅线。
6.如权利要求1所述的阵列基板，其特征在于，还包括：与栅线同层的公共电极线，所述第二薄膜晶体管的源漏电极层与所述第一薄膜晶体管的源漏电极层之间设有绝缘间隔层，所述第二薄膜晶体管的源极连接所述公共电极线和所述有源层，所述第二薄膜晶体管的漏极连接所述有源层，且位于所述第一薄膜晶体管的沟道对应的区域。
7.如权利要求6所述的阵列基板，其特征在于，所述绝缘间隔层覆盖整个阵列基板，所述第二薄膜晶体管的源极通过穿过所述绝缘间隔层的第三过孔连接所述有源层，且通过穿过所述绝缘间隔层及栅绝缘层的第一过孔连接所述公共电极线，所述第二薄膜晶体管的漏极通过穿过所述绝缘间隔层的第二过孔连接所述有源层。
8.如权利要求6所述的阵列基板，其特征在于，所述绝缘间隔层覆盖的区域对应为所述第二薄膜晶体管的漏极的与所述第一薄膜晶体管的源极、漏极及沟道重叠的区域，所述第二薄膜晶体管的源极通过穿过所述栅绝缘层的第一过孔连接所述公共电极线。
9.如权利要求1~8中任一项所述的阵列基板，其特征在于，所述第二薄膜晶体管上方还覆盖有钝化层。
10.一种阵列基板制作方法，其特征在于，包括以下步骤：
在基板上形成包括栅线、栅极、栅绝缘层及有源层的图形；
形成包括数据线、第一源极及第一漏极的图形，以形成第一薄膜晶体管；
形成绝缘间隔层；
形成包括第二源极、第二漏极的图形，以形成第二薄膜晶体管，使所述第二薄膜晶体管与所述第一薄膜晶体管共用栅极及有源层，第二漏极位于所述第一源极及第一漏极之间的沟道的上方。
11.如权利要求10所述的阵列基板制作方法，其特征在于，在形成绝缘间隔层时，使所述绝缘间隔层覆盖的区域对应为所述第二漏极与所述第一源极、第一漏极及第一源极和第一漏极之间的沟道重叠的区域，在形成所述绝缘间隔层之后第二薄膜晶体管之前还包括在所述栅绝缘层和有源层上位于所述第二源极的区域内形成第一过孔使暴露出所述栅线。
12.如权利要求10所述的阵列基板制作方法，其特征在于，形成绝缘间隔层覆盖整个基板，同时还包括在所述绝缘间隔层上位于所述第二源极的区域内形成第一过孔使暴露出所述栅线，位于所述第二漏极的区域内形成第二过孔使暴露出所述有源层。
13.如权利要求10所述的阵列基板制作方法，其特征在于，在形成栅线的同时，还包括形成公共电极线。
14.如权利要求13所述的阵列基板制作方法，其特征在于，在形成绝缘间隔层时，使所述绝缘间隔层覆盖的区域对应为所述第二漏极与所述第一源极、第一漏极及第一源极和第一漏极之间的沟道重叠的区域，在形成绝缘间隔层后，形成所述第二薄膜晶体管之前，在所述栅绝缘层上位于所述第二源极的区域内形成第一过孔使暴露出所述公共电极线。
15.如权利要求13所述的阵列基板制作方法，其特征在于，形成绝缘间隔层覆盖整个基板，同时还包括在所述绝缘间隔层上位于所述第二源极的区域内形成第一过孔使暴露出所述公共电极线，在所述绝缘间隔层上位于所述第二漏极的区域内形成第二过孔使暴露出所述有源层，在所述绝缘间隔层上位于所述第二源极的区域内形成第三过孔使暴露出所述有源层。
16.一种显示装置，其特征在于，包括如权利要求1~9中任一项所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210492962.4A CN102969311B (zh) | 2012-11-27 | 2012-11-27 | 阵列基板及其制作方法、显示装置 |
| US14/091,313 US9281324B2 (en) | 2012-11-27 | 2013-11-26 | Array substrate, fabrication method thereof and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210492962.4A CN102969311B (zh) | 2012-11-27 | 2012-11-27 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102969311A true CN102969311A (zh) | 2013-03-13 |
| CN102969311B CN102969311B (zh) | 2015-02-11 |
Family
ID=47799354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210492962.4A Active CN102969311B (zh) | 2012-11-27 | 2012-11-27 | 阵列基板及其制作方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9281324B2 (zh) |
| CN (1) | CN102969311B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730485A (zh) * | 2013-12-27 | 2014-04-16 | 京东方科技集团股份有限公司 | 双面显示的oled阵列基板及其制备方法、显示装置 |
| CN104317126A (zh) * | 2014-11-13 | 2015-01-28 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| WO2015024318A1 (zh) * | 2013-08-22 | 2015-02-26 | 京东方科技集团股份有限公司 | 像素单元及其制造方法、阵列基板和显示装置 |
| CN106920515A (zh) * | 2015-12-24 | 2017-07-04 | 群创光电股份有限公司 | 有源矩阵有机发光二极管的驱动电路及其显示面板 |
| WO2018205740A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制作方法、电路结构、显示基板及显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3766105A4 (en) * | 2018-03-14 | 2023-08-02 | Boe Technology Group Co., Ltd. | METHOD FOR TRANSFERRING A PLURALITY OF LIGHT EMITTING MICRO-DIODES TO A TARGET SUBSTRATE, MATRIX SUBSTRATE AND ASSOCIATED DISPLAY APPARATUS |
| CN111681954A (zh) * | 2020-06-05 | 2020-09-18 | 信利半导体有限公司 | 一种通过干法刻蚀改善山水mura的方法和tft基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030141504A1 (en) * | 2001-11-16 | 2003-07-31 | Hideaki Kuwabara | Semiconductor device and manufacturing method thereof |
| CN101950755A (zh) * | 2010-07-22 | 2011-01-19 | 友达光电股份有限公司 | 像素结构以及有机发光元件的像素结构 |
| CN101989619A (zh) * | 2009-07-29 | 2011-03-23 | Nec液晶技术株式会社 | 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管 |
| WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070101033A (ko) * | 2006-04-10 | 2007-10-16 | 삼성전자주식회사 | 신호 구동 소자 및 이를 포함하는 표시 장치 |
| KR100977978B1 (ko) * | 2006-05-25 | 2010-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
| CN101989919A (zh) | 2009-08-06 | 2011-03-23 | 中兴通讯股份有限公司 | 本地诊断和维护软件系统及相应的诊断、维护方法及系统 |
| KR101732988B1 (ko) * | 2010-05-20 | 2017-05-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법 |
| US8766253B2 (en) * | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2012
- 2012-11-27 CN CN201210492962.4A patent/CN102969311B/zh active Active
-
2013
- 2013-11-26 US US14/091,313 patent/US9281324B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030141504A1 (en) * | 2001-11-16 | 2003-07-31 | Hideaki Kuwabara | Semiconductor device and manufacturing method thereof |
| CN101989619A (zh) * | 2009-07-29 | 2011-03-23 | Nec液晶技术株式会社 | 薄膜晶体管基底和用于薄膜晶体管基底的薄膜晶体管 |
| WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
| CN101950755A (zh) * | 2010-07-22 | 2011-01-19 | 友达光电股份有限公司 | 像素结构以及有机发光元件的像素结构 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015024318A1 (zh) * | 2013-08-22 | 2015-02-26 | 京东方科技集团股份有限公司 | 像素单元及其制造方法、阵列基板和显示装置 |
| US9508755B2 (en) | 2013-08-22 | 2016-11-29 | Boe Technology Group Co., Ltd. | Pixel unit and method of fabricating the same, array substrate and display device |
| CN103730485A (zh) * | 2013-12-27 | 2014-04-16 | 京东方科技集团股份有限公司 | 双面显示的oled阵列基板及其制备方法、显示装置 |
| CN103730485B (zh) * | 2013-12-27 | 2016-09-07 | 京东方科技集团股份有限公司 | 双面显示的oled阵列基板及其制备方法、显示装置 |
| US9478595B2 (en) | 2013-12-27 | 2016-10-25 | Boe Technology Group Co., Ltd. | Double-sided display OLED array substrate, its manufacturing method, and display device |
| CN104317126A (zh) * | 2014-11-13 | 2015-01-28 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN104317126B (zh) * | 2014-11-13 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN106920515A (zh) * | 2015-12-24 | 2017-07-04 | 群创光电股份有限公司 | 有源矩阵有机发光二极管的驱动电路及其显示面板 |
| WO2018205740A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管结构及其制作方法、电路结构、显示基板及显示装置 |
| US11315960B2 (en) | 2017-05-11 | 2022-04-26 | Boe Technology Group Co., Ltd. | Thin film transistor structure and manufacturing method thereof, circuit structure, display substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US9281324B2 (en) | 2016-03-08 |
| CN102969311B (zh) | 2015-02-11 |
| US20140145200A1 (en) | 2014-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
| US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN106684155A (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| CN202631914U (zh) | 一种阵列基板及显示装置 | |
| CN104865726A (zh) | 一种阵列基板、显示面板、显示装置以及制备方法 | |
| CN103472646A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104201152A (zh) | 制作显示面板的方法 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN103681696A (zh) | 一种电极引出结构、阵列基板以及显示装置 | |
| CN105093763A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
| CN103383945A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103018977A (zh) | 一种阵列基板及其制造方法 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN105097840A (zh) | 一种阵列基板、其制作方法、液晶显示面板及显示装置 | |
| CN102629590B (zh) | 一种薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |