CN202631914U - 一种阵列基板及显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板及显示装置，涉及低温多晶硅高级超维场转换显示技术领域。该阵列基板包括：栅电极层、多晶硅层、源漏电极层、公共电极层、像素电极层、及存储电容，其特征在于，所述存储电容的第一电极设置于所述公共电极层，第二电极设置于所述栅电极层。本实用新型的阵列基板及显示装置公共电极层与多晶硅层同层，且储存电容的一个电极直接用与公共电极同层且同材料的金属电极，在达到相同的存储电容下可以减小存储电容的面积，从而提高开口率，显示品质得以提高。

Description

一种阵列基板及显示装置

技术领域

本实用新型涉及低温多晶硅高级超维场转换显示技术领域，尤其涉及一种阵列基板及显示装置。

背景技术

薄膜晶体管液晶显示器（Thin Film Transistor-LCD，TFT-LCD）可分为多晶硅（Poly-Si，P-Si）TFT-LCD与非晶硅（a-Si）TFT-LCD，两者的差异在于电晶体特性不同。P-Si的分子结构在一颗晶粒（Grain）中的排列状态是整齐而有方向性的，因此电子移动率比排列杂乱的非晶硅快了200-300倍。P-Si产品主要包含高温多晶硅（HTPS）与低温多晶硅（Low Temperature Poly-Silicon，LTPS）两种产品。

LTPS技术是新一代的TFT显示器制造流程，主要是通过准分子激光退火工艺（Excimer Laser Anneal）将a-Si薄膜转变为P-Si薄膜层。LTPS LCD具有更快的响应时间，更高的分辨率，因此具有更佳的画面显示品质。在形成显示装置外围的电路时使用LTPS技术，能够减少集成电路（IC），简化显示装置的外围，进而实现窄边框技术。

高级超维场转换技术（ADvanced Super Dimension Switch，ADS）是平面电场宽视角核心技术，其通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率，并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，应用高级超维场转换技术的TFT-LCD具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、以及无挤压水波纹（Push Mura）等优点。

低温多晶硅LTPS LCD结合平面电场宽视角技术由于其较佳的品质，产品覆盖智能手机、平板电脑（PAD）、数码像机、笔记本电脑、汽车导航系统等多种高端智能移动互联产品。

传统的LTPS ADS TFT-LCD阵列基板的结构示意图如图1所示，包括：玻璃基板101、缓冲层（Buffer Layer）102、存储电容的第一电极103（通过掺杂P-Si层形成，掺杂降低了P-Si的电阻，该部分与栅电极层的公共电极形成电容）、P-Si层104、金属氧化物半导体（Metal-Oxide-Semiconductor，MOS）电路的轻掺杂漏极（LightlyDoped Drain，LDD）部分105、CMOS掺杂部分106、栅极绝缘层107、栅电极108、存储电容的第二电极109、层间绝缘层110、源电极118、漏电极111、第二绝缘层112、过孔113、连接电极114、公共电极115（透明的氧化铟锡ITO或氧化铟锌IZO）、钝化层116、以及像素电极（透明的氧化铟锡ITO或氧化铟锌IZO）117。其中，存储电容的第一电极103、MOS电路的LDD部分105以及掺杂部分106均形成在P-Si层104，通过对将要形成存储电容的第一电极的位置处的P-Si进行掺杂形成该存储电容的第一电极103，其与公共电极存储电容部分109之间形成的LTPS额外的存储电容用于补偿原有存储电容的不足。像素电极117与公共电极部分115之间形成ADS技术中的多维电场。

上述阵列基板的制备工艺如下：

A1.在玻璃基板101上沉积缓冲层102，在缓冲层102上面沉积a-Si层，通过多晶硅工艺将a-Si层转化为P-Si层104；经过第一次光罩（Mask）工艺制作多晶硅层孤岛；

A2.经过第二次光罩工艺和掺杂工艺制作存储电容的第一电极103，此过程中要求掺杂需要浓度高、电阻较低；

A3.在P-Si层104上方沉积栅极绝缘层107；

A4.在栅极绝缘层107上方沉积栅极金属层，通过第三次光罩工艺、刻蚀和掺杂工艺，对周边GOA区域的PMOS部分的栅极构图，并进行PMOS掺杂（图中未标出）；

A5.通过第四次光罩工艺、刻蚀和掺杂工艺，对GOA区域和像素区域的NMOS部分的栅极进行构图（包括栅电极108和存储电容的第二电极109），形成MOS电路的LDD部分105；

A6.对像素区域和GOA区域进行NMOS掺杂，掺杂后像素区域形成掺杂部分106；

A7.在栅极金属层上方沉积层间绝缘层110，通过第五次光罩工艺制作接触孔；

A8.沉积源漏电极层，并通过第六次光罩工艺形成源电极118和漏电极111；

A9.在源漏电极层上方涂覆有机树脂材料以形成该第二绝缘层112，通过第七次光罩工艺形成过孔113；

A10.在第二绝缘层112上方沉积第一ITO层作为公共电极层，通过第八次光罩工艺形成公共电极115和连接电极114；

A11.在第一ITO层上方沉积钝化层116，通过第九次光罩工艺制作过孔；

A11.在钝化层116上面沉积第二ITO层作为像素电极层，通过第十次光罩工艺形成像素电极117。

按照上述方法制作LTPS ADS-LCD的阵列基板工艺复杂性高，且至少需要10次光罩（即10次光罩显影刻蚀制造工艺）工艺，因而制造成本偏高。

实用新型内容

（一）要解决的技术问题

本实用新型要解决的技术问题是：提供一种在达到相同的存储电容下可以减小存储电容的面积，从而提高开口率及显示品质的阵列基板、显示面板以及显示装置。

（二）技术方案

为解决上述问题，本实用新型提供了一种阵列基板，包括：栅电极层、多晶硅层、源漏电极层、公共电极层、像素电极层、及存储电容，其特征在于，所述存储电容的第一电极设置于所述公共电极层，第二电极设置于所述栅电极层。

优选地，所述存储电容的所述第一电极为与所述公共电极层同材料的金属电极。

优选地，所述公共电极层与所述多晶硅层在同一层。

优选地，所述阵列基板的栅极绝缘层设置在所述栅电极层以及所述多晶硅层之间。

优选地，所述多晶硅层包括：互补金属氧化物半导体CMOS掺杂区以及轻掺杂漏极区。

优选地，所述阵列基板还包括层间绝缘层以及所述源漏电极层，所述层间绝缘层设置在所述栅电极层上方，所述源漏电极层设置在所述层间绝缘层上方。

优选地，所述源漏电极层包括源电极、漏电极以及连接电极，所述连接电极一端连接所述CMOS掺杂区，另一端连接所述存储电容的第一电极。

优选地，所述阵列基板的钝化层设置在所述源漏电极层与所述像素电极层之间，所述像素电极层通过过孔与所述漏电极连接。

本实用新型还提供了一种显示装置，包括上述阵列基板。

（三）有益效果

本实用新型的阵列基板及显示装置公共电极层与多晶硅层同层，且储存电容的一个电极直接用与公共电极同层且同材料的金属电极，减少了一次对多晶硅的掺杂工艺，及对其形成掺杂区的光罩显影工艺，且由于存储电容部分使用了金属材料，在达到相同的存储电容下可以减小存储电容的面积，从而提高开口率，显示品质得以提高。此外，由于省去了第二绝缘层的制作，减少了一次过孔制作的工艺，仅通过八次光罩工艺即可制备完成，相比传统技术，大幅降低了成本。

附图说明

图1为传统的LTPS ADS-LCD的结构示意图；

图2（a）-2（g）为依照本实用新型一种实施方式的阵列基板的制备工艺流程图。

具体实施方式

本实用新型提出的阵列基板、显示面板以及显示装置，结合附图及实施例详细说明如下。

本实施例提供一种阵列基板，该阵列基板还包括一存储电容，存储电容的第一电极设置于所述公共电极层，第二电极设置于所述栅电极层。

如图2（g）所示，依照本实用新型一种实施方式的采用LTPS技术的阵列基板自基板101（该基板可为玻璃基板或石英基板等任意透明的基板，在本实施方式中优选为玻璃基板）向上依次包括：缓冲层201、多晶硅层104、栅极绝缘层205、栅电极层、层间绝缘层210、源漏电极层、钝化层218、以及像素电极层220。该阵列基板还包括公共电极层，该公共电极层与多晶硅层104同层。在本实施方式的阵列基板中，公共电极层包括公共电极203（可为ITO或IZO）以及存储电容的第一电极204，第一电极204可以使用与公共电极相同的金属材料；栅电极层包括栅电极206以及存储电容的第二电极207；源漏电极层包括源电极215、漏电极216以及连接电极217；多晶硅层包括互补金属氧化物半导体CMOS掺杂区209以及轻掺杂漏极区208；连接电极217的一端连接CMOS掺杂区209，另一端连接存储电容的第一电极204；栅极绝缘层205设置在栅电极层以及多晶硅层104之间；层间绝缘层210设置在栅电极层上方，源漏电极层设置在层间绝缘层上方；钝化层218设置在层间绝缘层210与像素电极层220之间，且像素电极层220通过过孔与漏电极216连接。公共电极203与像素电极层220上的狭缝电极221之间形成ADS显示技术中的多维电场。与传统的采用LTPS技术的阵列基板相比，公共电极层与多晶硅层同层减少了为了形成存储电容而对P-Si掺杂的工艺、对其形成掺杂区的光罩显影工艺、图1中第二绝缘层112的沉积工艺、以及为连接像素电极117而进行的过孔的光罩显影、刻蚀、光感胶剥离工艺。

在本实施方式中，公共电极层203还可以设置在层间绝缘层210上方，或者设置在栅极绝缘层205上方，当然，本领域技术人员可以根据需要将公共电极层203设置在不同的膜层之间。

在本实施方式的阵列基板中，公共电极层可为ITO或IZO，其厚度优选为

公共电极层包含存储电容的第一电极204以及公共电极203。该存储电容的第二电极207与栅电极206同层。多晶硅层104包括互补金属氧化物半导体（CMOS）掺杂区209、轻掺杂漏极LDD区208，与传统技术相比，简化了该层结构，省去了存储电容的第一电极103部分。第一电极204与公共电极203采用同种材料且在同一道工序中制备，从而代替了图1所示的传统的阵列基板中同样位置上作为存储电容一个电极的P-Si存储电容部分103，减少了存储电容部分103的P-Si的掺杂工艺，及对其形成掺杂区的光罩显影工艺，且相比传统工艺的掺杂需要浓度高的缺点，本实施方式的阵列基板直接用透明金属的第一电极204代替了P-Si的存储电容第一电极103，在达到相同的存储电容下可以减小存储电容的面积，从而提高开口率。

源漏电极层可以为钼Mo、铝Al、铝钕合金AlNd、钛Ti中的一种或几种的组合，该层厚度优选为且包括源电极215、漏电极216以及连接电极217，连接电极217通过层间绝缘层210上形成的过孔（孔直径优选为2~8μm），且连接电极217的一端连接CMOS掺杂区209，另一端连接存储电容的第一电极204。

像素电极层220的厚度优选为

每个像素电极包括多个狭缝电极221，且每个狭缝电极221之间的间隔为2~5μm，每个狭缝的宽度为2~5μm，且每个像素电极优选地对应狭缝电极221的个数为2~5个，但不限于此。像素电极层220通过过孔与漏电极216连接。

此外，在本实施方式的阵列基板中，钝化层218可为氮化硅SiNx、SiOx中的一种或两种的组合，且钝化层218的厚度优选为0.2~2μm。

如图2（a）-2（g）所示，上述阵列基板的制备工艺包括如下步骤：

S1.在玻璃基板101上形成多晶硅孤岛。该步骤进一步包括：

S1.1如图2（a）所示，在玻璃基板101上沉积缓冲层201；

S1.2在缓冲层201上沉积a-Si层，通过多晶硅工艺将a-Si层转化为P-Si层；

S1.3进行第一次光罩刻蚀工艺，形成P-Si层104的多晶硅孤岛202。

S2.形成存储电容的第一电极204以及公共电极层203。具体地，包括步骤：

S2.1如图2（b）所示，在完成步骤S1的基板上沉积一层ITO透明电极层，使其厚度在

之间；

S2.2进行第二次光罩刻蚀工艺，形成存储电容的第一电极204以及公共电极层203。

S3.形成栅电极206（以驱动下面的多晶硅开关104）、存储电容的第二电极207、CMOS掺杂区209以及LDD区208，并使第二电极207与下面的第一电极204位置对应。具体地包括步骤：

S3.1如图2（c）所示，在完成步骤S2的基板上沉积一层栅极绝缘层205；

S3.2在栅极绝缘层205上沉积一层栅电极层，通过第三次光罩、刻蚀和掺杂工艺，对周边GOA区域的PMOS部分的栅极构图，并进行PMOS掺杂（图中未标出）；

S3.3通过第四次光罩、刻蚀以及掺杂工艺形成对周边GOA区域和像素区域的NMOS部分的栅极进行构图（包括栅电极206（以驱动下面的多晶硅开关104）、存储电容的第二电极207，使第二电极207与下面的第一电极204位置对应）；

S3.4对像素区域和GOA区域进行NMOS掺杂，掺杂后像素区域形成CMOS掺杂区209，以及NMOS电路的LDD部分208。

S4.如图2（d）所示，在完成步骤S3的基板上沉积层间绝缘层210，通过第五次光罩刻蚀工艺，在层间绝缘层210上刻蚀过孔211、212、213和214。

S5.如图2（e）所示，在完成步骤S4的基板上沉积一层金属层，通过第六次光罩刻蚀工艺，形成源电极215、漏电极216以及连接电极217。

S6.如图2（f）所示，在完成步骤S5的基板上制作钝化层218，该钝化层218可以为SiNx、SiOx中的一种或两种的组合，该层的厚度可以为0.2~2μm，通过第七次光罩刻蚀工艺，形成过孔219。

S7.如图2（g）所示，在完成步骤S6的基板上制作一层像素电极层220，通过过孔219连接漏电极216和像素电极层220，并通过第八次光罩刻蚀工艺形成像素电极层上的狭缝电极221，狭缝电极221和公共电极层203上的公共电极之间形成超级维场电场ADS显示技术中的多维电场。

本实用新型还提供了一种包括上述阵列基板的显示装置。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。

以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。

Claims (9)

1.一种阵列基板，包括：栅电极层、多晶硅层、源漏电极层、公共电极层、像素电极层、及存储电容，其特征在于，所述存储电容的第一电极设置于所述公共电极层，第二电极设置于所述栅电极层。

2.如权利要求1所述的阵列基板，其特征在于，所述存储电容的所述第一电极为与所述公共电极层同材料的金属电极。

3.如权利要求1所述的阵列基板，其特征在于，所述公共电极层与所述多晶硅层在同一层。

4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板的栅极绝缘层设置在所述栅电极层以及所述多晶硅层之间。

5.如权利要求4所述的阵列基板，其特征在于，所述多晶硅层包括：互补金属氧化物半导体CMOS掺杂区以及轻掺杂漏极区。

6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板包括层间绝缘层以及所述源漏电极层，所述层间绝缘层设置在所述栅电极层上方，所述源漏电极层设置在所述层间绝缘层上方。

7.如权利要求6所述的阵列基板，其特征在于，所述源漏电极层包括源电极、漏电极以及连接电极，所述连接电极一端连接所述CMOS掺杂区，另一端连接所述存储电容的第一电极。

8.如权利要求7所述的阵列基板，其特征在于，所述阵列基板的钝化层设置在所述源漏电极层与所述像素电极层之间，所述像素电极层通过过孔与所述漏电极连接。

9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。

Images