CN110379822B - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN110379822B CN110379822B CN201910662788.5A CN201910662788A CN110379822B CN 110379822 B CN110379822 B CN 110379822B CN 201910662788 A CN201910662788 A CN 201910662788A CN 110379822 B CN110379822 B CN 110379822B
- Authority
- CN
- China
- Prior art keywords
- array substrate
- metal layer
- layer
- display area
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 165
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 230000003068 static effect Effects 0.000 claims abstract description 102
- 230000005611 electricity Effects 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims description 129
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 38
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 12
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 36
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000008054 signal transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示面板和显示装置，该阵列基板包括显示区和围绕显示区设置的非显示区，非显示区内设置有静电防护线和公共线，静电防护线与公共线异层设置且相互电性连接，且静电防护线的所在层位于显示区内数据线的所在层的下方。本发明能够有效消除阵列基板内GIP电路内积累的静电，避免发生静电击穿现象，维持阵列基板内栅极信号的正常传输，提高阵列基板的良率，保证显示面板的显示稳定性，增强显示装置的显示效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板和显示装置。
背景技术
在目前的显示技术领域中，TFT-LCD(Thin Flim Transisitor-Liquid CrystalDisplay)薄膜晶体管液晶显示器和OLED(Organic Light Emitting Diode)有机发光二极管显示器具有不同的发光原理，是目前市场中较为主流的两种显示器。
上面两种显示器内均设置有阵列基板，阵列基板的良率直接影响显示器的显示性能。阵列基板一般包括玻璃基板和设置在玻璃基板上的薄膜晶体管层，位于显示区域(Active Area，AA区)内的薄膜晶体管层中铺设有大量的数据信号线，位于非显示区(非AA区)内设置有公共线VSS以及GIP电路(Gate in panel，门面板)，公共线VSS与AA区内的低电平信号线VSS连接，GIP电路与AA区内的栅极信号线连接，用于控制AA区的显示过程。在阵列基板的制程中，公共线VSS和GIP电路设置过程一般是在形成源漏极的第三金属层之前完成。
然而在设置第三金属层之前，GIP电路内部容易产生和积累静电，静电积累量较大时发生静电击穿(Electro-Static Discharge，ESD)现象，导致显示区域内栅极信号传输异常，严重影响阵列基板的良率以及显示面板的显示效果。
发明内容
为了解决背景技术中提到的至少一个问题，本发明提供一种阵列基板及其制备方法、显示面板和显示装置，能够有效消除阵列基板内GIP电路内积累的静电，避免发生静电击穿现象，维持阵列基板内栅极信号的正常传输，提高阵列基板的良率，保证显示面板的显示稳定性，增强显示装置的显示效果。
为了实现上述目的，第一方面，本发明提供一种阵列基板，包括显示区和围绕显示区设置的非显示区，非显示区内设置有静电防护线和公共线，静电防护线与公共线异层设置且相互电性连接，且静电防护线的所在层位于显示区内数据线的所在层的下方。
本发明提供的阵列基板，通过在设置数据线之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
在上述的阵列基板中，可选的是，阵列基板包括衬底基板，衬底基板上设置有彼此相对的第一电极层和第二电极层，显示区和非显示区形成在第一电极层和第二电极层之间。
通过在阵列基板的第一电极层和第二电极层之间形成显示区和非显示区，并且非显示区围绕显示区设置，从而利于非显示区内的驱动电路与显示区内的信号线电连接，减小了阵列基板的制备难度。
在上述的阵列基板中，可选的是，第一电极层和第二电极层之间的显示区内依次设置有多晶硅层、第一金属层、源极、漏极、第二金属层和第三金属层。
第一金属层形成阵列基板的栅极，第二金属层形成阵列基板的电容，第三金属层形成阵列基板的数据线。
第一电极层和第二电极层之间的非显示区内设置有多晶硅层、第一金属层和/或第二金属层，多晶硅层、第一金属层和/或第二金属层形成静电防护线。
通过在非显示区内设置多晶硅层、第一金属层和/或第二金属层，并将多晶硅层、第一金属层和/或第二金属层作为静电防护线，从而可以简化阵列基板的结构，减小其制备难度，提高制备效率。
在上述的阵列基板中，可选的是，静电防护线和公共线在衬底基板上的投影至少部分重叠。
这样的设置可以减小静电防护线与公共线电连接的难度，并且利于减小非显示区的面积。
在上述的阵列基板中，可选的是，静电防护线与公共线通过过孔连接，静电防护线和公共线在衬底基板上的投影的重叠区域覆盖过孔在衬底基板的投影。
这样的设置可以减小过孔在阵列基板内的设置难度，并且减小过孔的延伸长度，避免过孔内的传输的静电对阵列基板内的其他结构产生影响，提高阵列基板的制备效率和结构稳定性。
在上述的阵列基板中，可选的是，非显示区内设置有栅极驱动电路，栅极驱动电路与显示区内的栅极电连接。
这样的设置减小栅极驱动电路与栅极电连接的难度，并且利用非显示区内的静电防护线提高栅极驱动电路的静电防护能力，保证阵列基板中栅极驱动信号的正常传输。
在上述的阵列基板中，可选的是，非显示区内设置有静电防护器件，静电防护器件与栅极驱动电路电连接。
通过在非显示区内设置静电防护器件，利用静电防护器件提高栅极驱动电路的静电防护能力，保证阵列基板中栅极驱动信号的正常传输。
第二方面，本发明提供一种阵列基板的制备方法，包括：
在衬底基板的显示区内依次形成第一电极层、多晶硅层、第一金属层、源极、漏极、第二金属层、第三金属层和第二电极层；其中，第一金属层形成阵列基板的栅极，第二金属层形成阵列基板的电容，第三金属层形成阵列基板的数据线。
在衬底基板的非显示区内依次形成第一电极层、公共线、栅极驱动电路、第三金属层和第二电极层；其中，栅极驱动电路与公共线电连接。
在非显示区内形成第三金属层之前，还包括：形成多晶硅层、第一金属层和/或第二金属层，多晶硅层、第一金属层和/或第二金属层与公共线异层设置且电连接，并形成阵列基板的静电防护线。
本发明提供的阵列基板的制备方法，通过第三金属层的数据线结构设置之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
第三方面，本发明提供一种显示面板，包括上述的阵列基板。
本发明提供的显示面板，通过在阵列基板的非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率，保证显示面板的显示稳定性。
第四方面，本发明提供一种显示装置，包括上述的显示面板。
本发明提供的显示装置，通过在显示面板的阵列基板中，非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率，保证显示面板的显示稳定性，增强显示装置的显示效果。
本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的阵列基板的结构示意图；
图2为本发明实施例二提供的阵列基板的结构示意图；
图3为本发明实施例三提供的阵列基板的结构示意图；
图4为本发明实施例四提供的阵列基板的结构示意图；
图5为本发明实施例五提供的阵列基板的结构示意图；
图6为本发明实施例六提供的阵列基板的制备方法的流程示意图。
附图标记说明：
10-衬底基板；
20-第一电极层；
30-多晶硅层；
40-源极；
50-漏极；
60-第一金属层；
70-第二金属层；
80-第三金属层；
90-第二电极层；
100-公共线；
101-过孔；
102-显示区；
103-非显示区；
104-静电防护线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的优选实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
实施例一
本发明的发明人在实际研究过程中发现，目前的阵列基板中在设置数据线的制程之前，非显示区内栅极驱动电路，即GIP电路，会与显示区内的栅极连接，从而控制显示区内栅极的信号输入，调整显示区内像素单元的显示过程。然而在制程或使用过程中，由于未设置数据线，导致非显示区内产生或积累的大量静电无法通过数据线所形成的的静电环转移并释放，导致静电容易积累在GIP电路中，当静电电荷积累量较高时，会在GIP电路中引发静电击穿的现象，影响GIP电路与栅极之间的栅极控制信号的正常传输，从而影响显示区内像素单元的正常显示过程，降低了阵列基板的良率。
图1为本发明实施例一提供的阵列基板的结构示意图。基于上述的发现以及存在的技术问题，本发明实施例提供以下解决方案：参照图1所示，本发明实施例提供一种阵列基板，包括显示区102和围绕显示区102设置的非显示区103，非显示区103内设置有静电防护线104和公共线100，静电防护线104与公共线100异层设置且相互电性连接，且静电防护线104的所在层位于显示区102内数据线的所在层的下方。
需要说明的是，本实施例提供的阵列基板可以用于TFT-LCD或OLED显示器中，本实施例对该阵列基板的使用场景并不加以限制。该阵列基板包括显示区102和围绕显示区102设置的非显示区103，其中显示区102内设置有控制像素单元显示过程的薄膜晶体管层中的各种信号线结构，非显示区103内设置有驱动电路，驱动电路与显示区102内的薄膜晶体管层中的各种信号线连接，从而驱动位于显示区102内的像素单元正常显示。
为了避免在显示区102内形成数据线之前，非显示区103内积累的大量静电影响GIP电路(图中未示出)与栅极之间的信号传输，本实施例在非显示区103内设置有静电防护线104，该静电防护线104的设置所在层位于显示区102内数据线所在层的下方，即在阵列基板的制程中，在形成显示区102的数据线之前，在非显示区103内设置静电防护线104。
作为一种可实现的实施方式，该静电防护线104可以是暴露的金属线，从而利于非显示区103内产生的静电聚集在静电防护线104中。进一步地，该静电防护线104与非显示区103内的公共线100电连接，在静电聚集后，可以通过公共线100将静电防护线104中的静电进行转移并释放，从而消除非显示区103内的静电积累，以及静电积累所产生的静电击穿现象，保护了GIP电路与栅极之间稳定的信号传输，提高了阵列基板的良率。
其中，该阵列基板包括衬底基板10，衬底基板10上设置有彼此相对的第一电极层20和第二电极层90，显示区102和非显示区103形成在第一电极层20和第二电极层90之间。
具体的，第一电极层20和第二电极层90之间的显示区102内依次设置有多晶硅层30、第一金属层60、源极40、漏极50、第二金属层70和第三金属层80。
第一金属层60形成阵列基板的栅极，第二金属层70形成阵列基板的电容，第三金属层80形成阵列基板的数据线。
第一电极层20和第二电极层90之间的非显示区103内设置有多晶硅层30、第一金属层60和第二金属层70，多晶硅层30、第一金属层60和第二金属层70形成静电防护线104。
需要说明的是，该阵列基板中设置的衬底基板10为后续设置的结构层提供了稳定的基础，该衬底基板10可以选用Al2O3、SiC、Si、GaN以及ZnO等中的任意一种，本实施例对此并不加以限制。在衬底基板10上设置有相对的第一电极层20和第二电极层90，该第一电极层20可以是阳极层，第二电极层90可以是阴极层，当然在实际使用中，还可以根据需要将第一电极层20设置为阴极层，第二电极层90设置为阳极层，本实施例对此并不加以限制。
在第一电极层20上设置有源极40和漏极50，源极40和漏极50之间设置有多晶硅层30，该多晶硅层30形成源极40和漏极50之间的沟道。源极40、漏极50和多晶硅层30上设置有栅绝缘层(图中未标识)，栅绝缘层上设置有第一金属层60，该第一金属层60可以是阵列基板的栅极，与非显示区103内的GIP电路电连接。在第一金属层60所在层的上方设置有第二金属层70，第二金属层70作为阵列基板的电容。第二金属层70所在层的上方设置有第三金属层80，第三金属层80与第二电极层90电连接，第三金属层80可以作为阵列基板的数据线，该数据线与第二电极层90电连接，接收来自第二金属层70输入的数据信号。
进一步地，在第一电极层20和第二电极层90之间的非显示区103内设置有公共线100和栅极驱动电路(即GIP电路)。其中，该公共线100与第一电极层20电连接，GIP电路与显示区102内的栅极电连接。
在非显示区103内还设置有多晶硅层30、第一金属层60和第二金属层70，将其作为静电防护线104。非显示区103内的多晶硅层30、第一金属层60和第二金属层70分别与显示区102内的多晶硅层30、第一金属层60和第二金属层70同层设置。从而在制程中，只需要调整多晶硅层30、第一金属层60和第二金属层70制程中的掩膜版结构，即可在显示区102和非显示区103内同时形成多晶硅层30、第一金属层60和第二金属层70，简化阵列基板的结构，减小其制备难度，提高制备效率。
进一步地，静电防护线104和公共线100在衬底基板10上的投影至少部分重叠。
需要说明的是，基于静电防护线104与公共线100电连接，将两者在衬底基板10上的投影设置为至少部分重叠，可以将两者电连接的部分设置在重叠位置，从而减少电连接的难度。并且将静电防护线104与公共线100重叠设置可以有效减少两者在非显示区103内所占用的安装空间，从而利于减小衬底基板10的非显示区103面积，便于形成窄边框结构的显示面板。
具体的，静电防护线104与公共线100通过过孔101连接，静电防护线104和公共线100在衬底基板10上的投影的重叠区域覆盖过孔101在衬底基板10的投影。
需要说明的是，将电连接静电防护线104和公共线100的过孔101设置在两者的重叠区域内，可以减少过孔101的延伸路径，从而降低过孔101在非显示区103内的占用空间，利于显示面板形成窄边框结构。并且，基于过孔101中会流过静电防护线104传递至公共线100的静电，因此减小过孔101的延伸路径还可以避免过孔101中的静电影响非显示区103内其余结构层的设置稳定性，及时将静电转移至公共线100中，完成静电的转移和释放过程，保证阵列基板的结构稳定性。
需要指出的是，本实施例的多晶硅层30、第一金属层60和第二金属层70分别通过过孔101与公共线100直接连接，即多晶硅层30与公共线100之间设置有第一过孔，第一金属层60与公共线100之间设置有第二过孔，第三金属层80与公共线100之间设置有第三过孔。其中，第一过孔、第二过孔和第三过孔相互之间电性绝缘，这样的设置可以避免三者之间的静电传输过程相互干扰。
作为一种可实现的实施方式，非显示区103内设置有静电防护器件，静电防护器件与栅极驱动电路电连接。
需要说明的是，为进一步提高GIP电路的静电防护能力，可以在非显示区103内设置静电防护器件，该静电防护器件可以是TVS(Transient Voltage Suppresser，瞬态电压抑制器)管、压敏电阻、稳压二极管以及ESD保护电路等中的任意一种或多种，本实施例对ESD保护器件的具体类型并不加以限制，也不局限于上述示例。
本发明实施例一提供的阵列基板，通过在设置数据线之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
实施例二
图2为本发明实施例二提供的阵列基板的结构示意图。参照图2所示，在上述实施例一的基础上，本发明实施例二提供一种阵列基板，实施例二与实施例一相比，两者的区别之处在于：非显示区103内静电防护线与公共线100的连接方式并不相同。
具体的，多晶硅层30、第一金属层60和第二金属层70形成静电防护线104。静电防护线104与公共线100通过过孔101连接。
需要说明的是，本实施例中连接静电防护线104和公共线100的过孔101可以包括连接第二金属层70和第一金属层60的第一过孔，连接第一金属层60和多晶硅层30的第二过孔，以及连接多晶硅层30与公共线100的第三过孔。
与实施例一不同的是，实施例一中多晶硅层30、第一金属层60和第二金属层70分别通过过孔101结构直接与公共线100连接，各自与公共线100连接的过孔101之间相互绝缘。而本实施例中是通过过孔101将多晶硅层30、第一金属层60和第二金属层70彼此相连，而后再与公共线100连接，这样的设置可以有效减少过孔101在非显示区103内所占用的安装空间，利于形成窄边框结构的显示面板。
其他技术特征与实施例一相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例二提供的阵列基板，通过在设置数据线之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
实施例三
图3为本发明实施例三提供的阵列基板的结构示意图。参照图3所示，在上述实施例一的基础上，本发明实施例三提供一种阵列基板，实施例三与实施例一相比，两者的区别之处在于：非显示区103内的静电防护线104的类型和结构并不相同。
具体的，非显示区103内设置有第二金属层70，第二金属层70形成静电防护线104。需要说明的是，本实施例中将第二金属层70作为静电防护线104，可以重点将与第二金属层70同层的或周围的静电通过公共线100转移或释放，从而避免GIP电路在靠近第二金属层70的区域内发生静电积累现象。
其他技术特征与实施例一相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例三提供的阵列基板，通过在设置数据线之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
实施例四
图4为本发明实施例四提供的阵列基板的结构示意图。参照图4所示，在上述实施例一的基础上，本发明实施例四提供一种阵列基板，实施例四与实施例一相比，两者的区别之处在于：非显示区103内的静电防护线104的类型和结构并不相同。
具体的，非显示区103内设置有第一金属层60，第一金属层60形成静电防护线104。需要说明的是，本实施例中将第一金属层60作为静电防护线104，可以重点将与第一金属层60同层的或周围的静电通过公共线100转移或释放，从而避免GIP电路在靠近第一金属层60的区域内发生静电积累现象。
其他技术特征与实施例一相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例四提供的阵列基板，通过在设置数据线之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
实施例五
图5为本发明实施例五提供的阵列基板的结构示意图。参照图5所示，在上述实施例一的基础上，本发明实施例五提供一种阵列基板，实施例五与实施例一相比，两者的区别之处在于：非显示区103内的静电防护线104的类型和结构并不相同。
具体的，非显示区103内设置有多晶硅层30，多晶硅层30形成静电防护线104。需要说明的是，本实施例中将多晶硅层30作为静电防护线104，可以重点将与多晶硅层30同层的或周围的静电通过公共线100转移或释放，从而避免GIP电路在靠近多晶硅层30的区域内发生静电积累现象。
其他技术特征与实施例一至实施例五相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例五提供的阵列基板，通过在设置数据线之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
实施例六
图6为本发明实施例六提供的阵列基板的制备方法的流程示意图。参照图6所示，并结合图1至图5所示，在上述实施例一至实施例五的基础上，本发明实施例六提供一种阵列基板的制备方法，具体包括：
S1：在衬底基板的显示区内依次形成第一电极层、多晶硅层、第一金属层、源极、漏极、第二金属层、第三金属层和第二电极层；其中，第一金属层形成阵列基板的栅极，第二金属层形成阵列基板的电容，第三金属层形成阵列基板的数据线。
S2：在衬底基板的非显示区内依次形成第一电极层、公共线、栅极驱动电路、第三金属层和第二电极层；其中，栅极驱动电路与公共线电连接。
S3：在非显示区内形成第三金属层之前，还包括：形成多晶硅层、第一金属层和/或第二金属层，多晶硅层、第一金属层和/或第二金属层与公共线异层设置且电连接，并形成阵列基板的静电防护线。
需要说明的是，当非显示区103内设置有多晶硅层30、第一金属层60和第二金属层70，在制备非显示区103的多晶硅层30时，可以将该多晶硅层30与显示区102内的多晶硅层30同时制备，即在掩膜版的对应显示区102内和非显示区103内均开设沉积孔，便在显示区102内和非显示区103内同时沉积形成多晶硅层30。同理可以制备第一金属层60和第二金属层70，从而可以有效简化其制备的操作过程，提高制备效率。
在本实施例中，以掩膜版和沉积的制备方式为例说明了多晶硅层30、第一金属层60和第二金属层70的形成过程，在实际使用中，用户还可以根据需要选择其他的制备方法制备多晶硅层30、第一金属层60和第二金属层70，本实施例对此并不加以限制。
进一步地，当非显示区103内设置有多晶硅层30、第一金属层60和第二金属层70中任意一者时，制程与上述过程类似，此处不再一一赘述。
其他技术特征与实施例一至实施例五相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例六提供的阵列基板的制备方法，通过第三金属层的数据线结构设置之前，在非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率。
实施例七
在上述实施例一和实施例五的基础上，本发明实施例七提供一种显示面板，包括上述的阵列基板。
具体的，该显示面板可以包括多个位于显示区的像素单元以及位于非显示区的用于控制像素单元显示过程的驱动电路，驱动电路通过信号线向像素单元传输驱动信号。
该显示面板的非显示区的驱动电路可以包括GIP电路，非显示区内还可以设置如实施例一至实施例五中任一项的静电防护线，利用该静电防护线保护非显示区内的GIP电路与显示区内的栅极之间的驱动信号的传输。
其他技术特征与实施例一至实施例五相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例七提供的显示面板，通过在阵列基板的非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率，保证显示面板的显示稳定性。
实施例八
在上述实施例一至实施例五的基础上，本发明实施例八提供一种显示装置。本实施例提供的显示装置可以为包括上述显示面板的电视、数码相机、手机、平板电脑、智能手表、电子书、导航仪等任何具有显示功能的产品或者部件。
其他技术特征与实施例一至实施例五相同，并能达到相同的技术效果，在此不再一一赘述。
本发明实施例八提供的显示装置，通过在显示面板的阵列基板中，非显示区内设置与公共线连接的静电防护线，利用静电防护线将非显示区内在制程或使用过程中产生并积累的静电转移至公共线，从而利用公共线将静电转移至阵列基板的外部，保护了非显示区内栅极驱动电路与显示区内栅极正常的信号传输，提高阵列基板的良率，保证显示面板的显示稳定性，增强显示装置的显示效果。
在本发明实施例的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括显示区和围绕所述显示区设置的非显示区，所述非显示区内设置有静电防护线和公共线，所述静电防护线与所述公共线异层设置且相互电性连接，且所述静电防护线的所在层位于所述显示区内数据线的所在层的下方。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括衬底基板，所述衬底基板上设置有彼此相对的第一电极层和第二电极层，所述显示区和所述非显示区形成在所述第一电极层和所述第二电极层之间。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一电极层和所述第二电极层之间的所述显示区内依次设置有多晶硅层、第一金属层、源极、漏极、第二金属层和第三金属层；
所述第一金属层形成所述阵列基板的栅极，所述第二金属层形成所述阵列基板的电容，所述第三金属层形成所述阵列基板的所述数据线；
所述第一电极层和所述第二电极层之间的所述非显示区内设置有所述多晶硅层、所述第一金属层和/或所述第二金属层，所述多晶硅层、所述第一金属层和/或所述第二金属层形成所述静电防护线。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述静电防护线和所述公共线在所述衬底基板上的投影至少部分重叠。
5.根据权利要求4所述的阵列基板，其特征在于，所述静电防护线与所述公共线通过过孔连接，所述静电防护线和所述公共线在所述衬底基板上的投影的重叠区域覆盖所述过孔在所述衬底基板的投影。
6.根据权利要求1-3中任一项所述的阵列基板，其特征在于，所述非显示区内设置有栅极驱动电路，所述栅极驱动电路与所述显示区内的栅极电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述非显示区内设置有静电防护器件，所述静电防护器件与所述栅极驱动电路电连接。
8.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板的显示区内依次形成第一电极层、多晶硅层、第一金属层、源极、漏极、第二金属层、第三金属层和第二电极层；其中，所述第一金属层形成所述阵列基板的栅极，所述第二金属层形成所述阵列基板的电容，所述第三金属层形成所述阵列基板的数据线；
在所述衬底基板的非显示区内依次形成所述第一电极层、公共线、栅极驱动电路、所述第三金属层和所述第二电极层；其中，所述栅极驱动电路与所述公共线电连接；
在所述非显示区内形成所述第三金属层之前，还包括：形成所述多晶硅层、所述第一金属层和/或所述第二金属层，所述多晶硅层、所述第一金属层和/或所述第二金属层与所述公共线异层设置且电连接，并形成所述阵列基板的静电防护线。
9.一种显示面板，其特征在于，包括权利要求1-7中任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910662788.5A CN110379822B (zh) | 2019-07-22 | 2019-07-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910662788.5A CN110379822B (zh) | 2019-07-22 | 2019-07-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110379822A CN110379822A (zh) | 2019-10-25 |
| CN110379822B true CN110379822B (zh) | 2022-02-18 |
Family
ID=68254893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910662788.5A Active CN110379822B (zh) | 2019-07-22 | 2019-07-22 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110379822B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128969B (zh) * | 2019-12-13 | 2021-08-24 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| CN111129094B (zh) * | 2019-12-23 | 2022-08-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111430375B (zh) * | 2020-04-01 | 2023-02-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和显示面板 |
| CN111599847B (zh) * | 2020-05-29 | 2023-06-30 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| CN112259593B (zh) * | 2020-10-22 | 2023-05-30 | 武汉华星光电技术有限公司 | 阵列基板、阵列基板的制作方法和显示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202631914U (zh) * | 2012-06-11 | 2012-12-26 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN102916009A (zh) * | 2011-08-05 | 2013-02-06 | 三星显示有限公司 | 显示衬底、制造显示衬底的方法以及具有显示衬底的液晶显示装置 |
| CN103278986A (zh) * | 2013-04-01 | 2013-09-04 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN103928456A (zh) * | 2013-12-26 | 2014-07-16 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
| CN106200172A (zh) * | 2016-07-14 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN205899212U (zh) * | 2016-07-21 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种静电保护单元、显示面板及显示装置 |
| CN107065339A (zh) * | 2016-10-27 | 2017-08-18 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN207424484U (zh) * | 2017-11-27 | 2018-05-29 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN109001950A (zh) * | 2018-09-29 | 2018-12-14 | 武汉华星光电技术有限公司 | 阵列基板以及显示装置 |
| CN109671705A (zh) * | 2018-12-26 | 2019-04-23 | 武汉天马微电子有限公司 | 一种显示面板及其显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100977978B1 (ko) * | 2006-05-25 | 2010-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조 방법 |
| TWI346926B (en) * | 2006-08-29 | 2011-08-11 | Au Optronics Corp | Esd protection control circuit and lcd |
| KR101330421B1 (ko) * | 2009-12-08 | 2013-11-15 | 엘지디스플레이 주식회사 | 게이트 인 패널 구조의 액정표시장치 |
| JP2017103408A (ja) * | 2015-12-04 | 2017-06-08 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN105428355B (zh) * | 2016-01-06 | 2019-05-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN206301112U (zh) * | 2016-10-18 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN107632474A (zh) * | 2017-10-19 | 2018-01-26 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
-
2019
- 2019-07-22 CN CN201910662788.5A patent/CN110379822B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916009A (zh) * | 2011-08-05 | 2013-02-06 | 三星显示有限公司 | 显示衬底、制造显示衬底的方法以及具有显示衬底的液晶显示装置 |
| CN202631914U (zh) * | 2012-06-11 | 2012-12-26 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN103278986A (zh) * | 2013-04-01 | 2013-09-04 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN103928456A (zh) * | 2013-12-26 | 2014-07-16 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示器 |
| CN106200172A (zh) * | 2016-07-14 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN205899212U (zh) * | 2016-07-21 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种静电保护单元、显示面板及显示装置 |
| CN107065339A (zh) * | 2016-10-27 | 2017-08-18 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN207424484U (zh) * | 2017-11-27 | 2018-05-29 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN109001950A (zh) * | 2018-09-29 | 2018-12-14 | 武汉华星光电技术有限公司 | 阵列基板以及显示装置 |
| CN109671705A (zh) * | 2018-12-26 | 2019-04-23 | 武汉天马微电子有限公司 | 一种显示面板及其显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110379822A (zh) | 2019-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110379822B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| CN107958922B (zh) | 显示基板及其制造方法、显示面板 | |
| CN100474043C (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| CN110346994B (zh) | 阵列基板和显示面板 | |
| US11581383B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| CN106773424B (zh) | 一种显示面板及显示装置 | |
| CN110286532B (zh) | 阵列基板和显示面板 | |
| US10204939B2 (en) | Display substrate, manufacturing method thereof and display device | |
| CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
| US20170271368A1 (en) | Display substrate, manufacturing method for the same, and display device | |
| CN109244269A (zh) | 显示面板及其制造方法、显示装置 | |
| CN104142593B (zh) | 阵列基板及显示装置 | |
| CN106200172B (zh) | 一种阵列基板及显示装置 | |
| CN106169482A (zh) | 一种基板及其制作方法、电子器件 | |
| US11908414B2 (en) | Display apparatus with compensation and driving method therefor | |
| CN103022052A (zh) | 一种阵列基板及显示装置 | |
| CN104090401A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101924122B (zh) | 一种有源矩阵有机发光显示器及其制造方法 | |
| EP3346327B1 (en) | Array substrate and display component | |
| CN101840121A (zh) | 阵列基板及其制造方法 | |
| CN210723028U (zh) | 显示面板、显示装置 | |
| CN103413834A (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN108257974B (zh) | 阵列基板、显示装置以及制备阵列基板的方法 | |
| US20240147786A1 (en) | Display substrate and display device | |
| US11810515B1 (en) | Pixel driving circuit, display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |