CN112259593B - 阵列基板、阵列基板的制作方法和显示装置 - Google Patents

阵列基板、阵列基板的制作方法和显示装置 Download PDF

Info

Publication number
CN112259593B
CN112259593B CN202011142088.2A CN202011142088A CN112259593B CN 112259593 B CN112259593 B CN 112259593B CN 202011142088 A CN202011142088 A CN 202011142088A CN 112259593 B CN112259593 B CN 112259593B
Authority
CN
China
Prior art keywords
main body
signal line
common signal
pixel electrode
connecting part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011142088.2A
Other languages
English (en)
Other versions
CN112259593A (zh
Inventor
卢改平
曹志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202011142088.2A priority Critical patent/CN112259593B/zh
Publication of CN112259593A publication Critical patent/CN112259593A/zh
Application granted granted Critical
Publication of CN112259593B publication Critical patent/CN112259593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板、阵列基板的制作方法和显示装置，阵列基板包括像素电极层、公共信号线以及虚拟数据线，所述公共信号线设置于所述像素电极层的一侧；所述虚拟数据线和所述公共信号线设置于同一层，所述虚拟数据线包括主体部，所述主体部与所述公共信号线间隔设置，所述主体部的截面积小于所述公共信号线的截面积，所述主体部和所述公共信号线通过所述像素电极层电连接。本申请通过像素电极层将虚拟数据线的主体部和公共信号线电连接，避免在阵列基板制作过程中，由于虚拟数据线端部与公共信号线连接的端部较细，容易聚集大量公共信号线的电荷，导致静电冲击。

Description

阵列基板、阵列基板的制作方法和显示装置
技术领域
本申请涉及一种显示技术，特别涉及一种阵列基板、阵列基板的制作方法和显示装置。
背景技术
在阵列基板设计中，为了使得显示区到非显示区过渡平缓，一般会设置虚拟像素和虚拟数据线，在制程过程中，需要设置较大面积的公共金属走线，大面积公共金属走线容易累积电荷，而虚拟数据线往往需要和公共金属走线电连接，由于虚拟数据线线宽较细，容易造成尖端放电对阵列基板造成静电冲击。
发明内容
本申请实施例提供一种阵列基板、阵列基板的制作方法及显示装置，可以避免在阵列基板制作过程中，由于虚拟数据线尖端聚集大量公共信号线的电荷导致的静电冲击。
本申请实施例提供一种阵列基板，其包括：
像素电极层；
公共信号线，所述公共信号线设置于所述像素电极层的一侧；以及
虚拟数据线，所述虚拟数据线和所述公共信号线设置于同一层，所述虚拟数据线包括主体部，所述主体部与所述公共信号线间隔设置，所述主体部的截面积小于所述公共信号线的截面积，所述主体部和所述公共信号线通过所述像素电极层电连接。
在本申请实施例所述的阵列基板中，所述虚拟数据线和所述像素电极层之间还设置有间隔层，所述间隔层设置有过孔，所述像素电极层包括像素电极，所述主体部通过穿设于所述过孔的像素电极与所述公共信号线电连接。
在本申请实施例所述的阵列基板中，穿设于所述过孔的像素电极的两端同时连接所述主体部和所述公共信号线。
在本申请实施例所述的阵列基板中，所述过孔包括间隔设置的第一过孔的第二过孔，所述像素电极的第一端部穿设所述第一过孔和所述主体部电连接，所述像素电极的第二端部穿设所述第二过孔和所述公共信号线电连接。
在本申请实施例所述的阵列基板中，所述虚拟数据线还包括第一连接部，所述主体部和所述第一连接部间隔设置，所述主体部通过所述像素电极层和所述第一连接部电连接，所述第一连接部与所述公共信号线邻接，所述第一连接部的截面积大于所述主体部的截面积。
在本申请实施例所述的阵列基板中，所述虚拟数据线还包括第二连接部，所述第二连接部和所述主体部间隔设置，所述主体部设置于所述第一连接部和所述第二连接部之间，所述主体部通过所述像素电极层和所述第二连接部电连接，所述第二连接部和公共信号线邻接，所述主体部通过第一连接部、所述第二连接部以及所述像素电极层与所述公共信号线电连接。
在本申请实施例所述的阵列基板中，所述阵列基板包括显示区域和非显示区域，所述主体部和所述第一连接部设置于所述显示区域，所述公共信号线设置于所述非显示区域，且围绕所述显示区域设置。
本申请实施例还提供一种阵列基板的制作方法，其包括：
提供一基板；
在所述基板上设置绝缘层；
在所述基板上设置公共信号线；
在所述绝缘层上设置虚拟数据线的主体部，所述主体部和所述公共信号线间隔设置，所述主体部的截面积小于所述公共信号线的截面积；
将所述像素电极层设置于所述虚拟数据线的主体部上，所述主体部和所述公共信号线通过所述像素电极层电连接。
在本申请实施例还提供一种显示装置，其包括：
阵列基板，所述阵列基板如上所述的阵列基板；以及
柔性线路板，所述柔性线路板和所述阵列基板电连接。
本申请通过像素电极层将虚拟数据线的主体部和公共信号线电连接，避免在阵列基板制作过程中，由于虚拟数据线与公共信号线连接的端部较细，容易聚集大量公共信号线的电荷，导致静电冲击。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本申请实施例提供的阵列基板的第一种结构示意图。
图2为图1示例中局部A的剖面图。
图3为本申请实施例提供的阵列基板的第二种结构示意图。
图4为图3示例中局部B的剖面图。
图5为本申请实施例提供的阵列基板的第三种结构示意图。
图6为图5示例中局部C的放大示意图。
图7为图6示例中局部C的剖面图。
图8为本申请实施例提供的阵列基板的制作方法的流程示意图。
图9为本申请实施例提供的显示装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请实施例提供的阵列基板的第一结构示意图。图2为图1局部A的剖面图。
本申请提供的阵列基板10包括像素电极层100、公共信号线121以及虚拟数据线300，公共信号线121设置于像素电极层100的一侧；虚拟数据线300和公共信号线121设置于同一层，虚拟数据线300包括主体部320，主体部320与公共信号线121间隔设置，主体部320的截面积小于公共信号线121的截面积，主体部320和公共信号线121通过像素电极层100电连接。
其中，虚拟数据线(Dummy Data Line)是为了保证阵列基板显示区域11到非显示区域12可以过渡平缓的显示所增设的，在LCD外挂产品设计中，往往需要在外围的非显示区12设置一圈公共信号线121，向显示区11提供公共信号，而虚拟数据线300往往需要和公共信号线121连接，由于公共信号线121的面积较大，制作过程中容易累计电荷，在累计了大量电荷后，容易在线宽较细的地方产生尖端放电的现象，而虚拟数据线基于阵列基板的空间利用率的考虑，线宽一般设计得较小，因此公共信号线121累积的电荷最容易在虚拟数据的尖端聚集，然后造成尖端放电的现象，炸伤显示区域，造成显示异常。为了解决该问题，本申请实施例提供一种阵列基板，在阵列基板制作过程中，先将虚拟数据线和主体部和公共信号线间隔设置，在制作过程最后，再通过像素电极层将虚拟数据线的主体部和公共信号线电连接，避免在阵列基板制作过程中，由于虚拟数据线与公共信号线连接的端部较细，容易聚集大量公共信号线的电荷，导致静电冲击。
在一些实施例中，虚拟数据线300和像素电极层100之间还设置有间隔层400，间隔层400设置有过孔，像素电极层100包括像素电极101，主体部320通过穿设于过孔的像素电极与公共信号线121电连接，其中，过孔包括第一过孔401和第二过孔402，像素电极100的第一端部1011穿设第一过孔401和主体部320电连接，像素电极101的第二端部1012穿设第二过孔402和公共信号线121电连接。
其中，间隔层400可以包括层叠设置的介质层410和有机平坦层420，通过在介质层410形成介质过孔以及在有机平坦层形成有机过孔，并将介质过孔和有机过孔连通，以形成第一过孔401，可以理解的是，第二过孔402和第一过孔401的结构类似，在此不再赘述。
在一些实施例中，阵列基板10还可以包括绝缘层200，绝缘层200铺设于基板上，虚拟数据线300设置在绝缘层200和间隔层400之间。
在一些实施例中，穿设于过孔的像素电极的两端同时连接主体部和公共信号线，请继续参阅图3和图4，图3为本申请实施例提供的阵列基板的第二种结构示意图。图4为图3示例中局部B的剖面图。
间隔层400可以包括层叠设置的介质层410和有机平坦层420，通过在介质层410形成一个介质过孔以及在有机平坦层形成一个有机过孔，并将一个介质过孔和一个有机过孔连通，以形成一个第三过孔403，在阵列基板的最后制程中，像素电极101穿过第三过孔403，同时将间隔设置且截面积不同的虚拟数据线300的主体部320和公共信号线121电连接，避免阵列基板中间制程中公共信号线121积累了大量电荷在虚拟数据线端部产生的尖端放电现象。可以理解的是，在阵列基板的最后制程时，仅通过一个过孔和像素电极就可以连通虚拟数据线的主体部和公共信号线，相比设置两个过孔的工艺来说，可以减少工艺步骤，减少生产成本。
为了进一步减少静电对于阵列基板的影响，虚拟数据线还可以包括第一连接部，请参阅图5至图7，图5为本申请实施例提供的阵列基板的第三种结构示意图，图6为图5示例中局部C的放大示意图，图7为图6示例中局部C的剖面图。
虚拟数据线300包括第一连接部310和主体部320，主体部320和第一连接部310间隔设置，主体部320通过像素电极层100和第一连接部310电连接，第一连接部310与公共信号线121邻接，第一连接部310的截面积大于主体部320的截面积。可以理解的是，在阵列基板的制作过程的最后，才通过像素电极层100将虚拟数据线300间隔设置的主体部分和第一连接部电连接，第一连接部310的截面积大于主体部320的截面积，避免在阵列基板制作过程中，直接将虚拟数据线与公共信号线连接，由于虚拟数据线与公共数据线连接的端部线宽较小，聚集大量公共信号线的电荷导致的静电冲击。
在一些实施例中，虚拟数据线300的第一连接部310的截面积小于或等于公共信号线121的截面积。可以理解的是，第一连接部310的截面积可以稍微小于公共信号线121的截面积，但大于主体部320的截面积，使得虚拟信号线300靠近公共信号线121的端部较大，避免由于虚拟数据线的线宽较小导致的尖端放电现象。
在一些实施例中，本申请虚拟数据线300和像素电极层100之间还设置有间隔层400，间隔层400设置有过孔，像素电极层100包括像素电极101，第一连接部310和主体部320通过穿设于过孔的像素电极101电连接，其中，过孔可以包括第四过孔404和第五过孔405，像素电极101包括第三端部1013和第四端部1014，第三端部1013穿设第四过孔404与第一连接部310电连接，第四端部1014穿设第五过孔405与主体部320电连接。
其中，间隔层400可以包括层叠设置的介质层410和有机平坦层420，通过在介质层410形成介质过孔以及在有机平坦层形成有机过孔，并将介质过孔和有机过孔连通，以形成第四过孔404，可以理解的是，第五过孔405和第四过孔404的结构类似，在此不再赘述。在阵列基板的最后制程中，通过像素电极将间隔设置且截面积不同的虚拟数据线300的第一连接部310和主体部320电连接，由于第一连接部310的截面积较大，不容易发生尖端放电的现象，且是在阵列基板的最后制程才通过像素电极将第一连接部310和主体部320之间电连接，避免阵列基板中间制程中公共信号线积累了大量电荷在虚拟数据线端部产生的尖端放电现象。
在一些实施例中，像素电极可以通过一个过孔将虚拟数据线的主体部和第一连接部电连接，具体结构与上述和通过一个过孔将虚拟数据线的主体部和公共信号线电连接类似，在此不再赘述。
请继续参阅图5，由于公共信号线是大面积的设置在显示区域的周围，为了减少尖端放电现象，本申请的虚拟数据线还包括第二连接部330，第二连接部330和主体部320间隔设置，主体部320设置于第一连接部310和所述第二连接部330之间，主体部320通过像素电极102和第二连接部330电连接，第二连接部330和公共信号线121邻接，主体部320通过第一连接部310、第二连接部330以及像素电极层100与公共信号线121电连接。其中，第二连接部330的截面积大于主体部320的截面积，进一步避免阵列基板中间制程中公共信号线积累了大量电荷在虚拟数据线尖端产生尖端放电现象。
可以理解的是，在间隔层对应第三部分330的位置可以设置有如上所述的过孔，相应的像素电极穿过该过孔将主体部320和第二连接部330电连接，其中，过孔可以包括第六过孔406和第七过孔407，对应的像素电极102穿设第六过孔406与主体部406电连接，且穿设第七过孔407与第二连接部330电连接，第六过孔406和第七过孔407的具体的层叠结构和第四过孔404和第五过孔405类似，在此不再赘述。
在阵列基板的最后制程中，通过像素电极101和像素电极102将间隔设置且截面积不同的虚拟数据线300的第一连接部310、主体部320以及第二连接部330电连接，由于第一连接部310和第二连接部330的截面积较大，不容易发生尖端放电的现象，且是在阵列基板的最后制程才通过像素电极将主体部320和第一连接部310以及第二连接部330之间电连接，避免阵列基板中间制程中公共信号线积累了大量电荷在虚拟数据线端部产生的尖端放电现象。
在一些实施例中，本申请的阵列基板10还包括芯片500、公共电极600、公共过孔601以及信号线700，其中，芯片500用于通过信号线700向显示区域12提供显示信号，公共电极600穿过公共过孔601与公共信号线电连接，公共信号线用于提供公共信号，使得显示区域显示正常。
可以理解的是，本申请的阵列基板还可以包括其他层叠结构，例如驱动电路层，驱动电路层可以包括驱动像素电极的一个或多个薄膜晶体管。
本申请实施例还提供一种阵列基板的制作方法，请参阅图8，图8为本申请实施例提供的阵列基板的制作方法的流程示意图。
201，提供一基板。
202，在基板上设置绝缘层。
203，在基板上设置公共信号线。
204，在绝缘层上设置虚拟数据线的主体部，主体部和公共信号线间隔设置，主体部的截面积小于公共信号线的截面积。
其中，虚拟数据线(Dummy Data Line)是为了保证阵列基板显示区域到非显示区域可以过渡平缓的显示所增设的，在LCD外挂产品设计中，往往需要在外围的非显示区设置一圈公共信号线，向显示区提供公共信号，而虚拟数据线往往需要和公共信号线连接，由于公共信号线的面积较大，制作过程中容易累计电荷，在累计了大量电荷后，容易在线宽较细的地方产生尖端放电的现象，而虚拟数据线为了阵列基板的空间利用率线宽一般涉及得较小，因此公共信号线累积的电荷最容易在虚拟数据的尖端聚集，然后造成尖端放电的现象，炸伤显示区域，造成显示异常。基于此，在绝缘层上设置虚拟数据线时，通过工艺手段将虚拟数据线和公共信号线间隔设置。可以理解的是，为了实现虚拟数据线的功能，在该制成中先将虚拟数据线断开，后续还需要将主体部和公共信号线电连接。
205，将像素电极层设置于虚拟数据线的主体部上，主体部和公共信号线通过像素电极层电连接。
在制程的最后步骤时，可以通过像素电极层的像素电极将断开的虚拟数据线的主体部和公共信号线电连接，使得虚拟数据线导通，以实现虚拟数据线的功能。
在一些实施例中，在绝缘层上设置虚拟数据线的主体部之后，还包括：
在虚拟数据线上设置间隔层；
在间隔层上设置过孔；
在将像素电极层设置于虚拟数据线的主体部上，主体部和公共信号线通过像素电极层电连接包括：
在间隔层上设置像素电极层，像素电极层包括像素电极，像素电极穿过过孔，以使主体部和公共信号线电连接。
在一些实施例中，在虚拟数据线上设置间隔层，还包括：
将有机平坦层设置于虚拟数据线上；
将介质层设置于有机平坦层上；
在有机平坦层和介质层分别设置有机过孔和介质过孔，有机过孔和介质过孔连通。
在介质层上设置像素电极层，像素电极层包括像素电极，像素电极穿过介质过孔和有机过孔使主体部和公共信号线电。
在一些实施例中，还可以通过形成虚拟数据线第一连接部的方法，进一步减少尖端放电的现象，具体的：
将虚拟数据线在不同的位置断开，以形成间隔设置的主体部和第一连接部；
在间隔层设置第一过孔和第二过孔；
将像素电极层设置于间隔层上，像素电极层包括像素电极，像素电极穿过第一过孔和主体部电连接，像素电极穿过第二过孔和公共信号线电连接。
在一些实施例中，还可以通过形成虚拟数据线第二连接部的方法，进一步减少尖端放电的现象，具体的：
将虚拟数据线在不同的位置断开，以形成间隔设置的主体部、第一连接部和第二连接部，主体部设置于第一连接部和第二连接部之间。
在间隔层设置对应的过孔。
主体部通过像素电极层和第二连接部电连接，第二连接部和公共信号线邻接，主体部通过第一连接部、第二连接部以及像素电极层与公共信号线电连接。
本申请实施例还提供一种显示装置，请参阅图9，图9为本申请实施例提供的显示装置的结构示意图。
显示装置包括阵列基板和柔性线路板，其中，阵列基板如权所述的阵列基板，该显示装置具有与前述实施例提供的阵列基板相同的有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
上述显示装置还可以包括：柔性线路板800，柔性线路板800和阵列基板10电连接。
上述显示装置还可以包括：与该阵列基板对盒的对盒基板；以及位于二者之间的液晶层。示例的，该对盒基板可以为彩膜基板；或者，当该阵列基板为COA(color filter onarray)型阵列基板，即阵列基板上制作有彩色滤色膜时，在此情况下，对盒基板相应的可以为盖板玻璃。上述显示装置还可包括提供背光的背光模组、驱动电路部分，具体结构可参见相关技术，本此处不再赘述。需要说明的是，在本公开实施例中，显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上对本申请实施例所提供的一种阵列基板、阵列基板的制作方法和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (8)

1.一种阵列基板，其特征在于，包括：
像素电极层；
公共信号线，所述公共信号线设置于所述像素电极层的一侧；以及
虚拟数据线，所述虚拟数据线和所述公共信号线设置于同一层；
所述虚拟数据线包括主体部，所述主体部与所述公共信号线间隔设置，所述主体部的截面积小于所述公共信号线的截面积，所述主体部通过所述像素电极层和所述公共信号线电连接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象；或者
所述虚拟数据线包括主体部和第一连接部，所述主体部和所述第一连接部间隔设置，所述主体部通过所述像素电极层和所述第一连接部电连接，所述第一连接部与所述公共信号线邻接，所述第一连接部的截面积大于所述主体部的截面积，所述第一连接部的截面积小于或等于所述公共信号线的截面积，所述主体部通过所述第一连接部和所述像素电极层与所述公共信号线电连接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象；或者
所述虚拟数据线包括第一连接部和第二连接部，所述第二连接部和所述主体部间隔设置，所述主体部设置于所述第一连接部和所述第二连接部之间，所述主体部通过所述像素电极层和所述第二连接部电连接，所述第二连接部和所述公共信号线邻接，所述主体部通过所述第一连接部、所述第二连接部以及所述像素电极层与所述公共信号线电连接，所述第一连接部和所述第二连接部的截面积均大于所述主体部的截面积，所述第一连接部的截面积小于或等于所述公共信号线的截面积，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象。
2.根据权利要求1所述的阵列基板，其特征在于，所述虚拟数据线和所述像素电极层之间还设置有间隔层，所述间隔层设置有过孔，所述像素电极层包括像素电极，所述主体部通过穿设于所述过孔的像素电极与所述公共信号线电连接。
3.根据权利要求2所述的阵列基板，其特征在于，穿设于所述过孔的像素电极的两端同时连接所述主体部和所述公共信号线。
4.根据权利要求2所述的阵列基板，其特征在于，所述过孔包括间隔设置的第一过孔和第二过孔，所述像素电极的第一端部穿设所述第一过孔和所述主体部电连接，所述像素电极的第二端部穿设所述第二过孔和所述公共信号线电连接。
5.根据权利要求1所述的阵列基板，其特征在于，在所述虚拟数据线包括主体部和第一连接部时，所述阵列基板包括显示区域和非显示区域，所述主体部和所述第一连接部设置于所述显示区域，所述公共信号线设置于所述非显示区域，且围绕所述显示区域设置。
6.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供一基板；
在所述基板上设置绝缘层；
在所述绝缘层上设置公共信号线；
在所述绝缘层上设置虚拟数据线的主体部，所述主体部和所述公共信号线间隔设置，所述主体部的截面积小于所述公共信号线的截面积；将像素电极层设置于所述虚拟数据线的主体部上，所述主体部和所述公共信号线通过所述像素电极层电连接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象；或者
在所述绝缘层上设置虚拟数据线的主体部和第一连接部，所述主体部和所述第一连接部间隔设置，所述第一连接部的截面积大于所述主体部的截面积，所述第一连接部的截面积小于或等于所述公共信号线的截面积；
将像素电极层设置于所述虚拟数据线的主体部和第一连接部上，所述主体部和所述第一连接部通过所述像素电极层电连接，所述第一连接部与所述公共信号线邻接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象；或者
在所述绝缘层上设置虚拟数据线的主体部、第一连接部和第二连接部，所述第二连接部和所述主体部间隔设置，所述主体部设置于所述第一连接部和所述第二连接部之间，所述第一连接部和所述第二连接部的截面积均大于所述主体部的截面积，所述第一连接部的截面积小于或等于所述公共信号线的截面积；
将像素电极层设置于所述虚拟数据线的主体部、第一连接部和第二连接部上，所述主体部和所述第二连接部通过所述像素电极层电连接，所述第二连接部和所述公共信号线邻接，所述主体部和所述公共信号线通过所述第一连接部、所述第二连接部以及所述像素电极层电连接，从而避免由于所述虚拟数据线与所述公共信号线连接的端部较细，所述公共信号线上累积的电荷在所述虚拟数据线的尖端聚集而导致的静电冲击现象。
7.根据权利要求6所述的制作方法，其特征在于，在所述绝缘层上设置虚拟数据线的主体部之后，还包括：
在所述虚拟数据线上设置间隔层；
在间隔层上设置过孔；
所述将像素电极层设置于所述虚拟数据线的主体部上，所述主体部和所述公共信号线通过所述像素电极层电连接，包括：
在所述间隔层上设置所述像素电极层，所述像素电极层包括像素电极，所述像素电极穿过所述过孔，以使所述主体部和所述公共信号线电连接。
8.一种显示装置，其特征在于，包括：
阵列基板，所述阵列基板如权利要求1-5中任一项所述的阵列基板；以及
柔性线路板，所述柔性线路板和所述阵列基板电连接。
CN202011142088.2A 2020-10-22 2020-10-22 阵列基板、阵列基板的制作方法和显示装置 Active CN112259593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011142088.2A CN112259593B (zh) 2020-10-22 2020-10-22 阵列基板、阵列基板的制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011142088.2A CN112259593B (zh) 2020-10-22 2020-10-22 阵列基板、阵列基板的制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN112259593A CN112259593A (zh) 2021-01-22
CN112259593B true CN112259593B (zh) 2023-05-30

Family

ID=74264167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011142088.2A Active CN112259593B (zh) 2020-10-22 2020-10-22 阵列基板、阵列基板的制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN112259593B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005003985A (ja) * 2003-06-12 2005-01-06 Seiko Epson Corp 電気光学装置及び電子機器並びに電気光学装置の製造方法
CN1825172A (zh) * 2005-02-24 2006-08-30 三星电子株式会社 阵列基板及其制造方法、显示面板和液晶显示装置
KR20110080905A (ko) * 2010-01-07 2011-07-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2015099046A1 (ja) * 2013-12-25 2015-07-02 京セラ株式会社 圧電基板、およびそれを用いたアセンブリ、液体吐出ヘッド、ならびに記録装置
KR20150139028A (ko) * 2014-05-30 2015-12-11 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
WO2015188472A1 (zh) * 2014-06-13 2015-12-17 京东方科技集团股份有限公司 阵列基板及其制备方法
CN106802518A (zh) * 2015-11-26 2017-06-06 三星显示有限公司 液晶显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811322B1 (ko) * 2006-04-07 2008-03-07 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
KR101192792B1 (ko) * 2006-06-29 2012-10-26 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치
KR101839334B1 (ko) * 2011-12-07 2018-03-19 엘지디스플레이 주식회사 액정 표시장치 및 그 제조방법
KR20140034960A (ko) * 2012-09-10 2014-03-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 이의 제조 방법
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102019066B1 (ko) * 2013-03-27 2019-09-06 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
JP2016057344A (ja) * 2014-09-05 2016-04-21 株式会社ジャパンディスプレイ 表示装置
KR102353329B1 (ko) * 2015-01-16 2022-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106707591A (zh) * 2017-02-28 2017-05-24 上海天马微电子有限公司 阵列基板、显示面板以及显示装置
CN207517281U (zh) * 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN207424484U (zh) * 2017-11-27 2018-05-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN110231892B (zh) * 2018-03-05 2022-05-31 瀚宇彩晶股份有限公司 触控显示装置
CN110379822B (zh) * 2019-07-22 2022-02-18 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111752022B (zh) * 2020-07-14 2022-06-07 武汉华星光电技术有限公司 显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005003985A (ja) * 2003-06-12 2005-01-06 Seiko Epson Corp 電気光学装置及び電子機器並びに電気光学装置の製造方法
CN1825172A (zh) * 2005-02-24 2006-08-30 三星电子株式会社 阵列基板及其制造方法、显示面板和液晶显示装置
KR20110080905A (ko) * 2010-01-07 2011-07-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2015099046A1 (ja) * 2013-12-25 2015-07-02 京セラ株式会社 圧電基板、およびそれを用いたアセンブリ、液体吐出ヘッド、ならびに記録装置
KR20150139028A (ko) * 2014-05-30 2015-12-11 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
WO2015188472A1 (zh) * 2014-06-13 2015-12-17 京东方科技集团股份有限公司 阵列基板及其制备方法
CN106802518A (zh) * 2015-11-26 2017-06-06 三星显示有限公司 液晶显示装置

Also Published As

Publication number Publication date
CN112259593A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN111090202B (zh) 显示面板及显示装置
CN107424551B (zh) 阵列基板、异形显示器及显示装置
CN107742481B (zh) 一种异形显示面板及显示装置
EP1667090B1 (en) Electrode wiring substrate and display device
KR101108782B1 (ko) 액정 표시 장치 및 그 제조 방법
EP2249199A1 (en) Display device
US11940700B2 (en) Array substrate, display panel and display device
JP5315747B2 (ja) 表示装置
US7903207B2 (en) Display substrate comprising color filter layers formed in display and peripheral regions
US20010026345A1 (en) Liquid crystal display device implementing improved electrical lines and the fabricating method
EP2299313B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
EP3278360B1 (en) Array substrates, methods for fabricating the same, and display device containing the same
US10990232B2 (en) Touch panel and manufacturing method thereof, and touch display device
KR20160029958A (ko) 표시장치용 구동 인쇄 회로 기판 및 그를 포함하는 표시장치
CN109584776B (zh) 显示面板及显示装置
US8179494B2 (en) Liquid crystal display and substrate thereof
CN100414364C (zh) 显示装置
JP2014149429A (ja) 液晶表示装置および液晶表示装置の製造方法
CN111323977A (zh) 显示面板及显示装置
CN101872092A (zh) 液晶显示面板
WO2017022609A1 (ja) 表示パネル
CN102314029B (zh) 液晶显示面板及其制造方法
CN107797352B (zh) 阵列基板、显示面板、显示设备及阵列基板的制作方法
US20210158769A1 (en) Display Device and Method for Driving the Same
US10509281B2 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant