CN106200172B - 一种阵列基板及显示装置 - Google Patents

一种阵列基板及显示装置 Download PDF

Info

Publication number
CN106200172B
CN106200172B CN201610556649.0A CN201610556649A CN106200172B CN 106200172 B CN106200172 B CN 106200172B CN 201610556649 A CN201610556649 A CN 201610556649A CN 106200172 B CN106200172 B CN 106200172B
Authority
CN
China
Prior art keywords
electrostatic protection
transistor
protection unit
capacitor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610556649.0A
Other languages
English (en)
Other versions
CN106200172A (zh
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610556649.0A priority Critical patent/CN106200172B/zh
Publication of CN106200172A publication Critical patent/CN106200172A/zh
Application granted granted Critical
Publication of CN106200172B publication Critical patent/CN106200172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

本发明的实施例提供一种阵列基板及显示装置，涉及显示技术领域，能够实现对产品中功能导线进行有效的静电释放，又不影响其正常功能的实现。一种阵列基板，其特征在于，包括信号输入引线、第一静电保护单元、第二静电保护单元、静电防护线和公共电极线；其中，所述信号输入引线通过所述第一静电保护单元连接至所述静电防护线；所述静电防护线通过第二静电保护单元连接至所述公共电极线；所述第二静电保护单元用于隔离静电防护线或公共电极线上的直流分量；在发生静电时所述静电从所述静电防护线通过所述第二静电保护单元向所述公共电极线进行释放或所述静电从所述公共电极线通过所述第二静电保护单元向所述静电防护线进行释放。

Description

一种阵列基板及显示装置
技术领域
本发明的实施例涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
液晶显示技术广泛应用与电视、手机以及公共信息显示，液晶显示器在制造过程中或使用过程中，可能受到静电损害。
静电积累和释放是半导体领域中造成器件破坏的主要因素之一。ESD(Electro-Static discharge，静电释放)保护电路的作用是有效阻隔或疏导静电，避免器件被静电破坏。而是否能够较好的阻隔或疏导静电，关键是ESD设计方案的合理性。
ESD的击穿电压VB∝EBd，公式中EB为绝缘层击穿的临界电场，与绝缘层材料相关；d为绝缘层厚度；在材料确定的情况下，EB为常量，击穿电压VB与绝缘层厚度d成正比。
在现有的显示器制造过程中发明人发现，在产品的制程过程中，布线密集区域的功能导线，如栅线和数据线容易发生静电击穿，而通过将其与静电线路导通进行静电释放可以将这些功能导线上积累的静电释放，但是若将栅线或数据线直接与静电线路连通时，其将不能实现基本功能。
发明内容
本发明的实施例提供一种阵列基板及显示装置，能够实现对产品中功能导线进行有效的静电释放，又不影响其正常功能的实现。
第一方面，提供一种阵列基板，包括信号输入引线、第一静电保护单元、第二静电保护单元、静电防护线和公共电极线；
其中，所述信号输入引线通过所述第一静电保护单元连接至所述静电防护线；所述静电防护线通过所述第二静电保护单元连接至所述公共电极线；
所述第二静电保护单元用于隔离静电防护线或公共电极线上的直流分量；在发生静电时所述静电从所述静电防护线通过所述第二静电保护单元向所述公共电极线进行释放或所述静电从所述公共电极线通过所述第二静电保护单元向所述静电防护线进行释放。可选的，所述第一静电保护单元包含晶体管，所述第二静电保护单元用于隔离静电防护线上的直流分量具体包括：所述第二静电保护单元用于隔离所述晶体管的漏电流在所述静电防护线上形成的直流分量。
可选的，所述第二静电保护单元包括第一晶体管、第二晶体管和电容；
所述第一晶体管的栅极连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述电容的第一端，所述电容的第二端连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二晶体管的源极以及所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
可选的，所述第二静电保护单元包括第一晶体管、第二晶体管和电容；
所述第一晶体管的栅极连接所述电容的第一端，所述电容的第二端连接所述第二静电保护单元的第一端；所述第一晶体管的源极连接第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二晶体管的源极以及所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
可选的，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容和第二电容；
所述第一晶体管的栅极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述第二电容的第一端，所述第二电容的第二端连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二晶体管的源极以及所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
可选的，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容和第二电容；
所述第一晶体管的栅极连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极以及所述第二电容的第一端，所述第二电容的第二端连接所述第二静电保护单元的第二端，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
可选的，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容和第二电容；
所述第一晶体管的栅极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极以及所述第二电容的第一端，所述第二电容的第二端连接所述第二静电保护单元的第二端，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
可选的，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容、第二电容、第三电容和第四电容；
所述第一晶体管的栅极连接所述第一电容的第一端，所述第一晶体管的源连接所述第二电容的第一端，所述第一电容的第二端连接所述第二电容的第二端，所述第一电容的第二端还连接所述第二静电保护单元的第一端；
所述第二晶体管的栅极连接所述第三电容的第一端，所述第二晶体管的源极连接所述第四电容的第一端以及所述第一晶体管的漏极，所述第三电容的第二端连接所述第四电容的第二端，所述第三电容的第二端还连接所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
可选的，所述信号输入引线包括栅线和数据线。
可选的，所述电容的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
可选的，所述第一电容的两个电极和所述第二电容的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
可选的，所述第一电容的两个电极、所述第二电容的两个电极、所述第三电容的两个电极和所述第四电容的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
第二方面，提供一种显示装置，包括上述任一阵列基板。
由于该方案中信号输入引线通过第一静电保护单元连接至静电防护线时，由于静电防护线与公共电极线之间设置有第二静电保护单元，第二静电保护单元能够隔离静电防护线或公共电极线上的直流分量，避免静电防护线上产生的直流分量流入公共电极线，或者避免公共电极线上产生的直流分量流入静电防护线，可防止直流分量影响阵列基板的正常功能的实现；在发生静电时第二静电保护单元将静电从静电防护线向公共电极线进行释放或将静电从公共电极线向静电防护线进行释放。从而能够实现对产品中功能导线进行有效的静电释放，又不影响其正常功能的实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的一种阵列基板的示意性结构图；
图2为本发明的实施例提供的一种第一静电保护单元的示意性结构图；
图3为本发明的实施例提供的一种第二静电保护单元的示意性结构图；
图4为本发明的另一实施例提供的一种第二静电保护单元的示意性结构图；
图5为本发明的又一实施例提供的一种第二静电保护单元的示意性结构图；
图6为本发明的再一实施例提供的一种第二静电保护单元的示意性结构图；
图7为本发明的另一实施例提供的一种第二静电保护单元的示意性结构图；
图8为本发明的又一实施例提供的一种第二静电保护单元的示意性结构图；
图9为本发明的再一实施例提供的一种第二静电保护单元的示意性结构图；
图10为本发明的另一实施例提供的一种第二静电保护单元的示意性结构图；
图11为本发明的又一实施例提供的一种第二静电保护单元的示意性结构图；
图12为本发明的再一实施例提供的一种第二静电保护单元的示意性结构图；
图13为本发明的另一实施例提供的一种第二静电保护单元的示意性结构图；
图14为本发明的实施例提供的一种第二静电保护单元的布线图；
图15为本发明的实施例提供的如图14所示的第二静电保护单元的布线图的AA’剖面结构示意图；
图16为本发明的实施例提供的如图14所示的第二静电保护单元的布线图的BB’剖面结构示意图。
附图标记：
衬底-1；
信号输入引线-10；
栅线11；
数据线12；
第一静电保护单元-20；
静电防护线-30；
公共电极线-40；
第二静电保护单元-50；
栅极绝缘层-60；
钝化层-70。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。此外，在下述方案中采用g表示晶体管的栅极，s表示晶体管的源极、d表示晶体管的漏极。
参照图1所示，本发明的实施例提供一种阵列基板，包括信号输入引线10、第一静电保护单元20、第二静电保护单元50、静电防护线30和公共电极线40；
其中，所述信号输入引线10通过所述第一静电保护单元20连接至所述静电防护线30；所述静电防护线30通过所述第二静电保护单元50连接至所述公共电极线40；
所述第二静电保护单元50用于隔离静电防护线30或公共电极线40上的直流分量；在发生静电时所述静电从所述静电防护线30通过所述第二静电保护单元50向所述公共电极线40进行释放或所述静电从所述公共电极线40通过所述第二静电保护单元50向所述静电防护线30进行释放。
示例性的，信号输入引线10可以为栅线11或数据线12。其中，所述第一静电保护单元20包含晶体管，所述第二静电保护单元50用于隔离静电防护线30上的直流分量具体包括：所述第二静电保护单元50用于隔离所述晶体管的漏电流在所述静电防护线30上形成的直流分量。此外，参照图2所示，本发明的实施例提供一种第一静电保护单元20的结构，包括晶体管M1和M2，连接关系如图2所示，M1的栅极g1连接信号输入引线10、M1的源极s1连接信号输入引线10，M2的栅极g2连接静电防护线30、M2的源极s2连接静电防护线30以及M1的漏极d1、M2的漏极d2连接M1的源极s1；当第一端A聚集静电荷后，晶体管M1导通，静电电荷从M1的源极s1流向M1的漏极d1，并流入到第二端B；当第二端B聚集静电荷后，晶体管M2导通，静电电荷从M2的源极s2流向M2的漏极d2，并流入到第一端A；从而实现了信号输入引线10至静电防护线30的静电释放，或者静电防护线30至信号输入引线10的静电释放。
由于该方案中信号输入引线通过第一静电保护单元20连接至静电防护线30时，由于静电防护线30与公共电极线40之间设置有第二静电保护单元50，第二静电保护单元50能够隔离静电防护线30和公共电极线40上的直流分量，避免静电防护线30上产生的直流分量流入公共电极线40，或者避免公共电极线40上产生的直流分量流入静电防护线30，可防止直流分量影响阵列基板的正常功能的实现；在发生静电时所述静电从所述静电防护线30通过所述第二静电保护单元50向所述公共电极线40进行释放或所述静电从所述公共电极线40通过所述第二静电保护单元50向所述静电防护线30进行释放。从而能够实现对产品中功能导线进行有效的静电释放，又不影响其正常功能的实现。
参照图3、4所示，提供一种第二静电保护单元，所述第二静电保护单元50包括第一晶体管T1、第二晶体管T2和电容C；
所述第一晶体管T1的栅极连接所述第二静电保护单元50的第一端A，所述第一晶体管T1的源极连接所述电容C的第一端，所述电容C的第二端连接所述第二静电保护单元50的第一端A；
所述第二晶体管T2的源极连接所述第一晶体管T1的漏极，所述第二晶体管T2的漏极连接所述第一晶体管T1的源极，所述第二晶体管T2的栅极连接所述第二晶体管T2的源极以及所述第二静电保护单元50的第二端B；
参照图3所示，提供一种第二静电保护单元，其中所述第二静电保护单元50的第一端A连接所述静电防护线30，所述第二静电保护单元50的第二端B连接所述公共电极线40；或者参照图4所示，提供一种第二静电保护单元，所述第二静电保护单元50的第二端B连接所述静电防护线30，所述第二静电保护单元50的第一端A连接所述公共电极线40。
本发明实施例中，第一晶体管T1的源极为s1，第一晶体管T1的漏极为d1，第一晶体管T1的栅极g1；第二晶体管T2的源极为s2，第二晶体管T2的漏极为d2，第二晶体管T2的栅极g2。
其中，参照图3所示上述方案中电容C起到阻隔该第二静电保护单元50的两端分别连接的静电防护线30或公共电极线40上的直流分量的作用，当静电防护线30上有直流分量时，例如，第一静电保护单元20中晶体管的漏电流在所述静电防护线30上形成的直流分量，即使该直流分量足以将第一晶体管T1导通，但该电容C隔断该直流分量，防止该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化；当公共电极线40上有直流分量时，该电容C防止该直流分量通过第二晶体管T2进入静电防护线30，由于静电防护线30上通过第一静电保护单元20连接有栅线11或数据线12，从而也避免了引起栅线11或数据线12上电压的变化；以图3所述的方案为例，静电防护线30聚集有静电时，静电释放时，静电信号可以看成一个随时间短暂变化的信号，这个信号可以通过电容C耦合到对应的第一晶体管T1的源极，同时该静电信号将T1导通，静电从静电防护线30释放到公共电极线40，实现了静电释放；当公共电极线40聚集有静电时，第二晶体管T2导通，静电信号通过电容C耦合到静电防护线30，实现静电释放，静电在静电防护线30和公共电极线40之间有效分散；电容C在静电释放过程中，还起到缓冲静电冲击的作用，例如，静电从静电防护线30释放到公共电极线40时，降低静电对第一晶体管T1的源极和第二晶体管T2的漏极的冲击强度。图4所示的电路工作原理与图3相同这里不再赘述。
参照图5、6所示，第二静电保护单元50包括第一晶体管T1、第二晶体管T2和电容C；
所述第一晶体管T1的栅极连接所述电容的第一端，所述电容C的第二端连接所述第二静电保护单元的第一端A；所述第一晶体管T1的源极连接第二静电保护单元50的第一端A；
所述第二晶体管T2的源极连接所述第一晶体管T1的漏极，所述第二晶体管T2的漏极连接所述第一晶体管T1的源极，所述第二晶体管T2的栅极连接所述第二晶体管T2的源极以及所述第二静电保护单元50的第二端B；
参照图5所示，提供一种第二静电保护单元，其中第二静电保护单元50的第一端A连接所述静电防护线30，所述第二静电保护单元50的第二端B连接所述公共电极线40；或者参照图6所示，提供一种第二静电保护单元，其中所述第二静电保护单元50的第二端B连接所述静电防护线30，所述第二静电保护单元50的第一端A连接所述公共电极线40。
其中，参照图5所示，上述方案中电容C起到阻隔该第二静电保护单元50的两端分别连接的静电防护线30或公共电极线40上的直流分量的作用，当静电防护线30上有直流分量时，该电容C隔断该直流分量，防止该直流分量(或漏电流)将T1导通，从而避免该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化；参照图6所示，当公共电极线40上有直流分量时，电容C防止该直流分量(或漏电流)将T1导通，从而避免该直流分量(或漏电流)通过第一晶体管T1进入静电防护线30，由于静电防护线30上通过第一静电保护单元20连接有栅线11或数据线12，从而也避免了引起栅线11或数据线12上电压的变化；静电释放时，以图5为例，静电防护线30聚集静电荷时，静电信号可以看成一个随时间短暂变化的信号，这个信号可以通过电容耦合到对应的第一晶体管T1的栅极，从而将T1导通，静电从静电防护线30释放至公共电极线40，实现了静电释放，并且电容C还起到降低静电对第一晶体管T1的栅极的冲击强度的作用。静电释放时，以图6为例，公共电极线40聚集静电荷时，静电信号可以看成一个随时间短暂变化的信号，这个信号可以通过电容耦合到对应的第一晶体管T1的栅极，从而将T1导通，静电从公共电极线40释放至静电防护线30，实现了静电释放，并且电容C还起到降低静电对第一晶体管T1的栅极的冲击强度的作用。
参照图7、8所示，提供一种第二静电保护单元，其中所述第二静电保护单元50包括第一晶体管T1、第二晶体管T2、第一电容C1和第二电容C2；
所述第一晶体管T1的栅极连接所述第一电容C1的第一端，所述第一电容C1的第二端连接所述第二静电保护单元50的第一端A，所述第一晶体管T1的源极连接所述第二电容C2的第一端，所述第二电容C2的第二端连接所述第二静电保护单元50的第一端A；
所述第二晶体管T2的源极连接所述第一晶体管T1的漏极，所述第二晶体管T2的漏极连接所述第一晶体管T1的源极，所述第二晶体管T2的栅极连接所述第二晶体管T2的源极以及所述第二静电保护单元50的第二端B；
其中所述第二静电保护单元50的第一端A连接所述静电防护线30，所述第二静电保护单元50的第二端B连接所述公共电极线40；或者所述第二静电保护单元50的第二端B连接所述静电防护线30，所述第二静电保护单元50的第一端A连接所述公共电极线40。
其中，上述方案中第二电容C2起到阻隔该第二静电保护单元50的两端分别连接的静电防护线30或公共电极线40上的直流分量的作用，以图7为例，当静电防护线30上有直流分量时，即使该直流分量足以将第一晶体管T1，但该电容C2隔断该直流分量，防止该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化；当公共电极线40上有直流分量时，防止该直流分量通过第二晶体管T2进入静电防护线30，由于静电防护线30上通过第一静电保护单元20连接有栅线11或数据线12，从而也避免了引起栅线11或数据线12上电压的变化；同时，上述方案中第一电容C1也起到阻隔该第二静电保护单元50的两端分别连接的静电防护线30和公共电极线40上的直流分量的作用，当静电防护线30上有直流分量时，该第一电容C1隔断该直流分量，防止该直流分量(或漏电流)将第一晶体管T1导通，从而避免该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化。
以图7为例，静电防护线30聚集静电荷，静电释放时，静电信号可以看成一个随时间短暂变化的信号，这个信号可以通过第二电容C2耦合到对应的第一晶体管T1的源极，这个信号可以通过第一电容C1耦合到对应的第一晶体管T1的栅极，从而将第一晶体管T1导通，静电从静电防护线30向所述公共电极线40释放，实现了静电释放。静电释放时，第一电容C1还能降低静电对第一晶体管T1的栅极的冲击，第二电容C2还能降低静电对第一晶体管T1的源极和第二晶体管T2的漏极的冲击。其中图8的电路工作原理与图7相同这里不再赘述。
参照图9、10所示，提供一种第二静电保护单元，所述第二静电保护单元50包括第一晶体管T1、第二晶体管T2、第一电容C1和第二电容C2；
所述第一晶体管T1的栅极连接所述第二静电保护单元50的第一端A，所述第一晶体管T1的源极连接所述第一电容C1的第一端，所述第一电容C1的第二端连接所述第二静电保护单元50的第一端A；
所述第二晶体管T2的源极连接所述第一晶体管T1的漏极以及所述第二电容C2的第一端，所述第二电容C2的第二端连接所述第二静电保护单元50的第二端B，所述第二晶体管T2的漏极连接所述第一晶体管T1的源极，所述第二晶体管T2的栅极连接所述第二静电保护单元50的第二端B；
其中所述第二静电保护单元50的第一端A连接所述静电防护线30，所述第二静电保护单元50的第二端B连接所述公共电极线40；或者所述第二静电保护单元50的第二端B连接所述静电防护线30，所述第二静电保护单元50的第一端A连接所述公共电极线40。
其中，上述方案中第一电容C1和第二电容C2起到阻隔该第二静电保护单元50的两端分别连接的静电防护线30或公共电极线40上的直流分量的作用，参照图9当静电防护线30上有直流分量时，即使该直流分量足以将第一晶体管T1导通，但该第一电容C1隔断该直流分量，防止该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化；同理当公共电极线40上有直流分量时，第二电容C2隔断该直流分量防止该直流分量通过第二晶体管T2进入静电防护线30，由于静电防护线30上通过第一静电保护单元20连接有栅线11或数据线12，从而也避免了引起栅线11或数据线12上电压的变化；图10的原理同上，这里不再赘述。静电释放时，在图9中，第一电容C1还能起到降低静电对第一晶体管T1的源极和第二晶体管T2的漏极的冲击的作用；在图10中，第二电容C2还能起到降低静电对第二晶体管T2的源极和第一晶体管T1的漏极的冲击的作用。其中图10的电路工作原理与图9类似这里不再赘述。
参照图11和12所示，所述第二静电保护单元50包括第一晶体管T1、第二晶体管T2、第一电容C1和第二电容C2；
所述第一晶体管T1的栅极连接所述第一电容C1的第一端，所述第一电容C1的第二端连接所述第二静电保护单元50的第一端A，所述第一晶体管T1的源极连接所述第二静电保护单元50的第一端A；
所述第二晶体管T2的源极连接所述第一晶体管T1的漏极以及所述第二电容C2的第一端，所述第二电容C2的第二端连接所述第二静电保护单元50的第二端B，所述第二晶体管T2的漏极连接所述第一晶体管T1的源极，所述第二晶体管T2的栅极连接所述第二静电保护单元50的第二端B；
其中所述第二静电保护单元50的第一端A连接所述静电防护线30，所述第二静电保护单元50的第二端B连接所述公共电极线40；或者所述第二静电保护单元50的第二端连接所述静电防护线30，所述第二静电保护单元50的第一端A连接所述公共电极线40。
其中，上述方案中第一电容C1和第二电容C2起到阻隔该第二静电保护单元50的两端分别连接的静电防护线30或公共电极线40上的直流分量的作用，参照图11当静电防护线30上有直流分量时，第一电容C1隔断该直流分量，防止该直流分量(或漏电流)将第一晶体管T1导通，从而避免该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化；第二电容C2也可以隔断该直流分量，防止该直流分量(或漏电流)通过第一晶体管T1进入公共电极线40，造成公共电压的变化；当公共电极线40上有直流分量时，第二电容C2隔断该直流分量防止该直流分量通过第二晶体管T2进入静电防护线30，由于静电防护线30上通过第一静电保护单元20连接有栅线11或数据线12，从而也避免了引起栅线11或数据线12上电压的变化；静电释放时，参照图11，静电信号可以看成一个随时间短暂变化的信号，静电防护线30上的静电信号可以通过第一电容C1耦合到对应的第一晶体管T1的栅极，将T1导通，静电信号通过第二电容C2耦合到公共电极线40；或者公共电极线40上的静电信号通过第二电容C2耦合到第二晶体管T2的源极，同时第二晶体管T2导通，静电从公共电极线40释放至静电防护线30，实现了静电释放。图12的原理同图11，这里不再赘述。
参照图13所示，所述第二静电保护单元50包括第一晶体管T1、第二晶体管T2、第一电容C1、第二电容C2、第三电容C3和第四电容C4；
所述第一晶体管T1的栅极连接所述第一电容C1的第一端，所述第一晶体管T1的源连接所述第二电容C2的第一端，所述第一电容C1的第二端连接所述第二电容C2的第二端，所述第一电容C1的第二端还连接所述第二静电保护单元50的第一端A；
所述第二晶体管T2的栅极连接所述第三电容C3的第一端，所述第二晶体管T2的源极连接所述第四电容C4的第一端以及所述第一晶体管T1的漏极，所述第三电容C3的第二端连接所述第四电容C4的第二端，所述第三电容C3的第二端还连接所述第二静电保护单元50的第二端B；
其中所述第二静电保护单元50的第一端A连接所述静电防护线30，所述第二静电保护单元50的第二端B连接所述公共电极线40；或者所述第二静电保护单元50的第二端B连接所述静电防护线30，所述第二静电保护单元50的第一端A连接所述公共电极线40。
其中，参照图13，当静电防护线30上有直流分量时，第一电容C1能够隔断该直流分量传输至第一晶体管T1的栅极，第二电容C2能够防止该直流分量传输至第一晶体管T1的源极，从而防止该直流分量(或漏电流)由静电防护线30进入公共电极线40，造成公共电压的变化；当公共电极线40上有直流分量时，第三电容C3能够隔断该直流分量传输至第二晶体管T2的栅极，第四电容C4能够防止该直流分量传输至第二晶体管T2的源极，也可以防止直流分量从公共电极线40进入静电防护线30，避免了引起栅线11或数据线12上电压的变化；在静电释放时，静电信号可以看成一个随时间短暂变化的信号，静电防护线30上的静电信号可以通过第一电容C1耦合到对应的第一晶体管T1的栅极，将第一晶体管T1导通，并通过第二电容C2耦合至第一晶体关T1的源极，并通过第四电容C4耦合至公共电极线40，实现了静电释放，静电释放时，第一电容C1降低了静电对第一晶体管T1的栅极的冲击，第二电容C2降低了静电对第一晶体管T1的源极和第二晶体管T2的漏极的冲击；或者公共电极30上的静电信号通过第三电容C3耦合至第二晶体管T2的栅极，将第二晶体管T2导通，通过第四电容C4耦合到第二晶体管T2的源极，并通过第二电容C2耦合至静电防护线30，实现了静电释放，静电释放时，第三电容C3降低了静电对第二晶体管T2的栅极的冲击，第四电容C4降低了静电对第二晶体管T2的源极和第一晶体管T1的漏极的冲击。
参照图14、15、16所示，本发明的实施例提供一种如图14所示的第二静电保护单元的布线图；g1为第一晶体管T1的栅极，s1为第一晶体管T1的源极，s1为公共电极线40的一部分，ITO(Indium Tin Oxides，氧化铟锡)电极I1通过过孔h1连接公共电极线40，ITO电极I2通过过孔h2连接第一晶体管T1的栅极g1，d1为第一晶体管T1的漏极；d2为第二晶体管T2的漏极，s2为第二晶体管T2的源极，g2为第二晶体管T2的栅极，g2为静电防护线30的一部分，ITO电极I3通过过孔h3连接静电防护线30；ITO电极I4通过过孔h4连接第二晶体管T2源极S2；60为栅极绝缘层，70为钝化层，A 1为第一晶体管T1的有源层，A 2为第二晶体管T2的有源层，1为衬底。阵列基板和彩膜基板对盒后，在液晶盒中灌入液晶，ITO电极I1和ITO电极I2之间将形成第一电容C1,液晶为第一电容C1的电介质材料；ITO电极I3和ITO电极I4之间将形成第二电容C2，液晶为第二电容C2的电介质材料。ITO电极I1、ITO电极I2、ITO电极I3、ITO电极I4可以与阵列基板上的像素电极同层，并且使用与像素电极相同的材料制备，形成第一电容C1和第二电容C2不需要增加额外的工艺步骤。本发明的实施例仅是以图14的实施例为例提供一种电路布图设计，其他方案的布图这里不再赘述。
本发明实施例中，第二静电保护单元50中的电容的两个电极都可以与像素电极同层并且使用与像素电极相同的材料制备。电容C的两个电极都可以与像素电极同层并且使用与像素电极相同的材料制备，第一电容C1的两个电极都可以与像素电极同层并且使用与像素电极相同的材料制备，第二电容C2的两个电极都可以与像素电极同层并且使用与像素电极相同的材料制备，第三电容C3的两个电极都可以与像素电极同层并且使用与像素电极相同的材料制备，第四电容C4的两个电极都可以与像素电极同层并且使用与像素电极相同的材料制备。
例如，图3、图4、图5和图6中所述电容C的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
例如，图7、图8、图9、图10、图11和图12中所述第一电容C1的两个电极和所述第二电容C2的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
例如，图13中所述第一电容C1的两个电极、所述第二电容C2的两个电极、所述第三电容C3的两个电极和所述第四电容C4的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
本发明实施例中，第一晶体管T1和第二晶体管T2可以是N型薄膜晶体管，或第一晶体管T1和第二晶体管T2也可以是P型薄膜晶体管。
第二方面，提供一种显示装置，包括上述任一实施例提供的阵列基板。另外，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，其特征在于，包括信号输入引线、第一静电保护单元、第二静电保护单元、静电防护线和公共电极线；
其中，所述信号输入引线通过所述第一静电保护单元连接至所述静电防护线；所述静电防护线通过所述第二静电保护单元连接至所述公共电极线；
所述第二静电保护单元用于隔离静电防护线或公共电极线上的直流分量；在发生静电时所述静电从所述静电防护线通过所述第二静电保护单元向所述公共电极线进行释放或所述静电从所述公共电极线通过所述第二静电保护单元向所述静电防护线进行释放；
所述第一静电保护单元包含晶体管，所述第二静电保护单元用于隔离静电防护线上的直流分量具体包括：所述第二静电保护单元用于隔离所述晶体管的漏电流在所述静电防护线上形成的直流分量；
所述第二静电保护单元包括第一晶体管、第二晶体管和电容；
所述第一晶体管的栅极连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述电容的第一端，所述电容的第二端连接所述第二静电保护单元的第一端；所述电容设置于所述第一晶体管的源极与漏极的通路上；
所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二晶体管的源极以及所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二静电保护单元包括第一晶体管、第二晶体管和电容；
所述第一晶体管的栅极连接所述电容的第一端，所述电容的第二端连接所述第二静电保护单元的第一端；所述第一晶体管的源极连接第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二晶体管的源极以及所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容和第二电容；
所述第一晶体管的栅极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述第二电容的第一端，所述第二电容的第二端连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二晶体管的源极以及所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容和第二电容；
所述第一晶体管的栅极连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极以及所述第二电容的第一端，所述第二电容的第二端连接所述第二静电保护单元的第二端，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容和第二电容；
所述第一晶体管的栅极连接所述第一电容的第一端，所述第一电容的第二端连接所述第二静电保护单元的第一端，所述第一晶体管的源极连接所述第二静电保护单元的第一端；
所述第二晶体管的源极连接所述第一晶体管的漏极以及所述第二电容的第一端，所述第二电容的第二端连接所述第二静电保护单元的第二端，所述第二晶体管的漏极连接所述第一晶体管的源极，所述第二晶体管的栅极连接所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
6.根据权利要求1所述的阵列基板，其特征在于，所述第二静电保护单元包括第一晶体管、第二晶体管、第一电容、第二电容、第三电容和第四电容；
所述第一晶体管的栅极连接所述第一电容的第一端，所述第一晶体管的源连接所述第二电容的第一端，所述第一电容的第二端连接所述第二电容的第二端，所述第一电容的第二端还连接所述第二静电保护单元的第一端；
所述第二晶体管的栅极连接所述第三电容的第一端，所述第二晶体管的源极连接所述第四电容的第一端以及所述第一晶体管的漏极，所述第三电容的第二端连接所述第四电容的第二端，所述第三电容的第二端还连接所述第二静电保护单元的第二端；
其中所述第二静电保护单元的第一端连接所述静电防护线，所述第二静电保护单元的第二端连接所述公共电极线；或者所述第二静电保护单元的第二端连接所述静电防护线，所述第二静电保护单元的第一端连接所述公共电极线。
7.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述信号输入引线包括栅线和数据线。
8.根据权利要求1-2任一项所述的阵列基板，其特征在于，所述电容的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
9.根据权利要求3-5任一项所述的阵列基板，其特征在于，所述第一电容的两个电极和所述第二电容的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
10.根据权利要求6所述的阵列基板，其特征在于，所述第一电容的两个电极、所述第二电容的两个电极、所述第三电容的两个电极和所述第四电容的两个电极与像素电极同层并且使用与像素电极相同的材料制备。
11.一种显示装置，其特征在于，包括如权利要求1-10任一项所述的阵列基板。
CN201610556649.0A 2016-07-14 2016-07-14 一种阵列基板及显示装置 Active CN106200172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610556649.0A CN106200172B (zh) 2016-07-14 2016-07-14 一种阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610556649.0A CN106200172B (zh) 2016-07-14 2016-07-14 一种阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN106200172A CN106200172A (zh) 2016-12-07
CN106200172B true CN106200172B (zh) 2020-06-02

Family

ID=57474924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610556649.0A Active CN106200172B (zh) 2016-07-14 2016-07-14 一种阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN106200172B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252358B (zh) * 2016-08-25 2019-05-03 武汉华星光电技术有限公司 具有静电保护功能的显示面板
CN106909010B (zh) * 2017-05-10 2020-03-10 京东方科技集团股份有限公司 一种静电防止电路、阵列基板及显示装置
CN207517281U (zh) 2017-11-16 2018-06-19 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN208795966U (zh) * 2018-10-29 2019-04-26 北京京东方技术开发有限公司 一种显示基板、显示装置
CN110379822B (zh) * 2019-07-22 2022-02-18 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
CN112287826B (zh) * 2020-10-29 2022-11-25 上海中航光电子有限公司 电容式指纹识别器、显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315829B2 (ja) * 1994-11-17 2002-08-19 株式会社東芝 半導体装置
CN100557494C (zh) * 2006-09-01 2009-11-04 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路
CN101285974B (zh) * 2007-04-11 2011-08-31 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器
CN100555400C (zh) * 2007-05-16 2009-10-28 友达光电股份有限公司 主动元件阵列基板
CN102013675A (zh) * 2008-03-25 2011-04-13 中华映管股份有限公司 静电防护电路
CN102629049B (zh) * 2011-07-18 2015-05-20 京东方科技集团股份有限公司 静电防护结构、阵列基板、液晶面板及显示装置
US9520715B2 (en) * 2012-09-25 2016-12-13 Shanghai Tianma Micro-electronics Co., Ltd. ESD protection device of touch panel
CN102929055B (zh) * 2012-11-05 2015-07-01 京东方科技集团股份有限公司 像素结构、阵列基板及液晶显示装置
CN104698712B (zh) * 2015-04-07 2017-10-10 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN105304645B (zh) * 2015-10-16 2018-02-27 京东方科技集团股份有限公司 一种阵列基板、其静电释放方法及相应装置
CN105655357A (zh) * 2016-03-25 2016-06-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
CN106200172A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106200172B (zh) 一种阵列基板及显示装置
US10546851B2 (en) Substrate and display device containing the same
US8411218B2 (en) Pixel array substrate
US7420251B2 (en) Electrostatic discharge protection circuit and driving circuit for an LCD using the same
US9806103B2 (en) Array substrates, methods for fabricating the same, and display device containing the same
US11552070B2 (en) Electrostatic protection circuit, array substrate and display device
US20150162347A1 (en) Array substrate and fabrication method thereof, and display device
CN109192120B (zh) 一种显示面板及显示装置
US10969891B2 (en) Display panel and display device
KR20160029165A (ko) 유기발광 표시패널 및 이를 제조하는 방법
US10720423B2 (en) ESD protection circuit, display panel, and display device
CN204883133U (zh) 一种阵列基板及显示器件
KR102594791B1 (ko) 액정표시장치
CN109698192B (zh) 静电保护电路、阵列基板及显示装置
CN110223979B (zh) 静电保护电路、显示面板和显示装置
US11221531B2 (en) Display substrate and display device
US6744479B2 (en) Active matrix display device
CN113140607B (zh) 显示面板、显示装置
US7773164B2 (en) Active device array substrate
US10288961B2 (en) Array substrate and display apparatus
CN106684082B (zh) 一种静电防护电路、基板及显示装置
KR20040082831A (ko) Ｅｓｄ 보호소자의 레이아웃
CN113053875A (zh) 一种esd保护结构、阵列基板及显示面板
CN115881719A (zh) 静电放电单元、阵列基板、显示面板、以及显示装置
KR20150075690A (ko) 터치스크린 일체형 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant