CN106684082B - 一种静电防护电路、基板及显示装置 - Google Patents

一种静电防护电路、基板及显示装置 Download PDF

Info

Publication number
CN106684082B
CN106684082B CN201611184608.XA CN201611184608A CN106684082B CN 106684082 B CN106684082 B CN 106684082B CN 201611184608 A CN201611184608 A CN 201611184608A CN 106684082 B CN106684082 B CN 106684082B
Authority
CN
China
Prior art keywords
signal line
thin film
film transistor
metal pad
type thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611184608.XA
Other languages
English (en)
Other versions
CN106684082A (zh
Inventor
洪光辉
龚强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611184608.XA priority Critical patent/CN106684082B/zh
Publication of CN106684082A publication Critical patent/CN106684082A/zh
Application granted granted Critical
Publication of CN106684082B publication Critical patent/CN106684082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种静电防护电路，包括被保护的信号线、VGL信号线、VGH信号线，在被保护的信号线与VGL信号线之间设置有一个N型TFT和1个P型TFT，两种TFT通过三个不同的金属焊盘和电路连接；同样，在被保护的信号线与VGH信号线之间设置有一个N型TFT和一个P型TFT，两种TFT通过三个不同的金属焊盘和电路连接，实现无论在无静电、静电较小、静电较大时，被保护的信号线均不会受到VGL信号线或/和VGH信号线干扰。本发明还提出了含有该静电防护电路的基板及包含该基板的显示装置，在该静电防护电路的保护下，无论在无静电、静电较小、静电较大时，显示功能均不会受到VGL和VGH信号线干扰。

Description

一种静电防护电路、基板及显示装置
技术领域
本发明涉及液晶显示领域，尤其涉及一种静电防护电路、基板及显示装置。
背景技术
在液晶显示器制造过程中，如干燥、刻蚀、配向膜摩擦、切割和搬运等工艺中都会导致静电的发生。静电放电可能会将绝缘层击穿导致两层金属直接导通，从而直接影响着生产液晶面板的良率。静电放电是一种静电积累，在不同物体间静电电荷转移释放的现象。静电释放的时间很短，一般只有纳米等级。静电在这样短的时间内释放会产生非常大的瞬间电流，这样高的电流通过集成电路时就会将器件烧毁，导致电路不能正常工作。因此，在半导体制造中会用一些如离子风机等设备去减少静电的发生，或者在电路中设置一些静电防护电路(ESD)防止信号线收到干扰，影响面板的正常显示。
ESD器件，是薄膜晶体管液晶显示器(薄膜晶体管-LCD)中防止静电对被保护的信号线造成损伤的一种保护电路，对面板的正常显示有重要的作用。常用的ESD器件有两种类型：第一种是由一个N薄膜晶体管构成的二极管和一个P薄膜晶体管构成的二极管组成(CMOS类型ESD器件)，图1为该类型ESD器件的结构示意图，被保护的信号线与VGL信号线之间设置有第一N型薄膜晶体管NT1，第一N型薄膜晶体管NT1的栅极与VGL信号线相交形成第一连接点P1，第一N型薄膜晶体管NT1的漏极通过第一甲金属焊盘11与被保护的信号线相交形成第二连接点B1，第一N型薄膜晶体管NT1的源极通过第一乙金属焊盘21与所述VGL信号线相交形成第三连接点P2，所述第一甲金属焊盘11与所述第一乙金属焊盘21相互无限靠近但相互绝缘；被保护的信号线与所述VGH信号线之间设置有第一P型薄膜晶体管PT1，第一P型薄膜晶体管PT1的栅极与VGH信号线相交形成第四连接点Q1，第一P型薄膜晶体管PT1的源极通过第二甲金属焊盘12与被保护的信号线10相交形成第五连接点B2，第一P型薄膜晶体管PT1的漏极通过第三乙金属焊盘23与VGH信号线相交形成第六连接点Q2，所述第二甲金属焊盘12与所述第三乙金属焊盘23相互无限靠近但相互绝缘。当没有静电或静电较小时，VGL、VGH均与被保护的信号线隔离，被保护的信号线10不受VGL、VGH的影响，当静电较大时，导致第一甲金属焊盘和第一乙金属焊盘融化短路，从而导致第一N型薄膜晶体管NT1的源极和漏极短路，即VGL与被保护的信号线短路，同时，当静电较大时，导致第二甲金属焊盘与第三乙金属焊盘融化短路，从而导致第一P型薄膜晶体管PT1的源极和漏极短路，即VGH与被保护的信号线短路，从而导致被保护的信号线出现异常，影响面板的正常显示。
第二种是由两个N薄膜晶体管构成的二极管组成(NMOS类型ESD器件)，图2为该类型的ESD器件的结构示意图，第二种ESD器件的被保护的信号线10与VGL信号线之间的设置与第一种ESD器件的设置完全相同，第二种ESD器件的被保护的信号线10与VGH信号线之间设置有第三N型薄膜晶体管NT3，第三N型薄膜晶体管NT3的栅极与被保护的信号线10相交形成第七连接点K1，所述第三N型薄膜晶体管NT3的漏极通过第五乙金属焊盘25与VGH信号线相交形成第八连接点Q3，所述第三N型薄膜晶体管NT3的源极通过第三甲金属焊盘13与被保护的信号线10相交形成第九连接点K2，所述第三甲金属焊盘与所述第五乙金属焊盘相互无限靠近但相互绝缘。同样，当没有静电或静电较小时，VGL、VGH均与被保护的信号线隔离，被保护的信号线不受VGL、VGH的影响，当静电较大时，由于第一甲金属焊盘和第一乙金属焊盘融化短路，从而导致VGL与被保护的信号线短路，同时，当静电较大时，由于第二甲金属焊盘与第三乙金属焊盘融化短路，从而导致VGH与被保护的信号线短路，从而导致被保护的信号线出现异常，影响面板的正常显示。
上文中，第一甲金属焊盘、第二甲金属焊盘均位于第一层金属层中，第一乙金属焊盘、第三乙金属焊盘、第五乙金属焊盘均位于第二层金属层中。
发明内容
为了解决大静电时，VGL或VGH对被保护的信号线的影响，本发明提出一种静电防护电路及包含该结构的显示装置。
下文中，第一甲金属焊盘、第二甲金属焊盘、第三甲金属焊盘均位于基板的第一层金属层中，第一乙金属焊盘、第二乙金属焊盘、第三乙金属焊盘、第四乙金属焊盘、第五乙金属焊盘、第六乙金属焊盘均位于基板的第二层金属层中。
本发明提出的静电防护电路，包括被保护的信号线、VGL信号线，VGH信号线，其中，所述被保护的信号线与所述VGL信号线之间设置有第一N型薄膜晶体管，所述第一N型薄膜晶体管栅极与所述VGL信号线相交形成第一连接点，所述第一N型薄膜晶体管漏极通过第一甲金属焊盘与信号线相交形成第二连接点，所述第一N型薄膜晶体管源极通过第一乙金属焊盘与所述VGL信号线相交形成第三连接点，
所述第一乙金属焊盘与所述第三连接点之间设置有第二P型薄膜晶体管，
所述第二P型薄膜晶体管的漏极连接至所述第三连接点，所述第二P型薄膜晶体管的源极连接至所述第一乙金属焊盘，所述第二P型薄膜晶体管栅极与第二乙金属焊盘相连，
所述第一甲金属焊盘、所述第一乙金属焊盘、所述第二乙金属焊盘相互无限靠近但相互绝缘，
所述信号线与所述VGH信号线之间设置有第一P型薄膜晶体管。
第二P型薄膜晶体管的设置，尤其当第二P型薄膜晶体管的栅极与处于浮动状态的第二乙金属焊盘相连时，且第二乙金属焊盘靠近第一甲金属焊盘和第一乙金属焊盘，当无静电或静电较小时，很显然被保护的信号线与VGL信号线为断开状态，被保护的信号线不会受到VGL信号线的干扰。当静电较大时，这三个金属焊盘由于融化短路，使得第二P型薄膜晶体管的栅极与被保护的信号线相连，当被保护的信号线是低电位时，第二P型薄膜晶体管的源极和漏极处于导通状态，被保护的低电位信号线与VGL信号线相连；当被保护的信号线是高电位时，第二P型薄膜晶体管的源极和漏极处于断开状态，被保护的信号线与VGL信号线断开，不会受到VGL信号线的干扰，所以，无论被保护的信号线是高电位还是低电位，其均不会受到VGL信号线的干扰。
在本发明的一个实施例中，所述第一P型薄膜晶体管栅极与所述VGH信号线相交形成第四连接点，所述第一P型薄膜晶体管源极通过第二甲金属焊盘与信号线相交形成第五连接点，所述第一P型薄膜晶体管漏极通过第三乙金属焊盘与所述VGH信号线相交形成第六连接点，所述第二甲金属焊盘与所述第三乙金属焊盘相互无限靠近但相互绝缘。
由于所述第一P型薄膜晶体管的栅极与高电位信号线VGH相连，所以第一P型薄膜晶体管的源极和漏极在无静电或静电较小时始终处于断开状态，被保护的信号线不会受到VGH信号线的干扰。
尤其当在所述第三乙金属焊盘与所述第六连接点之间设置有第二N型薄膜晶体管，所述第二N型薄膜晶体管的源极连接至所述第六连接点，所述第二N型薄膜晶体管的漏极连接至所述第三乙金属焊盘，所述第二N型薄膜晶体管的栅极与第四乙金属焊盘相连，所述第二甲金属焊盘、所述第三乙金属焊盘、所述第四乙金属焊盘相互无限靠近但相互绝缘，在静电较大时，所述第二甲金属焊盘、所述第三乙金属焊盘和所述第四乙金属焊盘融化短路，当被保护的信号线是低电位时，所述第二N型薄膜晶体管的源极和漏极处于断开状态，被保护的信号线不会受到VGH信号线的干扰，到被保护的信号线是高电位时，所述第二N型薄膜晶体管的源极和漏极处于导通状态，被保护的高电位信号线与高电位的VGH信号线相连，所以无论被保护的信号线是高电位还是低电位，其均不会受到VGH信号线的干扰。
在本发明的一个实施例中，通过重新设置被保护的信号线与所述VGH信号线之间的薄膜晶体管类型，本发明进一步提出了另一种静电防护电路，本发明提出的静电防护电路，包括被保护的信号线、VGL信号线，VGH信号线，其中，所述被保护的信号线与所述VGL信号线之间设置有第一N型薄膜晶体管，所述第一N型薄膜晶体管栅极与所述VGL信号线相交形成第一连接点，所述第一N型薄膜晶体管漏极通过第一甲金属焊盘与信号线相交形成第二连接点，所述第一N型薄膜晶体管源极通过第一乙金属焊盘与所述VGL信号线相交形成第三连接点，
所述第一乙金属焊盘与所述第三连接点之间设置有第二P型薄膜晶体管，
所述第二P型薄膜晶体管的漏极连接至所述第三连接点，所述第二P型薄膜晶体管的源极连接至所述第一乙金属焊盘，所述第二P型薄膜晶体管栅极与第二乙金属焊盘相连，
所述第一甲金属焊盘、所述第一乙金属焊盘、所述第二乙金属焊盘相互无限靠近但相互绝缘，
所述信号线与所述VGH信号线之间设置有第三N型薄膜晶体管。所述第三N型薄膜晶体管的栅极与所述VGH信号线相交形成第七连接点，所述第三N型薄膜晶体管的漏极通过第五乙金属焊盘与VGH信号线相交形成第八连接点，所述第三N型薄膜晶体管的源极通过第三甲金属焊盘与信号线相交形成第九连接点，所述第三甲金属焊盘与所述第五乙金属焊盘相互无限靠近但相互绝缘。
在无静电或静电较小时，当被保护的信号线为低电位时，所述第三N型薄膜晶体管的源极和漏极处于断开状态，低电位的信号线不会受到高电位的VGH信号线的干扰，当被保护的信号线为高电位时，所述第三N型薄膜晶体管的源极和漏极处于导通状态，被保护的高电位信号线与VGH信号线相连，所以，无论被保护的信号线是高电位还是低电位，其均不会受到VGH信号线的干扰。
尤其当在所述第三甲金属焊盘与第九连接点之间设置有第三P型薄膜晶体管，所述第三P型薄膜晶体管的漏极连接至所述第九连接点，所述第三P型薄膜晶体管的源极连接至所述第三甲金属焊盘，所述第三P型薄膜晶体管的栅极第六乙金属焊盘相连，所述第三甲金属焊盘、所述第五乙金属焊盘、所述第六乙金属焊盘相互无限靠近但相互绝缘。当静电很大时，第三甲金属焊盘、所述第五乙金属焊盘和所述第六乙金属焊盘融化短路，使得所述第三P型薄膜晶体管的栅极与高电位VGH信号线相连，导致所述第三P型薄膜晶体管的源极与漏极始终处于断开状态，被保护的信号线不会受到VGH信号线的干扰。
本发明还提出了一种基板，其特征在于包含本发明所述的静电防护电路，同时，本发明还提出了一种包含上述基板的显示装置。包含本发明所述的静电防护电路的显示装置，被保护的信号线在无静电、较小静电或较大静电时，均不会受到VGL信号线和VGH信号线的干扰，即VGL信号线和VGH信号线不会影响显示装置的正常显示。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为现有技术中第一种常用的静电防护电路示意图；
图2为现有技术中第二种常用的静电防护电路示意图；
图3为本发明第一种实施方式的静电防护电路示意图；
图4为本发明第一种实施方式的静电防护电路示意图；
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
下面将结合附图及实施例来详细说明本发明的具体实施方式。
下文中，第一甲金属焊盘、第二甲金属焊盘、第三甲金属焊盘均位于基板的第一层金属层中，第一乙金属焊盘、第二乙金属焊盘、第三乙金属焊盘、第四乙金属焊盘、第五乙金属焊盘、第六乙金属焊盘均位于基板的第二层金属层中。
具体实施例一：
参考图3，被保护的信号线10与VGL信号线之间设置有第一N型薄膜晶体管NT1，第一N型薄膜晶体管NT1的栅极与VGL信号线相交形成第一连接点P1，第一N型薄膜晶体管NT1的漏极通过第一甲金属焊盘11与被保护的信号线10相交形成第二连接点B1，第一N型薄膜晶体管NT1的源极通过第一乙金属焊盘21与第二P型薄膜晶体管PT2的源极相连，第二P型薄膜晶体管的漏极与VGL信号线相交于第三连接点P2，第二P型薄膜晶体管PT2的栅极与处于浮动状态的第二乙金属焊盘22相连，第一甲金属焊盘11、第一乙金属焊盘21和第二乙金属焊盘22相互无限靠近但相互绝缘；被保护的信号线与VGH信号线之间设置有第一P型薄膜晶体管PT1，第一P型薄膜晶体管PT1的栅极与VGH信号线相交形成第四连接点Q1，第一P型薄膜晶体管PT1的源极通过第二甲金属焊盘12与被保护的信号线10相交形成第五连接点B2，第一P型薄膜晶体管PT1的漏极通过第三乙金属焊盘23与第二N型薄膜晶体管NT2的漏极相连，第二N型薄膜晶体管NT2的源极与VGH信号线相交于第六连接点Q2，第二N型薄膜晶体管的栅极与处于浮动状态的第四乙金属焊盘24相连，第二甲金属焊盘12、第三乙金属焊盘23和第四乙金属焊盘24相互无限靠近但相互绝缘。
对于被保护的信号线与VGL信号线，当无静电或静电较小时，此时第一甲金属焊盘11、第一乙金属焊盘21和第二乙金属焊盘22相互绝缘，由于VGL为低电位，所以第一N型薄膜晶体管NT1的源极和漏极断开，第二P型薄膜晶体管PT2的源极和漏极断开，所以被保护的信号线10不会受到VGL信号线的干扰。
当静电较大足以击穿第一甲金属焊盘11、第一乙金属焊盘21和第二乙金属焊盘22相互之间的绝缘层，使得这三个焊盘融化短接，当被保护的信号线10为高电位时，虽然第一N型薄膜晶体管NT1的源极和漏极导通了，但第二P型薄膜晶体管PT2的源极和漏极断开，所以被保护的信号线10不会受到VGL信号线的干扰；当被保护的信号线10为低电位时，第一N型薄膜晶体管NT1的源极和漏极导通，由于第二P型薄膜晶体管的栅极同样为低电位，使得第二P型薄膜晶体管PT2的源极和漏极导通，所以低电位的信号线10与低电位的VGL信号线相连，由于两者为同一电位，不会相互干扰。
对于被保护的信号线与VGH信号线，当无静电或静电较小时，此时第二甲金属焊盘12、第三乙金属焊盘23、第四乙金属焊盘24相互绝缘，由于VGH为高电位，所以第一P型薄膜晶体管PT1的源极和漏极为断开状态，所以被保护的信号线10不会受到VGH信号线的干扰。
当静电较大足以击穿第二甲金属焊盘12、第三乙金属焊盘23和第四乙金属焊盘24相互之间的绝缘层，使得这三个焊盘融化短接，导致第二N型薄膜晶体管NT2的栅极和漏极均与信号线10相连，当被保护的信号线10为高电位时，第二N型薄膜晶体管NT2的漏极和源极导通，从而使得高电位的信号线10与高电位的VGH信号线相连，由于两者为同一电位，不会相互干扰；当信号线10为低电位时，第二N型薄膜晶体管NT2的漏极和源极断开，低电位的信号线10不会受到VGH信号线的干扰。
具体实施例二：
参考图4，实施例二中，被保护的信号线10与VGL信号线之间的电路设置与实施例一中的被保护的信号线10与VGL信号线之间的电路设置完全相同，在此不再赘述。
被保护的信号线10与VGH信号线之间设置有第三N型薄膜晶体管NT3，第三N型薄膜晶体管NT3的栅极与被保护的信号线10相交于第七连接点K1，第三N型薄膜晶体管NT3的漏极通过第五乙金属焊盘25与VGH信号线相交于第八连接点Q3，第三N型薄膜晶体管NT3的源极通过第三甲金属焊盘13与第三P型薄膜晶体管PT3的源极相连，第三P型薄膜晶体管PT3的漏极与被保护的信号线10相交于第九连接点K2，第三P型薄膜晶体管PT3的栅极与浮动的第六乙金属焊盘26相连，第三甲金属焊盘13、第五乙金属焊盘25、第六乙金属焊盘26相互无限靠近但相互绝缘。
当无静电或静电较小时，此时第三甲金属焊盘13、第五乙金属焊盘25、第六乙金属焊盘26相互绝缘，由于第三P型薄膜晶体管PT3的栅极浮动，所以第三P型薄膜晶体管PT3的源极和漏极断开，所以被保护的信号线10不会受到VGH信号线的干扰。
当静电较大足以击穿第三甲金属焊盘13、第五乙金属焊盘25、第六乙金属焊盘26相互之间的绝缘层，使得这三个焊盘融化短接，第三P型薄膜晶体管PT3的栅极与高电位VGH信号线相连，使得第三P型薄膜晶体管PT3的源极和漏极始终处于断开，此时无论信号线10为低电位还是高电位均不会受到VGH信号线的干扰。
本发明还提出了一种包含上述静电防护电路的基板及包含该基板的显示装置。该显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。由于静电防护电路的设计，提高了显示装置的显示效果，也延长了使用寿命。
最后说明的是，以上实施例仅用于说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种静电防护电路，包括被保护的信号线、VGL信号线，VGH信号线，其中
所述被保护的信号线与所述VGL信号线之间设置有第一N型薄膜晶体管，所述第一N型薄膜晶体管栅极与所述VGL信号线相交形成第一连接点，所述第一N型薄膜晶体管漏极通过第一甲金属焊盘与所述被保护的信号线相交形成第二连接点，所述第一N型薄膜晶体管源极通过第一乙金属焊盘与所述VGL信号线相交形成第三连接点，
其中，所述第一乙金属焊盘与所述第三连接点之间设置有第二P型薄膜晶体管，
所述第二P型薄膜晶体管的漏极连接至所述第三连接点，所述第二P型薄膜晶体管的源极连接至所述第一乙金属焊盘，所述第二P型薄膜晶体管栅极与第二乙金属焊盘相连，
所述第一甲金属焊盘、所述第一乙金属焊盘、所述第二乙金属焊盘相互无限靠近但相互绝缘，
其中，第一甲金属焊盘位于面板的第一层金属层中，第一乙金属焊盘、第二乙金属焊盘均位于基板的第二层金属层中，
所述被保护的信号线与所述VGH信号线之间设置有第一P型薄膜晶体管，
所述第一P型薄膜晶体管栅极与所述VGH信号线相交形成第四连接点，所述第一P型薄膜晶体管源极通过第二甲金属焊盘与所述被保护的信号线相交形成第五连接点，所述第一P型薄膜晶体管漏极通过第三乙金属焊盘与所述VGH信号线相交形成第六连接点，所述第二甲金属焊盘与所述第三乙金属焊盘相互无限靠近但相互绝缘，
其中，第二甲金属焊盘位于基板的第一层金属层中，第三乙金属焊盘位于基板的第二层金属层中。
2.根据权利要求1所述的静电防护电路，其特征在于，所述第三乙金属焊盘与所述第六连接点之间设置有第二N型薄膜晶体管，所述第二N型薄膜晶体管的源极连接至所述第六连接点，所述第二N型薄膜晶体管的漏极连接至所述第三乙金属焊盘，所述第二N型薄膜晶体管的栅极与第四乙金属焊盘相连，
所述第二甲金属焊盘、所述第三乙金属焊盘、所述第四乙金属焊盘相互无限靠近但相互绝缘，
其中，第四乙金属焊盘位于基板的第二层金属层中。
3.一种静电防护电路，包括被保护的信号线、VGL信号线，VGH信号线，其中
所述被保护的信号线与所述VGH信号线之间设置有第三N型薄膜晶体管，
所述第三N型薄膜晶体管的栅极与所述被保护的信号线相交形成第七连接点，所述第三N型薄膜晶体管的漏极通过第五乙金属焊盘与VGH信号线相交形成第八连接点，所述第三N型薄膜晶体管的源极通过第三甲金属焊盘与所述被保护的信号线相交形成第九连接点，所述第三甲金属焊盘与所述第五乙金属焊盘相互无限靠近但相互绝缘，其中，第三甲金属焊盘位于基板的第一层金属层中，第五乙金属焊盘位于基板的第五层金属层中，
所述第三甲金属焊盘与第九连接点之间设置有第三P型薄膜晶体管，所述第三P型薄膜晶体管的漏极连接至所述第九连接点，所述第三P型薄膜晶体管的源极连接至所述第三甲金属焊盘，所述第三P型薄膜晶体管的栅极与第六乙金属焊盘相连，
所述第三甲金属焊盘、所述第五乙金属焊盘、所述第六乙金属焊盘相互无限靠近但相互绝缘，
其中，所述第六乙金属焊盘位于基板的第二层金属层中。
4.一种基板，其特征在于，包含如权利要求1～3任一所述的静电防护电路。
5.一种显示装置，其特征在于，包含如权利要求4所述的基板。
CN201611184608.XA 2016-12-20 2016-12-20 一种静电防护电路、基板及显示装置 Active CN106684082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611184608.XA CN106684082B (zh) 2016-12-20 2016-12-20 一种静电防护电路、基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611184608.XA CN106684082B (zh) 2016-12-20 2016-12-20 一种静电防护电路、基板及显示装置

Publications (2)

Publication Number Publication Date
CN106684082A CN106684082A (zh) 2017-05-17
CN106684082B true CN106684082B (zh) 2020-01-17

Family

ID=58870932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611184608.XA Active CN106684082B (zh) 2016-12-20 2016-12-20 一种静电防护电路、基板及显示装置

Country Status (1)

Country Link
CN (1) CN106684082B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203027597U (zh) * 2012-12-24 2013-06-26 深圳欧陆通电子有限公司 一种电源适配器及其静电放电保护电路
CN104576640A (zh) * 2014-12-23 2015-04-29 北京时代民芯科技有限公司 一种IO Pad的ESD静电防护结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203027597U (zh) * 2012-12-24 2013-06-26 深圳欧陆通电子有限公司 一种电源适配器及其静电放电保护电路
CN104576640A (zh) * 2014-12-23 2015-04-29 北京时代民芯科技有限公司 一种IO Pad的ESD静电防护结构

Also Published As

Publication number Publication date
CN106684082A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US7379127B2 (en) Electrostatic discharge protection circuit and method of electrostatic discharge protection
US10256226B2 (en) Display device including electrostatic discharge circuit
US9220161B2 (en) Array substrate and panel
US9224760B2 (en) Array substrate and fabrication method thereof, and display device
US8400575B1 (en) Pixel array substrate
CN106200172B (zh) 一种阵列基板及显示装置
US7420251B2 (en) Electrostatic discharge protection circuit and driving circuit for an LCD using the same
US10269788B2 (en) Array panel with ESD protection circuit
CN103956361A (zh) 有源矩阵基板的制造方法和薄膜元件的制造方法
US20070146564A1 (en) ESD protection circuit and driving circuit for LCD
JP2012253266A (ja) 半導体集積回路
WO2020015493A1 (zh) 静电保护电路、阵列基板及显示装置
US9368962B2 (en) Electrostatic protection circuit, display device and electrostatic protection method
US20170104016A1 (en) Array substrates, methods for fabricating the same, and display device containing the same
CN107507827A (zh) 显示面板的静电保护电路及显示面板
US10720423B2 (en) ESD protection circuit, display panel, and display device
US10658352B2 (en) Protective circuit, array substrate and display panel
JP2015180050A (ja) 半導体集積回路装置及びそれを用いた電子機器
WO2020140640A1 (en) Display motherboard, method of fabricating the same
CN104880881A (zh) 一种阵列基板及其修复方法、显示面板和显示装置
KR101774585B1 (ko) 표시장치
CN106684082B (zh) 一种静电防护电路、基板及显示装置
US7773164B2 (en) Active device array substrate
CN106653746B (zh) 一种阵列基板和显示装置
US10288961B2 (en) Array substrate and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant