CN102929055B - 像素结构、阵列基板及液晶显示装置 - Google Patents
像素结构、阵列基板及液晶显示装置 Download PDFInfo
- Publication number
- CN102929055B CN102929055B CN201210436371.5A CN201210436371A CN102929055B CN 102929055 B CN102929055 B CN 102929055B CN 201210436371 A CN201210436371 A CN 201210436371A CN 102929055 B CN102929055 B CN 102929055B
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- protection electric
- line
- dot structure
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种像素结构、阵列基板及液晶显示装置,该像素结构包括多个能够导电的功能层,且所述多个功能层中包括交叉设置于不同层的第一信号传输线和第二信号传输线,所述第一信号传输线和第二信号传输线的交叉处形成有寄生电容,所述像素结构还包括至少一个与所述寄生电容并联的保护电容,所述保护电容设置于所述多个功能层中的一个功能层上,且所述保护电容的击穿电压小于所述寄生电容的击穿电压。本发明保护交叉的信号传输线之间的寄生电容不被击穿。
Description
技术领域
本发明涉及液晶显示技术领域,特别是一种阵列基板的像素结构。
背景技术
在现有的薄膜晶体管液晶显示器的生产条件下,在栅线(Gate Line)和数据线(Data Line)的交叉部位经常会发生静电击穿,从而导致产生数据线和栅线短路不良(Data-Gate Short,简称:DGS不良)。同理,在公共电极线(Common Line)和数据线(Data Line)的交叉部位也经常会发生静电击穿,从而导致产生公共电极线和数据线短路不良(Data-Common Short,简称:DCS不良)
如图1所示,为一种像素的栅线与信号线交叉区结构的截面示意图(截面沿信号线方向)。从图中可以看出,该像素结构中,在基板11和第二保护层12之间的层结构中,布设有数据线13和栅线14。
在数据线13和栅线14交叉位置会形成寄生电容。当该寄生电容发生静电击穿时,会导致DGS不良。
当然,对于阵列基板上的其他会产生交叉的信号传输线之间也存在上述由静电释放(Electro-Static discharge,简称:ESD)而导致的短路问题,如公共电极线和数据线之间、维修线和数据线/栅线之间都存在上述现象。
对于DGS等由ESD造成的线不良,通用的方法都是在设备上寻找产生静电的原因,现有技术中会通过降低滚轮的传输速度、增加防静电液的使用以及增加除静电离子枪以及降低干法刻蚀(Dry Etch)中的输入功率等方法去解决,但这些都无法完全消除静电,导致DGS、DCS等由ESD引起的线不良的风险一直存在。因此,现有技术的像素结构至少存在针对上述容易发生静电击穿的寄生电容部分没有提供任何保护措施,一旦被击穿便难以完全修复,即使采取现有修复手段,也只能将该线不良修复成为点象素不良,从而会影响产品质量和良品率的问题。
发明内容
本发明实施例的目的在于提供一种像素结构、阵列基板及液晶显示装置,保护交叉的信号传输线之间的寄生电容不被击穿。
为了实现上述目的,本发明实施例提供了一种阵列基板的像素结构,包括多个功能层,且所述多个功能层中包括交叉设置于不同层的第一信号传输线和第二信号传输线,所述第一信号传输线和第二信号传输线的交叉处形成有寄生电容,所述像素结构还包括至少一个与所述寄生电容并联的保护电容,所述保护电容设置于所述多个功能层中的一个能够导电的功能层上,且所述保护电容的击穿电压小于所述寄生电容的击穿电压。
上述的像素结构,其中,所述第一信号传输线为栅线或公共电极线,所述第二信号传输线为数据线。
上述的像素结构,其中,所述像素结构中还包括像素电极,所述保护电容的两个电极与像素电极位于同一层,所述保护电容的一个电极通过第一过孔与所述数据线电连接,所述保护电容的另一个电极通过第二过孔与所述栅线电连接。
上述的像素结构,其中,所述保护电容的两个电极与所述栅线位于同一层,所述保护电容的一个电极与栅线电连接,所述保护电容的另一个电极通过第三过孔与所述数据线电连接。
上述的像素结构,其中,所述保护电容的两个电极与所述数据线位于同一层,所述保护电容的一个电极与数据线电连接,所述保护电容的另一个电极通过第四过孔与所述栅线电连接。
上述的像素结构,其中,所述像素结构包括透明公共电极,所述保护电容的两个电极与该像素结构中ITO公共电极层位于同一层,所述保护电容的一个电极通过第五过孔与所述数据线电连接,所述保护电容的另一个电极直接与所述栅线电连接。
上述的像素结构,其中,所述保护电容的数量可为多个,所述多个保护电容的击穿电压不同。
上述的像素结构,其中,所述保护电容通过切断维修部而断开与第一信号传输线和/或第二信号传输线连接,所述切断维修部用于在维修时断开,以切断所述保护电容与所述第一信号传输线和/或第二信号传输线的电连接。
为了实现上述目的,本发明实施例还提供了一种阵列基板,所述阵列基板上设置有上述的像素结构。
为了实现上述目的,本发明实施例还提供了一种液晶显示装置,包括上述的阵列基板。
本发明实施例具有如下优点中的至少一个:
针对阵列基板上的由于ESD引起的不良(如栅线和数据线处发生的DGS不良,公共电极线和数据线处发生的DCS不良,维修线和栅线/数据线处发生的静电释放导致短路不良等),本发明实施例的像素结构中,在阵列基板的某一导电的功能层形成一个平面保护电容(该平面保护电容器可以在像素电极膜层,源漏金属层,栅金属层或ITO公共电极层中设置均可),使该保护电容与信号传输线交叉区域的寄生电容并联,通过对保护电容器参数设计使保护电容的击穿电压小于寄生电容的击穿电压,从而实现对寄生电容的保护,防止出现TFT器件上的信号传输线短路导致的器件失效或无法修复。
本发明实施例的像素结构中,预留了修复点实现对保护电容的维修:当在该保护电容形成后,可以实现保护电容形成之后对于DGS-ESD或DCS-ESD等问题的保护。
静电积累到超出保护电容器承受能力时,保护电容首先被击穿后释放了静电,之后通过维修点切除保护电容器,即可恢复对于器件的电路的功能。
附图说明
图1表示现有的一种像素结构的剖面示意图;
图2表示本发明实施例的保护电容和寄生电容的等效电路示意图;
图3表示本发明实施例的一种像素结构的示意图;
图4表示本发明实施例的另一种像素结构的示意图;
图5表示本发明实施例的再一种像素结构的示意图;
图6表示本发明实施例的又一种像素结构的示意图。
具体实施方式
本发明实施例的像素结构、阵列基板及液晶显示装置中,通过在阵列基板的某一个导电功能层上设置至少一个与所述寄生电容并联的保护电容,使得所述保护电容的击穿电压小于所述寄生电容的击穿电压,利用该保护电容实现对寄生电容的保护。
本发明实施例的像素结构,用于薄膜晶体管液晶显示器的阵列基板,该阵列基板上设置有多个功能层,且所述多个功能层中包括交叉设置于不同层的第一信号传输线和第二信号传输线,所述第一信号传输线和第二信号传输线的交叉处形成有寄生电容,所述像素结构还包括至少一个与所述寄生电容并联的保护电容,所述保护电容设置于多个功能层中的一个能够导电的功能层上,且所述保护电容的击穿电压小于所述寄生电容的击穿电压。
上述的寄生电容和保护电容的等效电路示意图如图2所示,其中保护电容C1与寄生电容C2并联设置,即电容C1和C2两端的电压V是一致的,而由于保护电容的击穿电压V1大于器件正常工作时工作电压,同时V1小于所述寄生电容C2的击穿电压V2,故在没有静电时,器件正常工作。而当静电发生时,静电会引起电压V升高,当V达到V1及其以上值时,由于保护电容C1的击穿电压V1小于寄生电容C2击穿电压V2,保护电容相对寄生电容较薄弱,故会首先被击穿,进而释放静电,从而寄生电容得到了保护,器件电路也得到了保护。
而被击穿后的保护电容可以通过激光切割等方法进行维修,断开其与第一信号传输线或第二信号传输线之间的电连接即可实现发生ESD而发生短路不良的器件功能的恢复。
在本发明的具体实施例中,该保护电容设置于阵列基板的其中一个能够导电的功能层上,因此,该保护电容的两个电极是在平行于阵列基板的方向上相对设置,而不是像寄生电容那样两个电极在垂直于阵列基板的方向上相对设置,通过这种方式来设置保护电容相对简单,容易调整保护电容参数使得其击穿电压小于所述寄生电容的击穿电压,这将在后面进行进一步详细描述。
在本发明的具体实施例中,该保护电容可以用于保护各种类型的寄生电容,如阵列基板上交叉的数据线与栅线之间的寄生电容,又如阵列基板上维修线与栅线/数据线之间的寄生电容,再如阵列基板上的公共电极线与数据线之间的寄生电容等。
在本发明的具体实施例中,只要寄生电容由交叉的信号传输线产生,则可以通过设置一个击穿电压相对较小的保护电容与该寄生电容并联,来实现对该寄生电容进行保护即可。
在本发明的具体实施例中,该保护电容的位置并不具体限定,其可以位于阵列基板上的任意一个导电功能层,只需要在该功能层设置一个保护电容设置区域,然后将该保护电容的两极分别与产生寄生电容的信号传输线对应电连接即可,这些都是现有的工艺流程可以做到的。
下面均以信号传输线为数据线和栅线为例对几种保护电容的位置进行详细说明。
<实现方式一>
在实现方式一中,所述像素结构中还包括像素电极,保护电容的两个电极与像素电极位于同一层,所述保护电容的一个电极通过第一过孔与所述数据线电连接,所述保护电容的另一个电极通过第二过孔与所述栅线电连接。
在此预先说明如下:
1、在本发明实施例的同一张附图中,具有相同填充的结构单元(如图3中的3021、3022和301)表示位于相同的层。
2、本发明实施例的附图中仅示出与保护电容相关的结构,而省略了对其他结构的图示,因此并不代表面板的实际结构。
3、本发明实施例的附图中的结构单元的形状、尺寸等仅仅是示意,并不表示实际情况。
如图3所示,本发明实施例的一种像素结构的示意图,其中,该保护电容302与像素电极301位于同一层,其中保护电容302的一个电极3022通过一个过孔与数据线13电连接,而另一个电极3021通过一个过孔与所述栅线14电连接。
如图3所示,在实现方式一中,由于像素电极、栅线和数据线位于不同的层(根据不同的液晶显示器类型,相对位置关系可能有所变化,但均位于不同的层),因此,需要通过过孔来连接电容的电极和栅线/数据线。
这种方式下,与已有的像素结构的区别仅在于,需要将栅线和数据线进行一定的延伸,以保证能够在栅线和数据线的延伸部的上方形成保护电容的电极,进而能够实现过孔电连接。而在像素电极这一层,也仅仅是多了两个电极。因此,相对于现有技术的面板制作工艺,其不需要增加工艺过程,而只需要改变Mask的结构,以便形成如图3所示的数据线结构、栅线结构和像素电极层结构。
由于不需要改变现有技术的工艺流程,而可以预先设计保护电容的位置参数、电极距离参数、电极大小参数等,因此设计方式非常灵活。
同时,通过过孔来连接不同层的导电体完全属于现有技术的范畴,在此不作进一步详细描述。
这种方式下,以ADS(或称AD-SDS,ADvanced Super Dimension Switch,高级超维场转换技术)阵列基板为例对该阵列基板的工艺过程为例。其中,ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
具体到ADS阵列基板,需要改变的是:
在沉积栅金属薄膜后,采用掩模板通过构图工艺形成栅电极和栅线时,需要保证栅线具有一延伸部,其他均相同;
而在沉积源漏金属薄膜,采用掩模板通过构图工艺形成源漏电极以及数据线的图形时,需要改变掩模板的形状,保证数据线具有一延伸部,其他均相同;
在形成钝化层之后,要在现有的过孔工艺中增加两个过孔:栅线延伸部和数据线延伸部的上方的过孔。
而在沉积透明导电膜层,通过构图工艺形成像素电极的过程中,需要预先设计像素电极形状,以保留一定的区域来形成保护电容,当然,应该保证形成的保护电容与像素电极分离,且该保护电容的两个电极通过两个过孔分别与栅线延伸部和数据线延伸部电连接。
上述的过程并没有改变工艺流程,只不过在流程过程中进行形状的改变,或者过孔数量的改变,实现简单。
<实现方式二>
在实现方式二中,所述保护电容的两个电极与所述栅线位于同一层,所述保护电容的一个电极与栅线电连接,所述保护电容的另一个电极通过第三过孔与所述数据线电连接。
如图4所示,本发明实施例的另一种像素结构的示意图,可以发现,其与图3所示的结构的区别在于,所述电极3021和3022的填充不同,也就是说,所述保护电容302的位置发生了变化,其中,所述保护电容302与栅线14位于同一层,其中保护电容302的一个电极3022通过一个过孔与数据线13电连接,而另一个电极3021直接与所述栅线14电连接。
这种方式下,相对于实现方式一而言,从工艺流程上看,该保护电容的形成相对较早,因此,保护电容也能够更早的发挥作用。
这种方式下,以ADS阵列基板为例,该阵列基板的工艺过程中,需要改变的是:
在沉积栅金属薄膜后,采用掩模板通过构图工艺形成栅电极和栅线时,同时形成保护电容,该保护电容的一个电极与栅线连接;
在形成栅绝缘及有源层薄膜之后,需要在保护电容与信号线相连的另一个电极的位置形成过孔;
在沉积源漏金属薄膜,采用掩模板通过构图工艺形成源漏电极以及数据线的图形时,需要改变掩模板的形状,保证数据线通过过孔与位于栅金属层的保护电容的另一个电极电连接。
<实现方式三>
在实现方式三中,所述保护电容的两个电极与所述数据线位于同一层,所述保护电容的一个电极与数据线电连接,所述保护电容的另一个电极通过第四过孔与所述栅线电连接。
如图5所示,本发明实施例的另一种像素结构的示意图,可以发现,其与图3所示的结构的区别在于,所述电极3021和3022的填充不同,也就是说,所述保护电容302的位置发生了变化,其中,所述保护电容302与数据线13位于同一层,其中保护电容302的一个电极3021通过一个过孔与栅线14电连接,而另一个电极3022直接与所述数据线13电连接。
这种方式下,相对于实现方式一而言,从工艺流程上看,该保护电容的形成相对较早,因此,保护电容也能够更早的发挥作用。
这种方式下,以ADS阵列基板为例对该阵列基板的工艺过程为例,需要改变的是:
在沉积栅金属薄膜后,采用掩模板通过构图工艺形成栅电极和栅线时,需要保证栅线具有一延伸部,其他均相同;
在形成栅绝缘层与有源层薄膜之后,需要形成一过孔,该过孔与栅线的延伸部连接;
在沉积源漏金属薄膜,采用掩模板通过构图工艺形成源漏电极以及数据线的图形时,同时形成保护电容,该保护电容的一个电极直接与数据线连接,而另一个电极通过过孔与栅线延伸部电连接。
<实现方式四>
以上的三种实现方式均可以对扭曲向列技术TN(Twisted Nematic,简称:TN)模式及ADS模式同时实现保护,但对于ADS模式,由于器件本身的设置,存在两个ITO膜层(其中像素电极所在的膜层为第二ITO膜层),因此,对于ADS模式的像素结构,还可以在第一层ITO膜层做一个保护电容器,保护电容器的一个电极连接栅线,而另外一个电极利用第五过孔连接数据线。
上述实现方式四的实现方式与前面三种实现方式并没有本质区别,在此不再进一步详细描述。
以上列举了本发明实施例的保护电容的几种可能的实现方式,但应当理解的是,本发明实施例的保护电容并不局限于以上的位置设计,只要其位于某一层,然后能够与栅线和数据线连接即可。
在本发明的具体实施例中,保护电容的位置相对比较自由,而且也容易通过设计保护电容的电极间距离、电极相对面积大小等因素来保证其击穿电压小于寄生电容的击穿电压,以实现对寄生电容的保护。
在本发明的具体实施例中,该保护电容可以设计成平行电容器,环形电容器,U型电容器或者其他形状的电容器。
在本发明的具体实施例中,一个像素结构中可能存在多处的寄生电容,而且由于设计与工艺问题,该多处寄生电容的膜层可能不同,故形成电容的击穿电压不同,这种情况下,可以设置多个保护电容来对应该多处存在的寄生电容,而当多处寄生电容本身就是并联的情况下,本发明实施例的所述保护电容的数量为多个,所述多个保护电容的击穿电压不同,以形成阶梯保护。
所述的多个保护电容可以位于同一层,也可以位于不同的层,在此并不限定。
以下对上述的阶梯保护的结构详细说明如下。
如图6所示,数据线13和栅线14形成了两个寄生电容303和304,假定两个寄生电容的击穿电压分别为V1和V2,而基于本发明实施例的方法也形成了两个保护电容302和305,且保护电容302和305的击穿电压分别为V3和V4,其中V3<V1<V4<V2。
假定只有一个保护电容302,则保护电容302正常时,其可以同时保护寄生电容303和304,但一旦电压达到V3时,保护电容被击穿后,就无法保护寄生电容了。
而基于图6所示的结构,当保护电容302被击穿后,剩余的正常工作的保护电容305还能够对寄生电容304形成保护,减少了维修点的出现。
当然,上述的结构中,也可以将两个寄生电容303和304作为一个整体来看,利用两个保护电容302和305进行保护,此时,电压之间的关系如下:V3<V4<V1<V2。
当然,也可以针对某一个寄生电容设置多个保护电容,以实现保护,结合图6说明如下。
假定只存在一个寄生电容303,而设计两个保护电容302和305,此时可以对保护电容302和305的大小做计算并作出ESD击穿风险评估。
进而通过设计保护电容的样式、尺寸参数等来保证保护电容302和305的击穿电压值均小于寄生电容303的击穿电压,当保护电容的数量增加时,保证保护电容302的击穿电压值均小于寄生电容303的击穿电压即可。
当然,针对某一个寄生电容设置的多个保护电容的电压可以相同,以实现保护的冗余备份。而所述多个保护电容的击穿电压也可以不同,以形成阶梯保护。
所述的多个保护电容可以位于同一层,也可以位于不同的层,在此并不限定。
在本发明的具体实施例中,可以在每一个保护电容和第一信号传输线和/或第二信号传输线的连接线上设置切断维修点。当保护电容被击穿后,即可通过该切断维修点,切断保护电容和第一信号传输线和/或第二信号传输线的电连接。也就是说,所述保护电容通过切断维修部而断开与第一信号传输线和/或第二信号传输线连接,所述切断维修部用于在维修时断开,以切断所述保护电容与所述第一信号传输线和/或第二信号传输线的电连接。
针对阵列基板上的由于ESD引起的DGS不良(如栅线和数据线处发生的DGS不良,公共电极线和数据线处发生的DCS不良,维修线和栅线/数据线处发生的短路不良等),本发明实施例的像素结构中,在阵列基板的某一层形成一个平面保护电容(其可以在像素电极膜层,栅金属层或源漏金属层或者ADS像素结构中的第一层ITO膜层均可),使该保护电容与信号传输线交叉区域的寄生电容并联,通过对保护电容器参数设计使保护电容的击穿电压小于寄生电容的击穿电压,从而实现对寄生电容的保护,防止出现TFT器件上的信号传输线短路导致的器件失效或无法修复。
本发明实施例的像素结构中,预留了修复点实现对保护电容的维修:当在该保护电容形成后,可以实现对于保护电容形成之后对于DGS-ESD等的保护及维修等。
静电积累到超出保护电容器承受能力时,保护电容首先被击穿后释放了静电,之后通过维修点切除保护电容器,即可恢复器件的电学功能。
本发明实施例同时还提供一种阵列基板,所述阵列基板上包括上述描述的任意一种像素结构。
本发明实施例同时还提供一种显示装置,包括上述的阵列基板。所述显示装置可以为:液晶面板、电子纸、OLED(有机电致发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板的像素结构,包括多个能够导电的功能层,且所述多个功能层中包括交叉设置于不同层的第一信号传输线和第二信号传输线,所述第一信号传输线和第二信号传输线的交叉处形成有寄生电容,其特征在于,所述像素结构还包括至少一个与所述寄生电容并联的保护电容,所述保护电容设置于所述多个功能层中的一个功能层上,且所述保护电容的击穿电压小于所述寄生电容的击穿电压。
2.根据权利要求1所述的像素结构,其特征在于,所述第一信号传输线为栅线,所述第二信号传输线为数据线。
3.根据权利要求2所述的像素结构,其特征在于,所述像素结构中还包括像素电极,所述保护电容的两个电极与像素电极位于同一层,所述保护电容的一个电极通过第一过孔与所述数据线电连接,所述保护电容的另一个电极通过第二过孔与所述栅线电连接。
4.根据权利要求2所述的像素结构,其特征在于,所述保护电容的两个电极与所述栅线位于同一层,所述保护电容的一个电极与栅线电连接,所述保护电容的另一个电极通过第三过孔与所述数据线电连接。
5.根据权利要求2所述的像素结构,其特征在于,所述保护电容的两个电极与所述数据线位于同一层,所述保护电容的一个电极与数据线电连接,所述保护电容的另一个电极通过第四过孔与所述栅线电连接。
6.根据权利要求2所述的像素结构,其特征在于,所述像素结构包括透明公共电极,所述保护电容的两个电极与公共电极位于同一层,所述保护电容的一个电极通过第五过孔与所述数据线电连接,所述保护电容的另一个电极与所述栅线电连接。
7.根据权利要求1-6中任意一项所述的像素结构,其特征在于,所述保护电容的数量为多个,所述多个保护电容的击穿电压不同。
8.根据权利要求1中所述的像素结构,其特征在于,所述保护电容通过切断维修部而断开与第一信号传输线和/或第二信号传输线连接,所述切断维修部用于在维修时断开,以切断所述保护电容与所述第一信号传输线和/或第二信号传输线的电连接。
9.一种阵列基板,其特征在于,所述阵列基板上包括权利要求1-8中任意一项所述的像素结构。
10.一种显示装置,其特征在于,包括权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210436371.5A CN102929055B (zh) | 2012-11-05 | 2012-11-05 | 像素结构、阵列基板及液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210436371.5A CN102929055B (zh) | 2012-11-05 | 2012-11-05 | 像素结构、阵列基板及液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102929055A CN102929055A (zh) | 2013-02-13 |
CN102929055B true CN102929055B (zh) | 2015-07-01 |
Family
ID=47643889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210436371.5A Active CN102929055B (zh) | 2012-11-05 | 2012-11-05 | 像素结构、阵列基板及液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102929055B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701313B (zh) * | 2015-03-11 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示装置 |
CN105118822B (zh) * | 2015-08-26 | 2018-01-23 | 上海中航光电子有限公司 | 换线结构 |
CN106200172B (zh) * | 2016-07-14 | 2020-06-02 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN108803173B (zh) * | 2018-07-02 | 2021-08-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN109410858B (zh) * | 2018-11-14 | 2021-02-09 | 惠科股份有限公司 | 控制电路及其应用的显示面板 |
CN114578624B (zh) * | 2021-12-29 | 2023-01-17 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1964055A (zh) * | 2005-11-07 | 2007-05-16 | 中华映管股份有限公司 | 静电放电保护结构及包括其的薄膜晶体管基板 |
CN101504500A (zh) * | 2008-02-04 | 2009-08-12 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器阵列基板的像素结构 |
CN102338959A (zh) * | 2011-09-20 | 2012-02-01 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示装置及阵列基板的制造和修复方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI229440B (en) * | 2003-10-09 | 2005-03-11 | Au Optronics Corp | Electrostatic discharge protection structure |
KR20070015695A (ko) * | 2005-08-01 | 2007-02-06 | 삼성전자주식회사 | 액정 표시 장치 및 이의 구동방법 |
-
2012
- 2012-11-05 CN CN201210436371.5A patent/CN102929055B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1964055A (zh) * | 2005-11-07 | 2007-05-16 | 中华映管股份有限公司 | 静电放电保护结构及包括其的薄膜晶体管基板 |
CN101504500A (zh) * | 2008-02-04 | 2009-08-12 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器阵列基板的像素结构 |
CN102338959A (zh) * | 2011-09-20 | 2012-02-01 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示装置及阵列基板的制造和修复方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102929055A (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102929055B (zh) | 像素结构、阵列基板及液晶显示装置 | |
CN103278987B (zh) | 阵列基板、该阵列基板断线修复方法及显示装置 | |
KR101799529B1 (ko) | 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법 | |
CN107219699B (zh) | 一种阵列基板 | |
CN102998869B (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
CN204595382U (zh) | 阵列基板及液晶显示面板及装置及已修复阵列基板 | |
US10269788B2 (en) | Array panel with ESD protection circuit | |
CN103676255B (zh) | 阵列基板的防静电结构 | |
CN103021940B (zh) | 阵列基板及其制造方法、显示装置 | |
KR20170039001A (ko) | 인셀 터치 방식 표시장치 | |
CN104238207A (zh) | 阵列基板及其制备方法、显示装置 | |
CN104571758A (zh) | 一种阵列基板和显示面板 | |
CN101556387B (zh) | 液晶显示面板 | |
CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102967978B (zh) | 阵列基板及其制造方法、显示装置 | |
CN103454819A (zh) | 用于液晶显示器的阵列基板及其制造方法 | |
CN106206746A (zh) | 薄膜晶体管、goa电路、显示基板和显示装置 | |
CN110416270B (zh) | Oled显示面板及其检测方法、显示装置 | |
CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN102790051A (zh) | 阵列基板及其制备方法、显示装置 | |
CN100442111C (zh) | 具静电放电防护的液晶显示面板 | |
CN103345092A (zh) | 阵列基板及其制作方法、显示装置 | |
CN102654703A (zh) | 一种阵列基板及其制造方法、以及显示设备 | |
KR102075060B1 (ko) | 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치 | |
CN202939398U (zh) | 薄膜晶体管阵列基板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |