CN108803173B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN108803173B
CN108803173B CN201810710162.2A CN201810710162A CN108803173B CN 108803173 B CN108803173 B CN 108803173B CN 201810710162 A CN201810710162 A CN 201810710162A CN 108803173 B CN108803173 B CN 108803173B
Authority
CN
China
Prior art keywords
electrode
pixel
common electrode
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810710162.2A
Other languages
English (en)
Other versions
CN108803173A (zh
Inventor
蒋学兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810710162.2A priority Critical patent/CN108803173B/zh
Publication of CN108803173A publication Critical patent/CN108803173A/zh
Application granted granted Critical
Publication of CN108803173B publication Critical patent/CN108803173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

本发明公开了一种阵列基板及其制造方法、显示装置，属于显示技术领域。该阵列基板包括：衬底基板；在衬底基板的非显示区域上设置有多个虚拟像素单元，多个虚拟像素单元围绕衬底基板的显示区域的周围；该衬底基板上还设置有多条平行布置的栅线，多个虚拟像素单元包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括公共电极、薄膜晶体管TFT和像素电极；在每个第一虚拟像素单元中，像素电极与TFT连接，像素电极与公共电极不连接。每个第一虚拟像素单元中像素电极与公共电极之间可以形成第一存储电容，静电可以在该第一存储电容中释放，降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
随着显示技术领域的发展，各种具有显示功能的产品出现在日常生活中，例如手机、平板电脑、电视机、笔记本电脑、数码相框和导航仪等，这些产品都无一例外的需要装配显示面板。
目前，大部分显示面板可以包括阵列基板、彩膜基板以及位于阵列基板与彩膜基板之间的液晶层。该阵列基板具有多个像素单元，每个像素单元中均设置有TFT(英文：ThinFilm Transistor；简称：TFT)。该阵列基板通常可以分为显示区域和非显示区域。位于显示区域的像素单元用于图像的显示；位于非显示区域的像素单元称为虚拟(英文：Dummy)像素单元，不进行图像显示，主要是用于保证显示面板厚度的一致性。
目前的阵列基板中位于显示区域中的像素单元中设置的TFT，容易受到阵列基板周围产生的静电的影响而失效，导致该阵列基板的良品率较低。
发明内容
本申请提供了一种阵列基板及其制造方法、显示装置，可以解决现有的阵列基板的良品率较低的问题。所述技术方案如下：
第一方面，提供了一种阵列基板，包括：
衬底基板，所述衬底基板具有显示区域和非显示区域；
在所述衬底基板的非显示区域上设置有多个虚拟像素单元，所述多个虚拟像素单元围绕所述衬底基板的显示区域的周围；
所述衬底基板上还设置有多条平行布置的栅线，所述多个虚拟像素单元包括：排布方向与所述栅线的延伸方向平行的多个第一虚拟像素单元，每个所述第一虚拟像素单元包括公共电极、薄膜晶体管TFT和像素电极；
在每个第一虚拟像素单元中，所述像素电极与所述TFT连接，所述像素电极与所述公共电极不连接。
可选的，每个所述第一虚拟像素单元还包括辅助电极，所述像素电极在衬底基板上的正投影与所述辅助电极在所述衬底基板上的正投影存在重叠区域。
可选的，所述衬底基板的非显示区域上还设置有第一公共电极线，所述第一公共电极线分别与所述辅助电极与所述公共电极连接，在每个所述第一虚拟像素单元中，所述像素电极位于所述辅助电极与所述公共电极之间。
可选的，所述栅线、所述辅助电极和所述第一公共电极线同层设置。
可选的，所述阵列基板还包括：在所述像素电极与所述公共电极之间设置的钝化层，以及在所述像素电极与所述辅助电极之间设置的栅极绝缘层。
可选的，所第一公共电极线与所述公共电极通过第一过孔连接，所述第一过孔依次穿过所述钝化层和所述栅极绝缘层。
可选的，所述阵列基板中的公共电极为板状结构。
可选的，在所述衬底基板上依次设置有：栅极图形、栅极绝缘层、有源层图形、源漏极图形、所述像素电极、钝化层和所述公共电极；
其中，所述栅极图形包括：所述栅线和所述TFT中的栅极，所述源漏极图形包括：所述TFT中的源极和漏极，在每个所述第一虚拟像素单元中，所述像素电极与所述TFT中的源极或漏极连接。
第二方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板的非显示区域上形成多个虚拟像素单元，所述多个虚拟像素单元围绕在所述阵列基板的显示区域的周围；
在所述衬底基板上形成多条平行布置的栅线，所述多个虚拟像素单元包括：排布方向与所述栅线的延伸方向平行的多个第一虚拟像素单元，每个所述第一虚拟像素单元包括公共电极、薄膜晶体管TFT和像素电极；
在每个第一虚拟像素单元中，所述像素电极与所述TFT连接，所述像素电极与所述公共电极不连接。
第三方面，提供了一种显示装置，包括：第一方面任一所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果至少包括：
在该衬底基板的非显示区域上设置有多个虚拟像素单元，该虚拟像素单元可以包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括：像素电极、TFT和公共电极，在每个第一虚拟像素单元中，该像素电极与TFT连接，该像素电极与公共电极不连接，使得该像素电极与公共电极之间可以形成第一存储电容。当阵列基板的周围产生静电时，若该静电经过数据线导入阵列基板中，该静电会在第一存储电容中释放，降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率，有效的提高了阵列基板的良品率。
同时，在每个第一虚拟像素单元中，像素电极与辅助电极之间可以形成第二存储电容，该第二存储电容与第一存储电容串联，有效的增大了每个第一虚拟像素单元中存储电容的电容量，静电更容易在第一虚拟像素单元中释放，进一步的降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率。并且，辅助电极可以对第一虚拟像素单元起到遮光作用，避免了光线从第一虚拟像素单元中出射。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种阵列基板的俯视图；
图2是图1示出的阵列基板在A-A’处的截面图；
图3是图1示出的阵列基板在B-B’处的截面图；
图4是图1示出的阵列基板在C-C’处的截面图；
图5是本发明实施例提供的一种阵列基板的俯视图；
图6是图5示出的阵列基板在D-D’处的截面图；
图7是本发明实施例提供的另一种阵列基板的俯视图；
图8是图7示出的阵列基板在E-E’处的截面图；
图9是本发明实施例提供了一种阵列基板的制造方法的流程图；
图10是本发明实施例提供的另一种阵列基板的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1，图1是相关技术提供的一种阵列基板的俯视图，该阵列基板包括：衬底基板01，该衬底基板01具有显示区域01a和非显示区域01b。
该阵列基板01上设置有多个像素单元02、多条栅线03和多条数据线04。在显示区域01a中，任意两条相邻的栅线03和任意两条相邻的数据线04可以围成一个像素单元02。
该多个像素单元02包括：位于显示区域01a中的像素单元02a，以及位于非显示区域01b中的像素单元02b，该像素单元02b也称为虚拟像素单元。通常情况下，位于显示区域01a的周围的一圈像素单元均为像素单元02b。该阵列基板01中设置的每个像素单元02中均设置有TFT 05、像素电极06和公共电极07。
在非显示区域01b中还设置有第一公共电极线08a和第二公共电极线08b，该第一公共电极线08a和第二公共电极线08b均与公共电极07连接，该第一公共电极线08a和第二公共电极线08b均用于为公共电极07提供电信号。为了简化制造工艺，该第一公共电极线08a需要与阵列基板中的栅线03通过一次构图工艺形成，第二公共电极线08b需要与阵列基板中的数据线04通过一次工艺形成。此时，对于第一公共电极线08a，可以通过第一过孔V1实现第一公共电极线08b与公共电极07之间的连接；对于第二公共电极线08b，可以通过第二过孔V2实现第二公共电极线08b与公共电极07之间的连接。
对于显示区域01a中的每个像素单元02a，请参考图2，图2是图1示出的阵列基板在A-A’处的截面图。TFT 05可以包括：源极051、漏极052、栅极(图2中未画出)和有源层图形053。像素电极06与公共电极07不连接，该像素电极06与TFT 05中的源极051或漏极052连接，使得该像素电极06与公共电极07之间能够产生使液晶偏转的电压差，从而实现了显示区域01a中的像素单元02a中有光线出射。
对于非显示区域01b中的每个像素单元02b，请参考图3，图3是图1示出的阵列基板在B-B’处的截面图，像素电极06不与TFT 05中的源极051以及漏极052连接。像素电极06需要与公共电极07连接，对于像素单元02b中排布方向与数据线04的延伸方向平行的像素单元02b中，像素电极06可以之间与第二公共电极线08b搭接，从而实现像素电极06与公共电极07之间的连接；对于对于像素单元02b中排布方向与栅线03的延伸方向平行的像素单元02b中，请参考图4，图4是图1示出的阵列基板在C-C’处的截面图，公共电极07与像素电极06之间通过第三过孔V3连接。由于像素单元02b中，像素电极06不与TFT 05中的源极051以及漏极052连接，且像素电极06与公共电极07连接，因此像素单元02b中的像素电极06与公共电极07之间不会产生电压差，该像素单元02b中不会有光线出射。
当阵列基板的周围产生静电时，由于虚拟像素单元(也即图1中的像素单元02b)中的像素电极06与公共电极07连接，虚拟像素单元中未形成存储电容，因此静电不会在虚拟像素单元中释放，该静电会依次经过：数据线04、显示区域01a中像素单元02a的TFT 05以及该像素单元02a中的像素电极06，该静电可能会导致像素单元02a中的TFT 05失效，从而导致阵列基板的良品率较低。
请参考图5，图5是本发明实施例提供的一种阵列基板的俯视图，该阵列基板可以包括：
衬底基板10，该衬底基板10具有显示区域10a和非显示区域10b。
在该衬底基板10的非显示区域10b上设置有多个虚拟像素单元20，该多个虚拟像素单元20围绕衬底基板10的显示区域10a的周围。
该衬底基板10上还设置有多条平行布置的栅线30，在本发明实施例中，衬底基板10上还设置有多条平行布置的数据线40，以及位于显示区域10a中的多个像素单元50。在该显示区域10a中，任意两条相邻的栅线30和任意两条相邻的数据线40可以围成一个像素单元50。
在非显示区域10b中的多个虚拟像素单元20包括：排布方向与栅线30的延伸方向平行的多个第一虚拟像素单元20a，每个第一虚拟像素单元20a包括：公共电极60、TFT 70和像素电极80。在每个第一虚拟像素单元20a中，像素电极80与TFT 70连接，像素电极80不与公共电极60连接。
示例的，请参考图6，图6是图5示出的阵列基板在D-D’处的截面图，TFT70包括源极71、漏极72、有源层图形73和栅极(图6中未画出)，在每个第一虚拟像素单元20a中，像素电极80与TFT 70中的源极71或漏极72连接，像素电极80与公共电极60之间可以设置绝缘层。
此时，在每个第一虚拟像素单元20a中，像素电极80与公共电极60之间可以形成第一存储电容，当阵列基板的周围产生静电时，若该静电经过数据线40导入阵列基板中，该静电会在第一虚拟像素单元20a中形成的第一存储电容中释放，降低了显示区域10a中出现像素单元50中的TFT受到静电的影响而失效的概率，有效的提高了阵列基板良品率。
需要说明的是，在非显示区域10b中的多个虚拟像素单元20还包括：除多个第一虚拟像素单元20a之外的多个第二虚拟像素单元20b。由于静电经过栅线导入阵列基板中，导致阵列基板受到的破坏的结果，与静电经过数据线导入阵列基板中，导致阵列基板受到破坏的结果不同，本发明主要是针对静电经过数据线导入阵列基板中的这种情况作出的改进，因此，本发明实施例只对第一虚拟像素单元20a的结构进行了改进，并未对第二虚拟像素单元20b的结构进行改进。
综上所述，本发明实施例提供的阵列基板，包括：衬底基板，在该衬底基板的非显示区域上设置有多个虚拟像素单元，该虚拟像素单元可以包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括：像素电极、TFT和公共电极，在每个第一虚拟像素单元中，该像素电极与TFT连接，该像素电极与公共电极不连接，使得该像素电极与公共电极之间可以形成第一存储电容。当阵列基板的周围产生静电时，若该静电经过数据线导入阵列基板中，该静电会在第一存储电容中释放，降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率，有效的提高了阵列基板的良品率。
在本发明实施例中，由于在每个第一虚拟像素单元20a中，像素电极80与TFT 70连接，该像素电极80与公共电极60不连接，因此使该像素电极80与公共电极60之间能够产生使液晶偏转的电压差，第一虚拟像素单元20a中有光线出射。为了避免光线从第一虚拟像素单元20a中出射，如图7所示，图7是本发明实施例提供的另一种阵列基板的俯视图，每个第一虚拟像素单元20a还包括辅助电极90，像素电极80在衬底基板10上的正投影与辅助电极90在衬底基板10上的正投影存在重叠区域。可选的，制成该辅助电极90的材料可以包括金属材料，金属材料具有遮光作用，可以有效的避免光线从第一虚拟像素单元20a中出射。
可选的，如图7所示，衬底基板10的非显示区域10b上还设置有第一公共电极线110a，该第一公共电极线110a分别与辅助电极90和公共电极60连接。在每个第一虚拟像素单元20a中，像素电极80位于辅助电极90与公共电极60之间，像素电极80与辅助电极90之间也设置有绝缘层。此时，在每个第一虚拟像素单元20a中，像素电极80与辅助电极90之间可以形成第二存储电容，该第二存储电容与第一存储电容串联，有效的增大了每个第一虚拟像素单元20a中存储电容的电容量，静电更容易在第一虚拟像素单元20a中释放，进一步的降低了显示区域10a中出现像素单元50中的TFT受到静电的影响而失效的概率。
示例的，图8是图7示出的阵列基板在E-E’处的截面图，该阵列基板还包括：在像素电极80与公共电极60之间设置的钝化层120，以及在像素电极80与辅助电极90之间设置的栅极绝缘层130。像素电极80、公共电极60与钝化层120可以构成第一存储电容；像素电极80、辅助电极90与栅极绝缘层130可以构成第二存储电容。
在本发明实施例中，为了简化构图工艺，栅线30、辅助电极90和第一公共电极线110a可以同层设置，也即是，栅线30、辅助电极90和第一公共电极线110a是通过一次构图工艺形成的，因此第一公共电极线可以直接与辅助电极90连接。由于第一公共电极线110a与公共电极60之间设置有钝化层120和栅极绝缘层130，因此第一公共电极线110a与公共电极60之间可以通过第一过孔V10连接，该第一过孔V10依次穿过钝化层120和栅极绝缘层130。
可选的，如图7所示，阵列基板中的公共电极60可以为板状结构。此时，在形成公共电极60的过程中，不涉及构图工艺，因此有效的简化了制造阵列基板工艺难度。
可选的，如图8所示，该衬底基板10上依次设置有：栅极图形、栅极绝缘层130、有源层图形73、源漏极图形、像素电极80、钝化层120和公共电极60。其中，该栅极图形包括：栅线30、TFT 70中的栅极(图8中未画出)、辅助电极90和第一公共电极线110a，该源漏极图形包括：TFT 70中的源极71和漏极72。
在本发明实施例中，如图7所示，衬底基板10的非显示区域10b上还设置有第二公共电极线110b，该第二公共电极线110b通过第二过孔V20与公共电极60连接，该第二公共电极线110b可以与第二虚拟像素单元20b中的像素电极70连接。需要说明的是，本发明实施例并未对第二公共电极线与第二虚拟像素单元进行改进，其结构之间的连接关系与工作原理，可以参考相关技术，本发明实施例对此不做赘述。
还需说明的是，本发明实施例中的附图均是以阵列基板为高开口率的高级超维场开(英文：High opening rate Advanced-Super Dimensional Switching；简称：H-ADS)型的阵列基板为例进行示意性说明的，在一种可选的实现方式中，该阵列基板还可以为扭曲向列(英文：Twisted Nematic；简称：TN)型的阵列基板，或者，为平面转换(英文：In-PlaneSwitching；简称：IPS)型的阵列基板，本发明实施例对此不做限定。
综上所述，本发明实施例提供的阵列基板，包括：衬底基板，在该衬底基板的非显示区域上设置有多个虚拟像素单元，该虚拟像素单元可以包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括：像素电极、TFT和公共电极，在每个第一虚拟像素单元中，该像素电极与TFT连接，该像素电极与公共电极不连接，使得该像素电极与公共电极之间可以形成第一存储电容。当阵列基板的周围产生静电时，若该静电经过数据线导入阵列基板中，该静电会在第一存储电容中释放，降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率，有效的提高了阵列基板的良品率。在每个第一虚拟像素单元中，像素电极与辅助电极之间可以形成第二存储电容，该第二存储电容与第一存储电容串联，有效的增大了每个第一虚拟像素单元中存储电容的电容量，静电更容易在第一虚拟像素单元中释放，进一步的降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率。并且，辅助电极可以对第一虚拟像素单元起到遮光作用，避免了光线从第一虚拟像素单元中出射。
请参考图9，图9是本发明实施例提供了一种阵列基板的制造方法的流程图，该方法用于制造图5示出的阵列基板，该方法可以包括：
步骤901、在衬底基板的非显示区域上形成多个虚拟像素单元，该多个虚拟像素单元围绕在阵列基板的显示区域的周围。
步骤902、在衬底基板上形成多条平行布置的栅线。多个虚拟像素单元包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括公共电极、薄膜晶体管TFT和像素电极；在每个第一虚拟像素单元中，像素电极与TFT连接，像素电极与公共电极不连接。
综上所述，本发明实施例提供的阵列基板的制造方法，在该衬底基板的非显示区域上形成多个虚拟像素单元，该虚拟像素单元可以包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括：像素电极、TFT和公共电极，在每个第一虚拟像素单元中，该像素电极与TFT连接，该像素电极与公共电极不连接，使得该像素电极与公共电极之间可以形成第一存储电容。当阵列基板的周围产生静电时，若该静电经过数据线导入阵列基板中，该静电会在第一存储电容中释放，降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率，有效的提高了阵列基板的良品率。
请参考图10，图10是本发明实施例提供的另一种阵列基板的制造方法的流程图，该方法用于制造图7示出的阵列基板，该方法可以包括：
步骤1001、在衬底基板上形成栅极图形。
可选的，该栅极图形以及金属薄膜的材料可以为金属钼(简称：Mo)、金属钛(简称：Ti)、金属铜(简称：Cu)、金属铝(简称：Al)或合金材料制造而成。该栅极图形包括：TFT中的栅极、多条阵列排布的栅线、第一公共电极线和辅助电极。
示例的，可以在衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅极薄膜，然后对该栅极薄膜执行一次构图工艺以形成栅极图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1002、在形成有栅极图形的衬底基板上依次形成栅极绝缘层和有源层图形。
可选的，该栅极绝缘层的材料可以为二氧化硅、氮化硅或者高介电常数材料等。该有源层图形的材料可以为无机材料，例如，其可以为多晶硅；该有源层图形的材料也可以为有机材料，例如，其可以为铟镓锌氧化物(英文：Indium Gallium Zinc Oxide；简称：IGZO)、氧化铟锡(英文：Indium Tin Oxide；简称：ITO)或掺铟氧化锌(英文：Indium-doped ZincOxide；简称：IZO)等。
示例的，可以在形成有栅极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成栅极绝缘层；再在形成有栅极绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有源层薄膜，然后对该有源层薄膜执行一次构图工艺以形成有源层图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1003、在形成有有源层图形的衬底基板上依次形成源漏极图形和像素电极。
可选的，该栅极图形以及金属薄膜的材料可以为金属Mo、金属Ti、金属Cu、金属Al或合金材料制造而成。该源漏极图形包括：TFT中的源极和漏极，以及多条阵列排布的数据线。该像素电极的材料可以为ITO。
示例的，可以在形成有有源层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成源漏极薄膜，然后对该源漏极薄膜执行一次构图工艺以形成源漏极图形；再在形成有源漏极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成像素电极薄膜，然后对该有源层薄膜执行一次构图工艺以形成像素电极，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1004、在形成有像素电极的衬底基板上依次形成钝化层和公共电极。
可选的，该钝化层的材料可以为二氧化硅、氮化硅或者高介电常数材料等。该公共电极的材料可以为ITO。
示例的，可以在形成有像素电极的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成钝化层；再在形成有钝化层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成公共电极。需要说明的是，钝化层上设置的用于公共电极与第一公共电极线连接的第一过孔，可以通过构图工艺形成。
通过上述步骤1001至步骤1004可以制造出图7示出的阵列基板，该阵列基板的工作原理可以参考前述对阵列基板的结构描述的对应内容，本发明实施例在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，在该衬底基板的非显示区域上形成多个虚拟像素单元，该虚拟像素单元可以包括：排布方向与栅线的延伸方向平行的多个第一虚拟像素单元，每个第一虚拟像素单元包括：像素电极、TFT和公共电极，在每个第一虚拟像素单元中，该像素电极与TFT连接，该像素电极与公共电极不连接，使得该像素电极与公共电极之间可以形成第一存储电容。当阵列基板的周围产生静电时，若该静电经过数据线导入阵列基板中，该静电会在第一存储电容中释放，降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率，有效的提高了阵列基板的良品率。在每个第一虚拟像素单元中，像素电极与辅助电极之间可以形成第二存储电容，该第二存储电容与第一存储电容串联，有效的增大了每个第一虚拟像素单元中存储电容的电容量，静电更容易在第一虚拟像素单元中释放，进一步的降低了显示区域中出现像素单元中的TFT受到静电的影响而失效的概率。并且，辅助电极可以对第一虚拟像素单元起到遮光作用，避免了光线从第一虚拟像素单元中出射。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种阵列基板，其特征在于，包括：
衬底基板，所述衬底基板具有显示区域和非显示区域；
在所述衬底基板的非显示区域上设置有多个虚拟像素单元，所述多个虚拟像素单元围绕所述衬底基板的显示区域的周围；
所述衬底基板上还设置有多条平行布置的栅线，所述多个虚拟像素单元包括：排布方向与所述栅线的延伸方向平行的多个第一虚拟像素单元，每个所述第一虚拟像素单元包括公共电极、薄膜晶体管TFT和像素电极；
在每个第一虚拟像素单元中，所述像素电极与所述TFT连接，所述像素电极与所述公共电极不连接；
每个所述第一虚拟像素单元还包括辅助电极，所述像素电极在衬底基板上的正投影与所述辅助电极在所述衬底基板上的正投影存在重叠区域；
所述衬底基板的非显示区域上还设置有第一公共电极线，所述第一公共电极线分别与所述辅助电极与所述公共电极连接，在每个所述第一虚拟像素单元中，所述像素电极位于所述辅助电极与所述公共电极之间。
2.根据权利要求1所述的阵列基板，其特征在于，
所述栅线、所述辅助电极和所述第一公共电极线同层设置。
3.根据权利要求2所述的阵列基板，其特征在于，
所述阵列基板还包括：在所述像素电极与所述公共电极之间设置的钝化层，以及在所述像素电极与所述辅助电极之间设置的栅极绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于，
所第一公共电极线与所述公共电极通过第一过孔连接，所述第一过孔依次穿过所述钝化层和所述栅极绝缘层。
5.根据权利要求1至4任一所述的阵列基板，其特征在于，
所述阵列基板中的公共电极为板状结构。
6.根据权利要求1至4任一所述的阵列基板，其特征在于，
在所述衬底基板上依次设置有：栅极图形、栅极绝缘层、有源层图形、源漏极图形、所述像素电极、钝化层和所述公共电极；
其中，所述栅极图形包括：所述栅线和所述TFT中的栅极，所述源漏极图形包括：所述TFT中的源极和漏极，在每个所述第一虚拟像素单元中，所述像素电极与所述TFT中的源极或漏极连接。
7.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板的非显示区域上形成多个虚拟像素单元，所述多个虚拟像素单元围绕在所述阵列基板的显示区域的周围；
在所述衬底基板上形成多条平行布置的栅线，所述多个虚拟像素单元包括：排布方向与所述栅线的延伸方向平行的多个第一虚拟像素单元，每个所述第一虚拟像素单元包括公共电极、薄膜晶体管TFT和像素电极；
在每个第一虚拟像素单元中，所述像素电极与所述TFT连接，所述像素电极与所述公共电极不连接；
每个所述第一虚拟像素单元还包括辅助电极，所述像素电极在衬底基板上的正投影与所述辅助电极在所述衬底基板上的正投影存在重叠区域；
在所述衬底基板的非显示区域上形成有第一公共电极线，所述第一公共电极线分别与所述辅助电极与所述公共电极连接，在每个所述第一虚拟像素单元中，所述像素电极位于所述辅助电极与所述公共电极之间。
8.一种显示装置，其特征在于，包括：权利要求1至6任一所述的阵列基板。
CN201810710162.2A 2018-07-02 2018-07-02 阵列基板及其制造方法、显示装置 Active CN108803173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810710162.2A CN108803173B (zh) 2018-07-02 2018-07-02 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810710162.2A CN108803173B (zh) 2018-07-02 2018-07-02 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN108803173A CN108803173A (zh) 2018-11-13
CN108803173B true CN108803173B (zh) 2021-08-10

Family

ID=64073207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810710162.2A Active CN108803173B (zh) 2018-07-02 2018-07-02 阵列基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN108803173B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109283763B (zh) * 2018-11-16 2021-10-26 信利半导体有限公司 基板结构、显示面板及面板制造方法
CN109375439A (zh) * 2018-12-20 2019-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN209946604U (zh) 2019-06-12 2020-01-14 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110718180B (zh) * 2019-11-15 2023-07-18 京东方科技集团股份有限公司 一种显示基板及其制造方法
CN111399293A (zh) * 2020-04-09 2020-07-10 深圳市华星光电半导体显示技术有限公司 液晶显示面板及液晶显示装置
CN111965908B (zh) * 2020-08-27 2023-10-24 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN114253035A (zh) * 2020-09-23 2022-03-29 京东方科技集团股份有限公司 显示装置和阵列基板
WO2023070574A1 (zh) * 2021-10-29 2023-05-04 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN114779536B (zh) * 2022-04-27 2023-08-08 合肥鑫晟光电科技有限公司 显示面板和显示装置
CN114721195B (zh) * 2022-04-27 2023-07-04 深圳市华星光电半导体显示技术有限公司 显示面板
CN114994989B (zh) * 2022-05-25 2023-10-27 京东方科技集团股份有限公司 阵列基板及显示装置
CN115145081B (zh) * 2022-07-08 2023-10-17 京东方科技集团股份有限公司 放电电路、放电方法及显示面板
CN117795412A (zh) * 2022-07-29 2024-03-29 京东方科技集团股份有限公司 显示基板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427386A (zh) * 2001-12-17 2003-07-02 精工爱普生株式会社 显示装置及电子机器
CN101566772A (zh) * 2009-06-04 2009-10-28 福州华映视讯有限公司 主动组件数组基板
CN102929055A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 像素结构、阵列基板及液晶显示装置
CN103034003A (zh) * 2011-10-06 2013-04-10 株式会社日本显示器东 显示装置
JP2013109258A (ja) * 2011-11-24 2013-06-06 Seiko Epson Corp 電気光学装置および電子機器
CN103794606A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 显示面板线路结构
KR20160083346A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치
CN106783845A (zh) * 2017-02-24 2017-05-31 武汉华星光电技术有限公司 阵列基板以及具有该阵列基板的液晶面板
CN107479267A (zh) * 2016-06-07 2017-12-15 三菱电机株式会社 液晶显示面板及具有该液晶显示面板的液晶显示装置
CN207198523U (zh) * 2017-09-15 2018-04-06 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
JP6503721B2 (ja) * 2014-12-12 2019-04-24 三菱電機株式会社 アレイ基板およびそれを用いた表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427386A (zh) * 2001-12-17 2003-07-02 精工爱普生株式会社 显示装置及电子机器
CN101566772A (zh) * 2009-06-04 2009-10-28 福州华映视讯有限公司 主动组件数组基板
CN103034003A (zh) * 2011-10-06 2013-04-10 株式会社日本显示器东 显示装置
JP2013109258A (ja) * 2011-11-24 2013-06-06 Seiko Epson Corp 電気光学装置および電子機器
CN102929055A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 像素结构、阵列基板及液晶显示装置
CN103794606A (zh) * 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 显示面板线路结构
KR20160083346A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치
CN107479267A (zh) * 2016-06-07 2017-12-15 三菱电机株式会社 液晶显示面板及具有该液晶显示面板的液晶显示装置
CN106783845A (zh) * 2017-02-24 2017-05-31 武汉华星光电技术有限公司 阵列基板以及具有该阵列基板的液晶面板
CN207198523U (zh) * 2017-09-15 2018-04-06 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN108803173A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
CN108803173B (zh) 阵列基板及其制造方法、显示装置
CN203894515U (zh) 一种阵列基板及显示装置
US9759958B2 (en) Array substrate, display device and method for manufacturing array substrate
US10418383B2 (en) Array substrate, fabrication method thereof and display device
US10615181B2 (en) Array substrate, display panel, manufacturing method, and display device
US9099356B2 (en) Array substrate with hollowed common electrode above data line and manufacturing method thereof and display device
US9711544B2 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device
RU2697012C2 (ru) Матричная подложка и устройство отображения
US10141345B2 (en) Array substrate, manufacturing method thereof, and display device
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
US9791755B2 (en) Color filter-on-array substrate, display device, and method for manufacturing the color filter-on-array substrate
CN105137672A (zh) 阵列基板及其制造方法
CN103515375B (zh) 阵列基板及其制造方法、以及显示装置
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
US20130161612A1 (en) Display device and image display system employing the same
US20160380005A1 (en) Array substrate, preparation method thereof and display device
CN108535925B (zh) 显示面板和显示装置
US20200185431A1 (en) Display panel preparation method and display panel
US20210327917A1 (en) Array substrate, manufacturing method thereof and display device
CN105572981B (zh) 阵列基板、显示面板以及液晶显示装置
CN106940507B (zh) 阵列基板及其制备方法、显示面板
CN214068732U (zh) 阵列基板及显示装置
US11581339B2 (en) Pixel structure and manufacturing method therefor, array substrate, and display device
KR20140142064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant