CN103676255B - 阵列基板的防静电结构 - Google Patents

阵列基板的防静电结构 Download PDF

Info

Publication number
CN103676255B
CN103676255B CN201310733696.4A CN201310733696A CN103676255B CN 103676255 B CN103676255 B CN 103676255B CN 201310733696 A CN201310733696 A CN 201310733696A CN 103676255 B CN103676255 B CN 103676255B
Authority
CN
China
Prior art keywords
data line
gate line
array base
base palte
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310733696.4A
Other languages
English (en)
Other versions
CN103676255A (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201310733696.4A priority Critical patent/CN103676255B/zh
Priority to US14/347,596 priority patent/US9165950B2/en
Priority to PCT/CN2014/070966 priority patent/WO2015096247A1/zh
Publication of CN103676255A publication Critical patent/CN103676255A/zh
Application granted granted Critical
Publication of CN103676255B publication Critical patent/CN103676255B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板的防静电结构，包括：阵列基板的有效区域（20）、一条栅极线短路棒（30）以及一条数据线短路棒（40），该阵列基板的有效区域（20）设有数根栅极线（22）及数根数据线（24），栅极线短路棒（30）电性连接于该些栅极线（22）的一端，数据线短路棒（40）电性连接于该些数据线（24）的一端。本发明仅采用一条栅极线短路棒将所有栅极线短接以及一条数据线短路棒将所有数据线短接以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤。

Description

阵列基板的防静电结构
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的防静电结构。
背景技术
液晶显示装置（LiquidCrystalDisplay，LCD）具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括壳体、设于壳体内的液晶显示面板及设于壳体内并相对液晶显示面板设置的背光模组（backlightmodule）。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两玻璃基板上施加驱动电压来控制液晶分子的旋转，从而将背光模组的光线折射出来产生画面。
静电（Electro-Staticdischarge，ESD）在半导体生产行业一直是一个悬而未决的问题，静电会导致产品良率降低、成本增加、产能下降。在液晶显示装置制造工艺中，静电也一直影响着液晶显示装置的品质，尤其是液晶显示面板的生产工艺。静电的产生主要分为三大因素：
一是颗粒（particle），任何一种颗粒都有可能造成器件损伤，甚至产品报废，因此半导体制造工艺中，管控颗粒是一项重要的工作。
二是制程条件和原材料，在液晶显示面板工艺制程中，沉积（deposition）工序、曝光（photo）工序、蚀刻（etch）工序、剥离（strip）以及清洁（clean）工序等的工艺条件都会产生静电，同时，在该些制程中所用到的原材料由于材料缺陷也会产生静电。
三是设计因素，产品设计的好坏直接影响了静电的情况。
为了提高产品品质，降低生产成本，在液晶显示面板的生产工艺会进行静电防护工作。该静电防护工作包括两大类：一是液晶显示面板内部器件保护，主要是在液晶显示面板的线路（栅极（Gate）线和数据（Data）线）的始末端设计防静电环（ESDring）；二是液晶显示面板外围电路保护，主要是保护阵列制程以及后端制程中静电对面板外围电路的损伤。
在现有的TFT阵列基板结构中，膜层顺序为：第一金属层（Gate/Com）—栅绝缘层（GI）—有源层（Active）—第二金属层（S/D）—钝化层（PVX）—透明导电层（IndiumTinOxides，ITO），为了控制产品的成本和良率，通常在成盒（Cell）段制程完成切割（cutting）以后要对面板进行点灯判级，进而将合格的液晶显示面板（panel）投入模组。
为了实现在成盒段制程能够点灯，同时又不影响模组段的正常点灯，通常会在阵列基板制作过程中，在栅极线（Gate线）和数据线（Data线）的端子处增加一些简单的测试电路，即设置短路棒（shortingbar），进而实现成盒段制程的点灯，减少静电释放现象。目前的短路棒分为两种结构：镭射（trimming）结构和开关（switching）结构。镭射结构是将栅极线和数据线直接短接到短路棒上，在成盒测试完成后，需要采用激光镭射的方式将短路棒与栅极线和数据线的端子断开；开关结构是采用开关将短路棒信号输入到栅极线和数据线上。
就镭射结构而言，目前采用5条短路棒分别与相应的信号线连接，其中3条短路棒连接数据线（分别连接R、G、B数据线），2条短路棒连接栅极线（分别连接奇、偶栅极线），这些短路棒100均通过过孔与栅极线或数据线200连接，如图1所示。但该技术在液晶显示面板的绝缘保护层和有源层的干法蚀刻工艺（如沟道干刻和过孔干刻）中，等离子体（plasma）异常放电仍会对短路棒100处金属交叠走线造成静电损伤，影响产品品质。
发明内容
本发明的目的在于提供一种阵列基板的防静电结构，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻（如沟道干刻和过孔干刻）时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处金属交叠走线和过孔造成的静电损伤，提高产品品质，提高生产效率，降低生产成本。
为实现上述目的，本发明提供一种阵列基板的防静电结构，包括：阵列基板的有效区域、一条设于所述有效区域一侧的栅极线短路棒以及一条设于所述有效区域另一侧的数据线短路棒，该有效区域设置栅极线短路棒的一侧与设置数据线短路棒的另一侧相邻，所述阵列基板的有效区域设有数根相互平行排列的栅极线及数根相互平行排列的数据线，所述栅极线短路棒电性连接于所述数根栅极线的一端，所述数据线短路棒电性连接于所述数根数据线的一端。
所述数根栅极线与数根数据线相互垂直，每一栅极线和每一数据线的始末端均设有一防静电环，该些防静电环围绕该阵列基板的有效区域设置。
所述围绕该阵列基板有效区域的所有防静电环均电性连接在一起。
所述阵列基板的防静电结构还包括：数根第一扇出线、数根第二扇出线、数个数据线接触垫、以及数个栅极线接触垫，每一所述第一扇出线的一端与一数据线接触垫电性连接，另一端与一数据线电性连接，每一所述第二扇出线的一端与一栅极线接触垫电性连接，另一端分别与一栅极线电性连接。
所述栅极线短路棒与每一栅极线接触垫电性连接，以将所有栅极线短接；所述数据线短路棒与每一数据线接触垫电性连接，以将所有数据线短接。
所述栅极线短路棒包括：基板、形成于基板上的第一金属层、覆盖于第一金属层及基板上的栅绝缘层、位于栅绝缘层上的钝化层。
所述栅极线短路棒的第一金属层与所述数根栅极线同层制作且直接相连，进而将所述栅极线短路棒与所述数根栅极线电性连接。
所述数据线短路棒包括：基板、形成于基板上的栅绝缘层、位于栅绝缘层上的第二金属层、以及覆盖于第二金属层与栅绝缘层上的钝化层。
所述数据线短路棒的第二金属层与所述数根数据线同层制作且直接相连，进而将所述数据线短路棒与所述数根数据线电性连接。
所述栅极线短路棒一端设有栅极信号输入焊盘，用于输入测试信号；所述数据线短路棒一端设有数据信号输入焊盘，用于输入测试信号。
本发明的有益效果：本发明的阵列基板的防静电结构，仅采用一条栅极线短路棒将所有栅极线短接以及一条数据线短路棒将所有数据线短接，大大简化短路棒电路，减少短路棒的个数，减少成盒段制程中点灯信号的个数，且，所述栅极线短路棒的第一金属层与所述数根栅极线同层制作且直接相连，进而将所述栅极线短路棒与所述数根栅极线电性连接，所述数据线短路棒的第二金属层与所述数根数据线同层制作且直接相连，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻（如沟道干刻和过孔干刻）时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤，更好地起到静电保护的作用，提高产品品质，提高生产效率，降低生产成本。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有技术中阵列基板的防静电结构示意图；
图2为本发明中阵列基板的防静电结构示意图；
图3为本发明阵列基板的防静电结构中的栅极线短路棒局部放大图；
图4为本发明阵列基板的防静电结构中的数据线短路棒局部放大图；
图5为图3中A-A的断面图；
图6为图4中B-B的断面图；
图7为本发明阵列基板的防静电结构中的防静电环的等效电路图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
本发明以VA型显示模式来进行说明，但不限于VA型显示模式。
请参阅图2至图4，本发明提供一种阵列基板的防静电结构，具体包括：阵列基板的有效区域20、一条设于所述有效区域20一侧的栅极线短路棒30以及一条设于所述有效区域20另一侧的数据线短路棒40，所述阵列基板的有效区域20设有数根相互平行排列的栅极线22及数根相互平行排列的数据线24，所述栅极线短路棒30电性连接于所述数根栅极线22的一端，所述数据线短路棒40电性连接于所述数根数据线24的一端，本发明仅采用一条栅极线短路棒30将所有栅极线22短接以及一条数据线短路棒40将所有数据线24短接，以实现面板外围电路的保护，大大简化短路棒电路，减少短路棒的个数，减少成盒段制程中点灯信号的个数。优选的，所述数根栅极线22与数根数据线24相互垂直，即阵列基板的有效区域20设置栅极线短路棒30的一侧与设置数据线短路棒40的另一侧相邻。每一栅极线22和每一数据线24的始末端均设有一防静电环26，该些防静电环26围绕该阵列基板的有效区域20设置，以实现面板内部器件的防静电保护。在本实施例中，所述围绕该阵列基板有效区域20的所有防静电环26均电性连接在一起，以达到更好的防静电效果。其中，每一防静电环26的等效电路图如图7所示，防静电环26由两电容构成，且该两电容通过并联方式相连接。
所述阵列基板的防静电结构还包括：数根第一扇出线52、数根第二扇出线54、数个数据线接触垫62、以及数个栅极线接触垫64，每一所述第一扇出线52的一端与一数据线接触垫62电性连接，另一端与一数据线24电性连接，每一所述第二扇出线54的一端与一栅极线接触垫64电性连接，另一端与一栅极线22电性连接。所述栅极线短路棒30与每一栅极线接触垫64电性连接，以将所有栅极线22短接；所述数据线短路棒40与每一数据线接触垫62电性连接，以将所有数据线24短接。其中，第一扇出线52的数量及数据线接触垫62的数量都等于数据线24的数量；第二扇出线54的数量及栅极线接触垫64的数量都等于栅极线22的数量。所述栅极线短路棒30一端设有栅极信号输入焊盘32，用于输入测试信号；所述数据线短路棒40一端设有数据信号输入焊盘42，用于输入测试信号，进而完成成盒点灯测试。
所述阵列基板的防静电结构还包括一设置在阵列基板边缘的PLG（PropelLinkGate，连接栅极）走线70，主要用于将集成电路输出的信号传递至栅极线。
请结合参阅图5，所述栅极线短路棒30包括：基板41、形成于基板41上的第一金属层42、覆盖于第一金属层42及基板41上的栅绝缘层43、位于栅绝缘层43上的钝化层45。在本实施例中，所述栅极线短路棒30的第一金属层42与栅极线22同层制作且直接相连，加工方便，有利于提高加工速度及节省成本。同样，请结合参阅图6，所述数据线短路棒40包括：基板41、形成于基板41上的栅绝缘层43、位于栅绝缘层43上的第二金属层44、以及覆盖于第二金属层44与栅绝缘层43上的钝化层45。在本实施例中，所述数据线短路棒40的第二金属层44与数据线24同层制作且直接相连，加工方便，有利于提高加工速度及节省成本。如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻（如沟道干刻和过孔干刻）时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤，更好地起到静电保护的作用，提高产品品质，提高生产效率，降低生产成本。
所述栅绝缘层43优选采用硅沉积形成，所述基板41优选为玻璃基板。
综上所述，本发明的阵列基板的防静电结构，采用一条栅极线短路棒将所有栅极线短接以及一条数据线短路棒将所有数据线短接，大大简化短路棒电路，减少短路棒的个数，减少成盒段制程中点灯信号的个数，且，所述栅极线短路棒的第一金属层与所述数根栅极线同层制作且直接相连，进而将所述栅极线短路棒与所述数根栅极线电性连接，所述数据线短路棒的第二金属层与所述数根数据线同层制作且直接相连，如此，在阵列基板制造过程中，尤其是对绝缘保护层和有源层进行干法蚀刻（如沟道干刻和过孔干刻）时，可以很好地避免过孔形成时产生的等离子体异常放电对短路棒处的金属走线和过孔造成的静电损伤，更好地起到静电保护的作用，提高产品品质，提高生产效率，降低生产成本。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (6)

1.一种阵列基板的防静电结构，其特征在于，包括：阵列基板的有效区域(20)、一条设于所述有效区域(20)一侧的栅极线短路棒(30)以及一条设于所述有效区域(20)另一侧的数据线短路棒(40)，该有效区域(20)设置栅极线短路棒(30)的一侧与设置数据线短路棒(40)的另一侧相邻，所述阵列基板的有效区域(20)设有数根相互平行排列的栅极线(22)及数根相互平行排列的数据线(24)，所述栅极线短路棒(30)电性连接于所述数根栅极线(22)的一端，所述数据线短路棒(40)电性连接于所述数根数据线(24)的一端；
所述栅极线短路棒(30)包括：基板(41)、形成于基板(41)上的第一金属层(42)、覆盖于第一金属层(42)及基板(41)上的栅绝缘层(43)、位于栅绝缘层(43)上的钝化层(45)；所述栅极线短路棒(30)的第一金属层(42)与所述数根栅极线(22)同层制作且直接相连，进而将所述栅极线短路棒(30)与所述数根栅极线(22)电性连接；
所述数据线短路棒(40)包括：基板(41)、形成于基板(41)上的栅绝缘层(43)、位于栅绝缘层(43)上的第二金属层(44)、以及覆盖于第二金属层(44)与栅绝缘层(43)上的钝化层(45)；所述数据线短路棒(40)的第二金属层(44)与所述数根数据线(24)同层制作且直接相连，进而将所述数据线短路棒(40)与所述数根数据线(24)电性连接。
2.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述数根栅极线(22)与数根数据线(24)相互垂直，每一栅极线(22)和每一数据线(24)的始末端均设有一防静电环(26)，该些防静电环(26)围绕该阵列基板的有效区域(20)设置。
3.如权利要求2所述的阵列基板的防静电结构，其特征在于，所述围绕该阵列基板有效区域(20)的所有防静电环(26)均电性连接在一起。
4.如权利要求1所述的阵列基板的防静电结构，其特征在于，还包括：数根第一扇出线(52)、数根第二扇出线(54)、数个数据线接触垫(62)、以及数个栅极线接触垫(64)，每一所述第一扇出线(52)的一端与一数据线接触垫(62)电性连接，另一端与一数据线(24)电性连接，每一所述第二扇出线(54)的一端与一栅极线接触垫(64)电性连接，另一端与一栅极线(22)电性连接。
5.如权利要求4所述的阵列基板的防静电结构，其特征在于，所述栅极线短路棒(30)与每一栅极线接触垫(64)电性连接，以将所有栅极线(22)短接；所述数据线短路棒(40)与每一数据线接触垫(62)电性连接，以将所有数据线(24)短接。
6.如权利要求1所述的阵列基板的防静电结构，其特征在于，所述栅极线短路棒(30)一端设有栅极信号输入焊盘(32)，用于输入测试信号；所述数据线短路棒(40)一端设有数据信号输入焊盘(42)，用于输入测试信号。
CN201310733696.4A 2013-12-26 2013-12-26 阵列基板的防静电结构 Expired - Fee Related CN103676255B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310733696.4A CN103676255B (zh) 2013-12-26 2013-12-26 阵列基板的防静电结构
US14/347,596 US9165950B2 (en) 2013-12-26 2014-01-21 Anti-static structure of array substrate
PCT/CN2014/070966 WO2015096247A1 (zh) 2013-12-26 2014-01-21 阵列基板的防静电结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310733696.4A CN103676255B (zh) 2013-12-26 2013-12-26 阵列基板的防静电结构

Publications (2)

Publication Number Publication Date
CN103676255A CN103676255A (zh) 2014-03-26
CN103676255B true CN103676255B (zh) 2016-02-24

Family

ID=50314307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310733696.4A Expired - Fee Related CN103676255B (zh) 2013-12-26 2013-12-26 阵列基板的防静电结构

Country Status (3)

Country Link
US (1) US9165950B2 (zh)
CN (1) CN103676255B (zh)
WO (1) WO2015096247A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782243A (zh) * 2016-12-30 2017-05-31 上海天马微电子有限公司 一种显示基板、显示面板及显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035217B (zh) * 2014-05-21 2016-08-24 深圳市华星光电技术有限公司 显示器阵列基板的外围测试线路以及液晶显示面板
CN104049392B (zh) * 2014-06-10 2017-01-18 京东方科技集团股份有限公司 防止显示面板异常放电的装置和显示面板制备系统
CN105427823A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 一种栅极驱动电压的调节方法、调节装置及显示装置
CN109064902B (zh) * 2018-09-20 2020-12-11 武汉天马微电子有限公司 一种显示面板及显示装置
CN110112169B (zh) * 2019-04-22 2021-04-27 Tcl华星光电技术有限公司 显示面板及其制作方法
CN110187575B (zh) 2019-05-28 2020-12-18 昆山国显光电有限公司 阵列基板及阵列基板母板
CN110767131B (zh) * 2019-10-15 2023-03-24 Tcl华星光电技术有限公司 液晶显示面板的点灯检测方法、点灯治具
CN112018086B (zh) * 2020-07-27 2022-03-22 惠科股份有限公司 短接棒及其制作方法、阵列基板和显示装置
CN112259563B (zh) * 2020-10-28 2023-02-28 武汉华星光电技术有限公司 显示面板及显示装置
CN115167021B (zh) * 2022-08-05 2023-07-25 苏州华星光电技术有限公司 显示面板的检测方法及检测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1083598A (zh) * 1992-08-13 1994-03-09 卡西欧计算机公司 薄膜晶体管阵列及使用该阵列的液晶显示器
CN1755446A (zh) * 2004-08-24 2006-04-05 三星电子株式会社 显示器基底、制造该基底的方法和具有该基底的液晶显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
KR20060015176A (ko) * 2004-08-13 2006-02-16 삼성전자주식회사 박막 트랜지스터 표시판
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
CN100403151C (zh) * 2005-09-05 2008-07-16 中华映管股份有限公司 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法
CN100557494C (zh) * 2006-09-01 2009-11-04 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路
KR101542395B1 (ko) * 2008-12-30 2015-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
KR101843872B1 (ko) * 2011-06-27 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102967978B (zh) * 2012-12-18 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1083598A (zh) * 1992-08-13 1994-03-09 卡西欧计算机公司 薄膜晶体管阵列及使用该阵列的液晶显示器
CN1755446A (zh) * 2004-08-24 2006-04-05 三星电子株式会社 显示器基底、制造该基底的方法和具有该基底的液晶显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782243A (zh) * 2016-12-30 2017-05-31 上海天马微电子有限公司 一种显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20150187801A1 (en) 2015-07-02
WO2015096247A1 (zh) 2015-07-02
US9165950B2 (en) 2015-10-20
CN103676255A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103676255B (zh) 阵列基板的防静电结构
CN103500741B (zh) 阵列基板的防静电结构
CN102967975B (zh) 一种液晶显示面板及液晶显示装置
CN104571758B (zh) 一种阵列基板和显示面板
CN111736395B (zh) 一种显示面板及显示装置
CN103117285B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US10720450B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN204595382U (zh) 阵列基板及液晶显示面板及装置及已修复阵列基板
CN203616554U (zh) 一种阵列基板、显示面板和显示装置
CN106094272B (zh) 一种显示基板、其制作方法及显示装置
KR20170039001A (ko) 인셀 터치 방식 표시장치
CN105487317A (zh) 一种基板及显示装置
US20120168791A1 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
CN103441119B (zh) 一种制造esd器件的方法、esd器件和显示面板
CN100442111C (zh) 具静电放电防护的液晶显示面板
CN109085724B (zh) 一种静电放电电路、阵列基板及显示装置
CN102629060B (zh) 阵列基板及其制造方法、显示装置
CN106200172A (zh) 一种阵列基板及显示装置
CN203191661U (zh) 一种具有静电防护结构的显示屏体
CN105655358B (zh) 一种阵列基板及制备方法、显示面板和显示装置
CN108257974B (zh) 阵列基板、显示装置以及制备阵列基板的方法
KR101774585B1 (ko) 표시장치
CN103235433B (zh) 液晶显示面板的短接条结构及液晶显示面板
CN103838049A (zh) 阵列基板及液晶显示面板
US20180226476A1 (en) Array substrate and manufacturing method thereof, display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160224