CN102629060B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN102629060B
CN102629060B CN201210042818.0A CN201210042818A CN102629060B CN 102629060 B CN102629060 B CN 102629060B CN 201210042818 A CN201210042818 A CN 201210042818A CN 102629060 B CN102629060 B CN 102629060B
Authority
CN
China
Prior art keywords
pixel electrode
size
space
data line
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210042818.0A
Other languages
English (en)
Other versions
CN102629060A (zh
Inventor
张锋
戴天明
姚琪
于航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210042818.0A priority Critical patent/CN102629060B/zh
Publication of CN102629060A publication Critical patent/CN102629060A/zh
Priority to PCT/CN2012/086854 priority patent/WO2013123803A1/zh
Application granted granted Critical
Publication of CN102629060B publication Critical patent/CN102629060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种阵列基板极其制造方法、显示装置，涉及TFT-LCD技术领域。该阵列基板的栅线和/或数据线上留有至少一个空隙，空隙的下方形成有透明导电薄膜区域，空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案；透明导电薄膜区域的宽度不大于栅线或数据线的宽度，且尺寸大于空隙的尺寸；像素电极关键尺寸监测图案中像素电极的关键尺寸等于像素电极区域的像素电极的关键尺寸，且像素电极关键尺寸监测图案的尺寸小于空隙的尺寸。本发明的阵列基板及按照本发明的方法制造的阵列基板的像素电极监测图案能够更加精确的反应像素区域像素电极的关键尺寸以及关键尺寸的均匀性。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、显示装置。 
背景技术
TFT-LCD具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。高级超维场转换技术(ADvanced Super Dimension Switch，简称ADS)通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。 
ADS模式液晶显示阵列基板像素电极的关键尺寸(Critical Dimension，CD)对液晶面板的显示质量有很大的影响，如果整个液晶面板内部像素电极的关键尺寸均匀性不好，会导致像素电极和公共电极之间的电场不均匀，从而影响最终的显示效果。然而ADS模式液晶面板为了增大视角，改善显示效果，将第二层透明电极(像素电极)8的图案设计为多畴的倾斜状条纹，如图1所示，该基板包括：公共电极1(可视为板状电极)、公共电极线(未示出)、栅线2、数据线3、有源层4、源电极5、漏电极6、数据线3、以及像素电极8(可视为狭缝电极)，像素电极8通过过孔71与漏电极6连接。一般像素电极8和栅线2之间的角度为7°～15°之间，这样给实际测量造成了不便。因此，精确测量像素电极关键尺寸从而为ADS模式液晶面 板的最优化设计以及生产工艺提供参考，具有重要的意义。 
现有TFT-LCD生产工艺中，CD测量设备自动测量垂直或平行于测量基台的图案的CD值精确度较高。然而现有ADS技术中，像素电极为倾斜状条纹，因此自动测量时会产生较大误差，甚至自动测量无法进行，需要人工手动进行测量。目前ADS型TFT-LCD设计时，都会在液晶面板的像素区域以外的不同位置设置垂直或平行于测量基台的像素电极关键尺寸监测图案，不同部位的像素电极关键尺寸和像素区域的像素电极关键尺寸有一定的差别，特别是当液晶面板尺寸较大时，该差别也会随之增大。因此，位于像素区域以外的像素电极关键尺寸监测图案不能有效的监测像素区域像素电极的关键尺寸，特别是像素电极关键尺寸的均匀性。 
发明内容
(一)要解决的技术问题 
本发明要解决的技术问题是：提供一种能够更加快速、精确的测量像素区域像素电极的关键尺寸以及关键尺寸的均匀性的阵列基板及其制造方法、显示装置。 
(二)技术方案 
为解决上述问题，本发明提供了一种阵列基板，基底、公共电极、栅线、数据线、以及像素电极，所述公共电极形成于所述基底上方，所述像素电极呈倾斜条纹形成于所述公共电极上，在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方形成有透明导电薄膜区域，所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案，所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸；所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸，且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。 
优选地，所述像素电极关键尺寸监测图案形成于至少一个所述空隙的上方。 
优选地，所述空隙为矩形或正方形；所述透明导电薄膜区域为矩形或正方形。 
本发明还提供了一种阵列基板的制造方法，该方法包括步骤：形成公共电极、公共电极线、栅线、以及数据线的步骤，其中，在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方设置有透明导电薄膜区域，所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；形成钝化层过孔的步骤；以及形成像素电极以及在所述空隙上方形成像素电极关键尺寸监测图案的步骤，其中，所述像素电极关键尺寸监测图案垂直或平行于对应的栅线或数据线，且用于测量像素电极关键尺寸，所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于像素电极区域的像素电极的关键尺寸，且所述像素电极监测图案形成于所述空隙上方，尺寸小于所述空隙的尺寸。 
优选地，形成公共电极、公共电极线、栅线、以及数据线的步骤包括：形成公共电极，并在所述公共电极之间要形成栅线的区域形成至少一个透明导电薄膜区域的步骤；形成栅线和公共电极线的步骤，在所述栅线上预留至少一个空隙，且所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸；以及形成数据线的步骤。 
优选地，形成公共电极、公共电极线、栅线、以及数据线的步骤包括：形成公共电极，并在所述公共电极之间要形成数据线的区域形成至少一个透明导电薄膜区域的步骤，所述透明导电薄膜区域的宽度不大于所述要形成的数据线的宽度；形成栅线和公共电极线的步骤；以及形成数据线，并在所述数据线上预留至少一个空隙的步骤，所述 空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸。 
优选地，形成公共电极、公共电极线、栅线、以及数据线的步骤包括：形成公共电极，在所述公共电极之间要形成栅线和数据线的区域形成至少一个透明导电薄膜区域的步骤，所述透明导电薄膜区域的宽度不大于所述要形成的栅线和数据线的宽度；形成栅线和公共电极线，在栅线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸；以及形成数据线，在所述数据线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸。 
优选地，所述像素电极关键尺寸监测图案形成于至少一个所述空隙上方。 
优选地，所述空隙为矩形或正方形；所述透明导电薄膜区域为矩形或正方形。 
本发明还提供一种包括上述阵列基板的显示装置。 
（三）有益效果 
本发明通过改变现有技术公共电极、栅极或/和数据线、以及像素电极的设计，在栅线或/和数据线上预留一定的空隙，在栅线或/和数据线上的空隙上方形成垂直或平行于栅线或数据线的用于测量像素电极关键尺寸的监测图案；由于在栅线或/和数据线上预留一定的空隙，因此在形成像素电极关键尺寸监测图案的曝光工艺时，可以避免由于栅线或/和数据线对光的反射而影响栅线或/和数据线上方像素电极监测图案的关键尺寸，使得栅线或/和数据线上方像素电极监测图案的关键尺寸等同于像素内像素电极的关键尺寸，能够更加快速、精确的测量像素区域像素电极的关键尺寸以及关键尺寸的均匀性，从而为液晶面板的最优化设计以及生产工艺提供参考。 
附图说明
图1为现有的ADS型TFT-LCD阵列基板结构示意图； 
图2(a)-2(f)为实施例1的ADS型TFT-LCD阵列基板制造方法原理图； 
图3为本发明的ADS型TFT-LCD阵列基板制造方法流程图； 
图4(a)为实施例2的方法所制备的ADS型TFT-LCD阵列基板的结构示意图； 
图4(b)为图4(a)的阵列基板中沿A-A’线的截面示意图； 
图5为实施例3的方法所制备的ADS型TFT-LCD阵列基板的结构示意图。 
具体实施方式
本发明提出的阵列基板及其制造方法，结合附图及实施例详细说明如下。 
如图2(a)-2(f)所示，为依照本发明一种实施方式的ADS型TFT-LCD阵列基板的结构示意图，该基板包括：基底100、公共电极1、公共电极线(未示出)、栅线2、有源层4、源电极5、漏电极6、数据线3以及像素电极8(此处未提及的本领域技术人员所熟知的其它TFT-LCD阵列基板的必要组成部分，例如：栅极、栅极绝缘层、钝化层、以及有源层等等，为简要起见不做赘述，在此不应作为对本发明的限制)。 
在本实施方式的阵列基板中，公共电极1形成于基底100上，像素电极8呈倾斜条纹形成于公共电极1上方，在栅线2和/或数据线3上留有至少一个空隙21(图2(a)-2(f)中所示为在栅线2上留有空隙21，但不限于此)，空隙21的下方设置有透明导电薄膜区域11(如图2(a)中所示)，空隙21上方形成有像素电极关键尺寸监测图案81(如图2(e)-2(f)所示)。该透明导电薄膜区域11的宽度不大于对应的栅线2或数据线3的宽度，且尺寸大于空隙21的尺寸。 像素电极关键尺寸监测图案81垂直或平行于对应的栅线2或数据线3，用于测量像素电极关键尺寸的，像素电极关键尺寸监测图案81中像素电极的关键尺寸等于像素电极区域的像素电极8的关键尺寸，且该像素电极监测图案81的尺寸小于该空隙21的尺寸。 
在本实施方式的阵列基板中，像素电极关键尺寸监测图案81形成于至少一个空隙21的上方，像素电极监测图案81可以对应于每一个像素而形成，也可以对应于每N(1＜N＜栅线或数据线条数)个像素而形成，或者任意对应于指定的像素而设置。每个像素周围的栅线2和/或数据线3上可以设置一个像素电极关键尺寸监测图案81，也可以设置多个。空隙21可为矩形、正方形、或其它工艺上可以实施的图形。透明导电薄膜区域11可为矩形、正方形、或其它工艺上可以实施的图形。 
在本实施方式的阵列基板中，透明导电薄膜可为纳米铟锡金属氧化物ITO、铟锌氧化物IZO、或氧化锌铝AZO等材料。 
如图3所示，本发明还提供了一种上述ADS型TFT-LCD阵列基板的制造方法，该方法包括步骤： 
S1.如图2(a)-2(c)中所示，在基底100上形成公共电极1、公共电极线以及栅线2后，连续沉积栅极绝缘层、a-Si非晶硅薄膜和n+a-Si非晶硅薄膜、以及源漏层金属薄膜，通过光刻工艺形成有源层4、源电极5、漏电极6以及数据线3，其中，在栅线2和/或数据线3上留有至少一个空隙21，空隙21的下方设置有透明导电薄膜区域11，透明导电薄膜区域11的宽度不大于对应的栅线2或数据线3的宽度，且尺寸大于空隙21的尺寸，其中，透明导电薄膜可以为ITO、IZO或AZO等，金属薄膜可以为钼Mo、铝Al、铜Cu、钕化铝AlNd中的一种或几种的合金，本步骤的工艺。 
S2.如图2(d)所示，在完成步骤S1的基底100上沉积一层钝化层薄膜(未示出)，通过光刻工艺和刻蚀工艺形成钝化层过孔71， 该钝化层可以为氮化硅SiNx、SiO2等。 
S3.如图2(e)所示，在完成步骤S2的基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺形成像素电极8以及在空隙21上方形成像素电极关键尺寸监测图案81，该像素电极关键尺寸监测图案81垂直或平行于对应的栅线2或数据线3，其中的像素电极的关键尺寸等于像素电极区域的像素电极8的关键尺寸，尺寸小于所述空隙21的尺寸，透明导电薄膜可以为ITO、IZO、或AZO等。图2(e)中沿A-A’线的截面如图3(f)所示，其中，标号7表示钝化层薄膜，标号9表示绝缘层。 
在本实施方式的方法中，像素电极关键尺寸监测图案81形成于至少一个空隙21的上方，像素电极关键尺寸监测图案81可以对应于每一个像素而形成，也可以对应每N(1＜N＜栅线或数据线条数)个像素而形成，或者任意对应于指定的像素而设置。每个像素周围的栅线2和/或数据线3上可以设置一个像素电极关键尺寸监测图案81，也可以设置多个。空隙21可为矩形、正方形、或其它工艺上可以实施的图形；透明导电薄膜区域11可为矩形、正方形、或其它工艺上可以实施的图形。透明导电薄膜为纳米铟锡金属氧化物ITO、铟锌氧化物IZO、或氧化锌铝AZO等材料。 
实施例1 
本实施例的阵列基板中，像素电极关键尺寸监测图案81形成于栅线2上，且在本实施例的ADS型TFT-LCD阵列基板的制造方法包括： 
S1.1如图2(a)所示，在基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺形成公共电极1，在公共电极1之间要形成栅线2的区域形成至少一个透明导电薄膜区域11； 
S1.2如图2(b)所示，在完成步骤S1.1的基底100上沉积金属薄膜，通过光刻工艺和刻蚀工艺形成栅线2和公共电极线，在栅线2 上预留至少一个空隙21，空隙21位于透明导电薄膜区域(未示出)的上方，且尺寸小于透明导电薄膜区域的尺寸； 
S1.3如图2(c)所示，在完成步骤S1.2的基底100上连续沉积绝缘层(未示出)、a-Si非晶硅薄膜、n+a-Si非晶硅薄膜、以及源漏层金属薄膜，通过光刻和刻蚀工艺，形成有源层4、源电极5、漏电极6及数据线3，； 
S2.如图2(d)所示，在完成步骤S1.1-1.3的基底100上沉积一层钝化层薄膜(未示出)，通过光刻工艺和刻蚀工艺形成钝化层过孔71，该钝化层可以为氮化硅SiNx、SiO2等； 
S3.如图2(e)所示，在完成步骤S2的基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺形成像素电极8以及平行于栅线2的像素电极关键尺寸监测图案81，且像素电极关键尺寸监测图案81形成于空隙21上方。其中，像素电极关键尺寸监测图案81的尺寸小于空隙21的尺寸，像素电极关键尺寸监测图案81中像素电极的关键尺寸等于像素电极区域的像素电极8的关键尺寸。图2(e)中沿A-A’线的截面如图3(f)所示，其中，标号7表示钝化层薄膜，标号9表示绝缘层。 
实施例2 
如图4(a)-4(b)所示，其中，图4(b)为图4(a)中沿A-A’线的截面示意图。本实施例的阵列基板中，像素电极关键尺寸监测图案81形成于数据线3上，且在本实施例的ADS型TFT-LCD阵列基板的制造方法包括： 
S1.1在基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺形成公共电极1，在公共电极1之间要形成数据线3的区域形成至少一个透明导电薄膜区域11； 
S1.2在完成步骤S1.1的基底100上沉积金属薄膜，通过光刻工艺和刻蚀工艺形成栅线2和公共电极线(未示出)； 
S1.3在完成步骤S1.2的基底上连续沉积绝缘层9、a-Si非晶硅薄膜、n+a-Si非晶硅薄膜、以及源漏层金属薄膜，通过光刻和刻蚀工艺，形成有源层4、源电极5、漏电极6及数据线3，在数据线3上预留至少一个空隙21，空隙21位于透明导电薄膜区域11的上方，且尺寸小于透明导电薄膜区域11的尺寸。 
S2.在完成步骤S1.1-1.3的基底100上沉积一层钝化层薄膜7，通过光刻工艺和刻蚀工艺形成钝化层过孔71，该钝化层可以为氮化硅SiNx、SiO2等； 
S3.在完成步骤S2的基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺形成像素电极8以及平行于数据线3的像素电极关键尺寸监测图案81，且像素电极关键尺寸监测图案81形成于空隙21上方。其中，像素电极关键尺寸监测图案81的尺寸小于空隙21的尺寸，像素电极关键尺寸监测图案81中像素电极的关键尺寸等于像素电极区域的像素电极8的关键尺寸。 
实施例3 
如图5所示，本实施例的阵列基板中，像素电极监测图案81形成于栅线2和数据线3上，且在本实施例的ADS型TFT-LCD阵列基板的制造方法包括： 
S1.1在基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺形成公共电极1，在公共电极1之间要形成栅线2和数据线3的区域形成至少一个透明导电薄膜区域(未示出)； 
S1.2在完成步骤S1.1的基底100上沉积金属薄膜，通过光刻工艺和刻蚀工艺形成栅线2和公共电极线，在栅线2上预留至少一个空隙21，且空隙21位于透明导电薄膜区域的上方，且尺寸小于透明导电薄膜区域的尺寸； 
S1.3在完成步骤S1.2的基底上连续沉积绝缘层(未示出)、a-Si非晶硅薄膜、n+a-Si非晶硅薄膜、以及源漏层金属薄膜，通过光刻和 刻蚀工艺，形成有源层4、源电极5、漏电极6及数据线3，在数据线3上预留至少一个空隙21，空隙21位于透明导电薄膜区域的上方，且尺寸小于透明导电薄膜区域的尺寸。 
S2.在完成步骤S1.1-1.3的基底100上沉积一层钝化层薄膜(未示出)，通过光刻工艺和刻蚀工艺形成钝化层过孔71，该钝化层可以为氮化硅SiNx、SiO2等； 
S3.在完成步骤S2的基底100上沉积一层透明导电薄膜，通过光刻工艺和刻蚀工艺像素电极8以及平行于栅线2和数据线3的像素电极关键尺寸监测图案81，且像素电极关键尺寸监测图案81形成于空隙21上方。其中，像素电极关键尺寸监测图案81的尺寸小于空隙21的尺寸，像素电极关键尺寸监测图案81中像素电极的关键尺寸等于像素电极区域的像素电极8的关键尺寸。 
本发明实施例还提供了一种显示装置，包括阵列基板，该阵列基板包括：基底、公共电极、栅线、数据线、以及像素电极，所述公共电极形成于所述基底上，所述像素电极呈倾斜条纹形成于所述公共电极上方，其中，在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方形成有透明导电薄膜区域，所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案，所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸； 
所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸，且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。 
上述显示装置可以是液晶面板，也可是其他设备中包括的液晶面板。 
在本发明的实施例中，基底可以为玻璃基板，也可以是其他材料制作的基板。 
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。 

Claims (10)

1.一种阵列基板，该阵列基板包括：基底、公共电极、栅线、数据线、以及像素电极，所述公共电极形成于所述基底上，所述像素电极呈倾斜条纹形成于所述公共电极上方，其特征在于：
在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方形成有透明导电薄膜区域，所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案，所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸；
所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸，且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。
2.如权利要求1所述的阵列基板，其特征在于，所述像素电极关键尺寸监测图案形成于至少一个所述空隙的上方。
3.如权利要求1所述的阵列基板，其特征在于，所述空隙为矩形或正方形；所述透明导电薄膜区域为矩形或正方形。
4.一种阵列基板的制造方法，其特征在于，该方法包括步骤：
形成公共电极、公共电极线、栅线、以及数据线的步骤，其中，在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方设置有透明导电薄膜区域，所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；
形成钝化层过孔的步骤；
形成像素电极以及在所述空隙上方形成像素电极关键尺寸监测图案的步骤，其中，所述像素电极关键尺寸监测图案垂直或平行于对应的栅线或数据线，且用于测量像素电极关键尺寸，所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于像素电极区域的像素电极的关键尺寸，且所述像素电极监测图案形成于所述空隙上方，尺寸小于所述空隙的尺寸。
5.如权利要求4所述的方法，其特征在于，形成公共电极、公共电极线、栅线、以及数据线的步骤包括：
形成公共电极，并在所述公共电极之间要形成栅线的区域形成至少一个透明导电薄膜区域的步骤；
形成栅线和公共电极线的步骤，在所述栅线上预留至少一个空隙，且所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸；
形成数据线的步骤。
6.如权利要求4所述的方法，其特征在于，形成公共电极、公共电极线、栅线、以及数据线的步骤包括：
形成公共电极，并在所述公共电极之间要形成数据线的区域形成至少一个透明导电薄膜区域的步骤，所述透明导电薄膜区域的宽度不大于所述要形成的数据线的宽度；
形成栅线和公共电极线的步骤；
形成数据线，并在所述数据线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸。
7.如权利要求4所述的方法，其特征在于，形成公共电极、公共电极线、栅线、以及数据线的步骤包括：
形成公共电极，在所述公共电极之间要形成栅线和数据线的区域形成至少一个透明导电薄膜区域的步骤，所述透明导电薄膜区域的宽度不大于所述要形成的栅线和数据线的宽度；
形成栅线和公共电极线，在栅线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸；
形成数据线，在所述数据线上预留至少一个空隙的步骤，所述空隙位于所述透明导电薄膜区域的上方，且尺寸小于所述透明导电薄膜区域的尺寸。
8.如权利要求4-7任一项所述的方法，其特征在于，所述像素电极关键尺寸监测图案形成于至少一个所述空隙上方。
9.如权利要求8所述的方法，其特征在于，所述空隙为矩形或正方形；所述透明导电薄膜区域为矩形或正方形。
10.一种显示装置，包括阵列基板，该阵列基板包括：基底、公共电极、栅线、数据线、以及像素电极，所述公共电极形成于所述基底上，所述像素电极呈倾斜条纹形成于所述公共电极上方，其特征在于，
在所述栅线和/或数据线上留有至少一个空隙，所述空隙的下方形成有透明导电薄膜区域，所述空隙的上方形成有垂直或平行于对应的栅线或数据线的像素电极关键尺寸监测图案，所述像素电极关键尺寸监测图案用于测量像素电极关键尺寸；
所述透明导电薄膜区域的宽度不大于所述栅线或数据线的宽度，且尺寸大于所述空隙的尺寸；所述像素电极关键尺寸监测图案中像素电极的关键尺寸等于所述像素电极区域的像素电极的关键尺寸，且所述像素电极关键尺寸监测图案的尺寸小于所述空隙的尺寸。
CN201210042818.0A 2012-02-22 2012-02-22 阵列基板及其制造方法、显示装置 Active CN102629060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210042818.0A CN102629060B (zh) 2012-02-22 2012-02-22 阵列基板及其制造方法、显示装置
PCT/CN2012/086854 WO2013123803A1 (zh) 2012-02-22 2012-12-18 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210042818.0A CN102629060B (zh) 2012-02-22 2012-02-22 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN102629060A CN102629060A (zh) 2012-08-08
CN102629060B true CN102629060B (zh) 2014-04-02

Family

ID=46587340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210042818.0A Active CN102629060B (zh) 2012-02-22 2012-02-22 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
CN (1) CN102629060B (zh)
WO (1) WO2013123803A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629060B (zh) * 2012-02-22 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103576401B (zh) 2012-08-10 2018-05-08 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103337477B (zh) * 2013-05-27 2015-06-03 北京京东方光电科技有限公司 阵列基板的制备方法及阵列基板和显示装置
CN103323988B (zh) 2013-06-27 2016-08-31 京东方科技集团股份有限公司 透明电极、阵列基板和液晶显示装置
CN104914599B (zh) * 2015-06-03 2018-05-04 南京中电熊猫液晶显示科技有限公司 一种液晶阵列基板
CN105159486A (zh) 2015-07-14 2015-12-16 京东方科技集团股份有限公司 Ads阵列基板及其制作方法、显示器件
CN111665667B (zh) * 2020-06-17 2023-06-27 Tcl华星光电技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841150A (zh) * 2005-03-31 2006-10-04 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置的阵列基板及其制造方法
CN1967335A (zh) * 2005-11-15 2007-05-23 株式会社半导体能源研究所 显示器件
CN102116978A (zh) * 2009-12-31 2011-07-06 北京京东方光电科技有限公司 Tft-lcd阵列基板、多层图形尺寸检测方法和设备
CN202110358U (zh) * 2011-05-09 2012-01-11 京东方科技集团股份有限公司 Tft-lcd阵列基板、液晶面板及显示设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808466B1 (ko) * 2001-07-30 2008-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US7113241B2 (en) * 2001-08-31 2006-09-26 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing the same
US8218120B2 (en) * 2005-03-31 2012-07-10 Lg Display Co., Ltd. Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN102629060B (zh) * 2012-02-22 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841150A (zh) * 2005-03-31 2006-10-04 Lg.菲利浦Lcd株式会社 面内切换型液晶显示装置的阵列基板及其制造方法
CN1967335A (zh) * 2005-11-15 2007-05-23 株式会社半导体能源研究所 显示器件
CN102116978A (zh) * 2009-12-31 2011-07-06 北京京东方光电科技有限公司 Tft-lcd阵列基板、多层图形尺寸检测方法和设备
CN202110358U (zh) * 2011-05-09 2012-01-11 京东方科技集团股份有限公司 Tft-lcd阵列基板、液晶面板及显示设备

Also Published As

Publication number Publication date
CN102629060A (zh) 2012-08-08
WO2013123803A1 (zh) 2013-08-29

Similar Documents

Publication Publication Date Title
CN102629060B (zh) 阵列基板及其制造方法、显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN102645803B (zh) 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN202033562U (zh) 液晶显示器阵列基板
CN103439840B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
CN102148196A (zh) Tft-lcd阵列基板及其制造方法
CN105093750A (zh) Tft阵列基板结构及其制作方法
CN103500741B (zh) 阵列基板的防静电结构
CN204028524U (zh) 显示基板及显示装置
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN102790051A (zh) 阵列基板及其制备方法、显示装置
CN103018986A (zh) 阵列基板及其制备和驱动方法、液晶显示面板
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
CN103560114A (zh) 一种tft阵列基板及其制造方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN104617039A (zh) 阵列基板及其制作方法、显示装置
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN101581860B (zh) 薄膜晶体管液晶显示器像素结构及阵列基板
CN102854681B (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
CN102945827A (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant