CN104914599B - 一种液晶阵列基板 - Google Patents

一种液晶阵列基板 Download PDF

Info

Publication number
CN104914599B
CN104914599B CN201510297521.2A CN201510297521A CN104914599B CN 104914599 B CN104914599 B CN 104914599B CN 201510297521 A CN201510297521 A CN 201510297521A CN 104914599 B CN104914599 B CN 104914599B
Authority
CN
China
Prior art keywords
film layer
layer
liquid crystal
array substrate
crystal array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510297521.2A
Other languages
English (en)
Other versions
CN104914599A (zh
Inventor
刘文雄
王利忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
Nanjing CEC Panda LCD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing CEC Panda LCD Technology Co Ltd filed Critical Nanjing CEC Panda LCD Technology Co Ltd
Priority to CN201510297521.2A priority Critical patent/CN104914599B/zh
Publication of CN104914599A publication Critical patent/CN104914599A/zh
Application granted granted Critical
Publication of CN104914599B publication Critical patent/CN104914599B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种液晶阵列基板，该液晶阵列基板设有显示区和位于显示区周围的非显示区，所述显示区内设有若干像素结构，在所述显示区周围或侧边设有若干结构单元，该结构单元由若干膜层依次排列形成，结构单元的各膜层排列顺序和彼此位置关系与液晶阵列基板的像素结构的膜层顺序完全相同。通过将结构单元设置于显示区的周围，用来代理像素结构进行CD/OL的测量，大大降低了每一层膜在曝光和刻蚀后形成的图案的复杂程度，同时将像素内较小的结构适当放大，便于测量。

Description

一种液晶阵列基板
技术领域
本发明涉及一种液晶阵列基板。
背景技术
液晶阵列基板的阵列工艺中在成膜制程中，准确及时的测量Pixel CD(关键尺寸：如扫描线的宽度、源漏极的宽度、开孔的大小等)、Pixel OL(重叠区域尺寸：如扫描线与有源层重叠的区域、像素电极与扫描线重叠的区域等)非常重要，因为Pixel CD和Pixel OL对液晶阵列基板的良率和产能有很大影响。通过对Pixel CD和Pixel OL的测量可以及时监控成膜工艺的精准度，避免其对后续制程的影响。
在实际生产过程中，在对Pixel CD和Pixel OL的测量中主要存在以下两个问题：第一：曝光、刻蚀后形成的阵列基板图案与设计图案相比会发生变化，导致很难准确测量；第二：对于尺寸小且图案复杂的像素，在测量过程中，CCD探头往往无法精确捕捉到待测目标的边界，甚至读取到错误的信息。
图1所示为液晶阵列基板的局部示意图，很难测量源漏极1与两侧绝缘层2之间的距离和重叠距离。
发明内容
本发明的目的在于提高一种代替像素结构的CD/OL测量的液晶阵列基板。
本发明提供一种液晶阵列基板，该液晶阵列基板设有显示区和位于显示区周围的非显示区，所述显示区内设有若干像素结构，在所述显示区周围或侧边设有若干结构单元，该结构单元由若干膜层依次排列形成，结构单元的膜层顺序和彼此位置关系与液晶阵列基板的像素结构的膜层顺序完全相同。
其中，所述结构单元位于非显示区内。
其中，所述结构单元呈矩形或正方形。
其中，液晶阵列基板依序先后形成的顺序包括：扫描线层、有源层、源漏极层、接触孔层、像素电极层，所述结构单元由5道膜层组成，分别为与扫描线层同时形成的第一膜层、与有源层同时形成的第二膜层、与源漏极层同时形成的第三膜层、以及与接触孔层同时形成的第四膜层、以及与像素电极层同时形成的第五膜层。
其中，所述第一膜层包括第一膜层一、第一膜层二、第一膜层三、以及第一膜层四，第一膜层一和第一膜层二组成本结构单元的外部轮廓，第一膜层三与第一膜层一形状相同且平行，第一膜层四位于第一膜层二和第一膜层三之间。
其中，第一膜层一、第一膜层二、第一膜层三均呈L状，第一膜层一和第一膜层二组成一矩形或正方形，所述第一膜层三位于第一膜层一和第一膜层四之间，第一膜层三与所述第一膜层二平行设置；所述第一膜层四呈矩形或正方形，第一膜层二位于第一膜层二和第一膜层三之间。
其中，第二膜层包括第二膜层一和第二膜层二，第二膜层一重叠在第一膜层三的内部，第二膜二重叠在第一膜层三的内部。
其中，第三膜层包括第三膜层一和第三膜层二，第三膜层一重叠在第二膜层一的内部，第三膜层二设于第一膜层一和第一膜层三之间。
其中，第四膜层重叠在第三膜层一的内部，第五膜层重叠在第一膜层四的内部，且第五膜层呈中空状。
其中，第二膜层一、第三膜层一、第四膜层均呈L状。
本发明通过将结构单元设置于显示区的周围，用来代理像素结构进行CD/O L的测量，大大降低了每一层膜在曝光和刻蚀后形成的图案的复杂程度，同时将像素内较小的结构适当放大，便于测量。
附图说明
图1所示为现有液晶阵列基板的局部示意图；
图2所示为本发明液晶阵列基板的排列示意图；
图3所示为结构单元的第一步的示意图；
图4所示为结构单元的第二步的示意图；
图5所述为结构单元的第三步的示意图；
图6所示为结构单元的第四步的示意图；
图7所示为结构单元的第五步的示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图2所示，本发明涉及一种液晶阵列基板，该液晶阵列基板设有显示区和位于显示区周围的非显示区，所述显示区内设有若干像素结构，在所述显示区周围或侧边设有若干结构单元100，该结构单元100由若干膜层依次排列形成，结构单元100的膜层顺序和彼此位置关系与液晶阵列基板的像素结构的膜层顺序完全相同。
该结构单元100独立于液晶阵列基板200内的任何一个部分，具体位于液晶阵列基板200的显示区A-A区附近的虚拟区(dummy区)或公共电极区(Vcom区)，具体分布在液晶阵列基板200的显示区A-A周围或A-A区的四侧，该显示结构100用来代替像素进行CD/OL的测量。
结构单元100整理结构呈矩形或正方形，首先设计好所述结构单元100的形状、以及排布好该结构单元100在液晶阵列基板200的显示区A-A周围或上下侧的位置，结构单元独立于液晶阵列基板内的任何一个部分，结构单元100的每一道制成所形成的膜层之间没有任何电学联系。
所述结构单元100具有5层膜层，由5道工序制成，以下为结构单元100形成顺序：
第一步：如图3所示，当在液晶阵列基板200的玻璃基板(图未示)采用金属材料形成扫描线时，同时在预先设定的阵列基板的显示区周围或上下侧的预定位置形成第一膜层，该第一膜层具有四个部分，分别为第一膜层一11、第一膜层二12、第一膜层三13、以及第一膜层四14，其中，第一膜层一11、第一膜层二12、第一膜层三14均呈L状，第一膜层一11和第一膜层二12组成一矩形或正方形，该第一膜层一11和第一膜层二12为所述结构单元100的外部轮廓；所述第一膜层三13位于第一膜层一11和第一膜层二12之间，第一膜层三13与所述第一膜层二12平行设置；所述第一膜层四14呈矩形或正方形，第一膜层二14位于第一膜层二12和第一膜层三13之间。
第二步：如图4所示，在形成第一步图案的基础上形成液晶阵列基板200的有源层，同时形成所述结构单元100的第二膜层，所述第二膜层包括位于第一膜层一11上的第二膜层一21和位于第一膜层三13上的第二膜层二22，所述第二膜层一21和第二膜层二22均呈L状，第二膜层一21和第二膜层二22呈平行设置，且第二膜层一21位于第一膜层一11的内部，第二膜层一21的外形形状与第一膜层一11的外形形状相同，第二膜层一21位于第一膜层一13的内部，第一膜层一21形状尺寸小于第一膜层一11的外形尺寸；第二膜层二22的外形形状与第一膜层三13的外形形状相同，第二膜层二22的形状尺寸小于第一膜层三13的外侧尺寸，第二膜层二22位于第一膜层三13的内部。
第三步：如图5所示，在形成第二步图案的基础上形成液晶阵列基板200的源漏极，同时形成所述结构单元的第三膜层，第三膜层包括位于第二膜层一21上的第三膜层一31、以及位于第一膜层二12和第一膜层三13之间的第三膜层二32，所述第三膜层一31的外形形状与所述第二膜层一21的外形形状相同，且第三膜层一31位于第二膜层一21的内部；第三膜层二32与第一膜层二12平行，且第三膜层二32与所述第一膜层三13组成一矩形或正方形。
第四步：如图6所述，在形成第三步图案的基础上，形成液晶阵列基板200的绝缘层和接触孔，同时形成所述结构单元的第四膜层41，所述第四膜层41位于所述第三膜层一31上，所述第四膜层41的外形形状与所述第三膜层一31的外形形状相同，且第四膜层41位于第三膜层一31的内部。
第五步：如图7所示，在形成第四步图案的基础上，形成液晶阵列基板200的像素电极层，同时形成所述结构单元的第五膜层51，所述第五膜层51位于所述第一膜层四14上，第五膜层51呈中空的矩形或四边形，且第五膜层51的中间孔的外形为矩形或四边形，第五膜层51的各边与第一膜层四14的各边相互平行。
通过上述5道制成，在形成液晶阵列基板的像素图形的同时形成所述结构单元100，根据上面制作方法的描述，所述结构单元100具有5个膜层：第一膜层、第二膜层、第三膜层、第四膜层41、以及第五膜层51，其中，第一膜层包括第一膜层一11、第一膜层二12、第一膜层三13、以及第一膜层四14，第二膜层包括第二膜层一21和第二膜层二22，第三膜层包括第三膜层一31和第三膜层二32。
其中，第一膜层与扫描线同时形成，第一膜层包括第一膜层一11、第一膜层二12、第一膜层三13、以及第一膜层四14，其中，第四膜层41、第三膜层一31、第二膜层一21、以及第一膜层一11由外向内层叠在一起，且外面的图形的尺寸小于相邻内部图形的尺寸；第二膜层二22和第一膜层三13也由外向内层叠在一起，且外面的图形(第二膜层二22)的尺寸小于内部图形(第一膜层三13)的尺寸；第五膜层成中空的矩形或正方形，第五膜层51层叠在第一膜层四14上。
结构单元100这样的布局既保持了原来的测量密度，同时也使得测量便于操作，测量的准确性得到保障，且结构单元大大降低了每一膜层在曝光和刻蚀后形成的图案的复杂度，并将微小像素单元适当放大，便于测量像素的CD/OL。
当需要测量扫描线的曝光后的长度，通过测量结构单元100的第一膜层二12曝光后的长度，通过对比分析，可以知道扫描线曝光后的长度。

Claims (9)

1.一种液晶阵列基板，该液晶阵列基板设有显示区和位于显示区周围的非显示区，所述显示区内设有若干像素结构，其特征在于：在所述显示区周围或侧边设有若干结构单元，该结构单元由若干膜层依次排列形成，结构单元的膜层依序先后形成的顺序与液晶阵列基板的像素结构的膜层依序先后形成的顺序完全相同，所述液晶阵列基板依序先后形成的顺序包括：扫描线层、有源层、源漏极层、接触孔层、像素电极层，所述结构单元由5道膜层组成，分别为与扫描线层同时形成的第一膜层、与有源层同时形成的第二膜层、与源漏极层同时形成的第三膜层、以及与接触孔层同时形成的第四膜层、以及与像素电极层同时形成的第五膜层。
2.根据权利要求1所述的液晶阵列基板，其特征在于：所述结构单元位于非显示区内。
3.根据权利要求1所述的液晶阵列基板，其特征在于：所述结构单元呈矩形或正方形。
4.根据权利要求1所述的液晶阵列基板，其特征在于：所述第一膜层包括第一膜层一、第一膜层二、第一膜层三、以及第一膜层四，第一膜层一和第一膜层二组成本结构单元的外部轮廓，第一膜层三与第一膜层一形状相同且平行，第一膜层四位于第一膜层二和第一膜层三之间。
5.根据权利要求1所述的液晶阵列基板，其特征在于：第一膜层一、第一膜层二、第一膜层三均呈L状，第一膜层一和第一膜层二组成一矩形或正方形，所述第一膜层三位于第一膜层一和第一膜层四之间，第一膜层三与所述第一膜层一平行设置；所述第一膜层四呈矩形或正方形，第一膜层四位于第一膜层二和第一膜层三之间。
6.根据权利要求5所述的液晶阵列基板，其特征在于：第二膜层包括第二膜层一和第二膜层二，第二膜层一重叠在第一膜层一的内部，第二膜二重叠在第一膜层三的内部。
7.根据权利要求6所述的液晶阵列基板，其特征在于：第三膜层包括第三膜层一和第三膜层二，第三膜层一重叠在第二膜层一的内部，第三膜层二设于第一膜层二和第一膜层三之间。
8.根据权利要求7所述的液晶阵列基板，其特征在于：第四膜层重叠在第三膜层一的内部，第五膜层重叠在第一膜层四的内部，且第五膜层呈中空状。
9.根据权利要求8所述的液晶阵列基板，其特征在于：第二膜层一、第三膜层一、第四膜层均呈L状。
CN201510297521.2A 2015-06-03 2015-06-03 一种液晶阵列基板 Expired - Fee Related CN104914599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510297521.2A CN104914599B (zh) 2015-06-03 2015-06-03 一种液晶阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510297521.2A CN104914599B (zh) 2015-06-03 2015-06-03 一种液晶阵列基板

Publications (2)

Publication Number Publication Date
CN104914599A CN104914599A (zh) 2015-09-16
CN104914599B true CN104914599B (zh) 2018-05-04

Family

ID=54083802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510297521.2A Expired - Fee Related CN104914599B (zh) 2015-06-03 2015-06-03 一种液晶阵列基板

Country Status (1)

Country Link
CN (1) CN104914599B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447189A (zh) * 2002-03-27 2003-10-08 株式会社东芝 光掩模、聚焦监视方法、曝光量监视方法和半导体器件的制造方法
CN1658071A (zh) * 2003-11-24 2005-08-24 三星电子株式会社 用于测量和校正对准误差的叠层标记
CN101040367A (zh) * 2005-03-25 2007-09-19 尼康股份有限公司 照射形状的测量方法、掩模
CN102116978A (zh) * 2009-12-31 2011-07-06 北京京东方光电科技有限公司 Tft-lcd阵列基板、多层图形尺寸检测方法和设备
CN202110358U (zh) * 2011-05-09 2012-01-11 京东方科技集团股份有限公司 Tft-lcd阵列基板、液晶面板及显示设备
CN102629060A (zh) * 2012-02-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102981332A (zh) * 2012-11-21 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置、线宽测量方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4566666B2 (ja) * 2004-09-14 2010-10-20 富士通セミコンダクター株式会社 露光用マスクとその製造方法
JP2007035768A (ja) * 2005-07-25 2007-02-08 Toshiba Corp 合わせずれ検査用マークの形成方法及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447189A (zh) * 2002-03-27 2003-10-08 株式会社东芝 光掩模、聚焦监视方法、曝光量监视方法和半导体器件的制造方法
CN1658071A (zh) * 2003-11-24 2005-08-24 三星电子株式会社 用于测量和校正对准误差的叠层标记
CN101040367A (zh) * 2005-03-25 2007-09-19 尼康股份有限公司 照射形状的测量方法、掩模
CN102116978A (zh) * 2009-12-31 2011-07-06 北京京东方光电科技有限公司 Tft-lcd阵列基板、多层图形尺寸检测方法和设备
CN202110358U (zh) * 2011-05-09 2012-01-11 京东方科技集团股份有限公司 Tft-lcd阵列基板、液晶面板及显示设备
CN102629060A (zh) * 2012-02-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN102981332A (zh) * 2012-11-21 2013-03-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置、线宽测量方法和装置

Also Published As

Publication number Publication date
CN104914599A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN100460946C (zh) 液晶显示装置的制造方法
CN106483770B (zh) 套刻精度补偿方法
US9134615B2 (en) Exposure method for glass substrate of liquid crystal display
US8762089B2 (en) Method and apparatus for testing a substrate for display device
WO2016155190A1 (zh) 基板检测装置及突起高度检测方法
CN104483811A (zh) 掩模检查装置和方法以及虚拟图产生装置和方法
JP4950550B2 (ja) パターン合わせずれ計測方法およびプログラム
CN104362156B (zh) 一种显示基板、其测试方法及制备方法
WO2021072681A1 (zh) 掩模板及其制作方法、显示基板的制作方法
CN105719993A (zh) 一种校正电子显微镜电子束与晶圆位置偏差的方法
CN104894510A (zh) 用于制作掩模集成框架的对位方法及系统
US20160139191A1 (en) Inspection device
CN104465619B (zh) 一种套刻精度测量的图像结构及其套刻精度测量方法
CN110147002A (zh) 对位测试键、液晶显示面板及对位组立方法
CN104914599B (zh) 一种液晶阵列基板
CN203941362U (zh) 液晶面板
CN106057699B (zh) 光阻层上过孔的测量方法
CN106502045B (zh) 用于设备的方法、制造掩膜版或显示基板的方法及系统
CN102437068B (zh) 孔量测图形以及孔量测方法
JP4972278B2 (ja) レチクル及び半導体装置の製造方法
CN104238215A (zh) 阵列基板、显示面板及显示装置
WO2014146369A1 (zh) 彩膜基板及其制作方法、显示面板及显示设备
JP3591872B2 (ja) 半導体装置
CN203705750U (zh) 阵列基板和显示面板
CN102455554B (zh) 阵列基板、液晶显示面板及其检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180504