CN106057699B - 光阻层上过孔的测量方法 - Google Patents

光阻层上过孔的测量方法 Download PDF

Info

Publication number
CN106057699B
CN106057699B CN201610579476.4A CN201610579476A CN106057699B CN 106057699 B CN106057699 B CN 106057699B CN 201610579476 A CN201610579476 A CN 201610579476A CN 106057699 B CN106057699 B CN 106057699B
Authority
CN
China
Prior art keywords
via hole
photoresist layer
measurement method
hole
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610579476.4A
Other languages
English (en)
Other versions
CN106057699A (zh
Inventor
张贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610579476.4A priority Critical patent/CN106057699B/zh
Publication of CN106057699A publication Critical patent/CN106057699A/zh
Application granted granted Critical
Publication of CN106057699B publication Critical patent/CN106057699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明提供一种光阻层上过孔的测量方法，包括如下步骤：在玻璃基板上依次形成有多晶硅层、绝缘层和金属走线，所述多晶硅层包括非图形区和GOA区，所述GOA区包括多个图案；在所述绝缘层上形成光阻层，所述光阻层遮盖所述金属走线；在所述光阻层上形成多个第一过孔和多个第二过孔，所述多个第一过孔与所述多个图案一一对应，所述多个第二过孔与所述非图形区对应且避开所述金属走线设置，其中，所述第一过孔和所述第二过孔尺寸相同；测量所述光阻层上所述第二过孔的尺寸。本发明中通过测量第二过孔尺寸以间接获得第一过孔的尺寸，可以避免直接测量第一过孔尺寸时受到图形区干扰，避免测量结果不准确，提升了TFT基板的生产效率和良率。

Description

光阻层上过孔的测量方法
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板上的光阻层上过孔尺寸的测量方法。
背景技术
LTPS(Low Temperature Poly-Silicon，低温多晶硅)显示面板在高端手机、平板电脑上已获得广泛应用。LTPS技术可以通过激光退火等方法在玻璃基板上形成高迁移率的低温多晶硅半导体层，使显示屏具有高分辨率、低功耗、高反应速度、高开口率等优点。
LTPS显示面板中的TFT基板的制造包括Array制程，在Array制程中需要在玻璃基板上形成多晶硅层图案，然后在多晶硅层上覆盖光阻层，光阻层上开设通向所多晶硅层图案的过孔，经该通孔以完成掺杂过程。在此过程中需要测量光阻层上通孔的尺寸(CriticalDimensions)。但是由于通孔的尺寸与多晶硅层上图案的尺寸相近，因此在通孔测量过程中会受到多晶硅层图案的干扰，造成测量过程中的图像抓取错误，量测机台无法正常工作，严重影响TFT基板的生产效率和良率。
发明内容
本发明的目的在于提供一种光阻层上过孔的测量方法，该测量方法能够提高过孔测量的准确率，进而提高TFT基板的生产效率和良率。
为了实现上述目的，本发明实施方式提供如下技术方案：
本发明提供一种光阻层上过孔的测量方法，包括如下步骤：
在玻璃基板上依次形成有多晶硅层、绝缘层和金属走线，所述多晶硅层包括非图形区和GOA区，所述GOA区包括多个图案；
在所述绝缘层上形成光阻层，所述光阻层遮盖所述金属走线；
在所述光阻层上形成多个第一过孔和多个第二过孔，所述多个第一过孔与所述多个图案一一对应，所述多个第二过孔与所述非图形区对应且避开所述金属走线设置，其中，所述第一过孔和所述第二过孔尺寸相同；
测量所述光阻层上所述第二过孔的尺寸。
其中，在所述光阻层上形成多个第一过孔和多个第二过孔步骤中，包括将掩膜板遮盖于所述光阻层上，所述掩膜板上设置有第一通孔和第二通孔，光照所述掩膜板，以在所述光阻层上对应形成所述第一过孔和所述第二过孔。
其中，在所述光阻层上对应形成所述第一过孔和所述第二过孔后，先将所述掩膜板从所述光阻层上去除后，测量所述第二过孔的尺寸。
其中，测量所述光阻层上所述第二过孔的尺寸步骤中，包括使用线宽量测仪器抓取所述第二过孔的边缘，以测的所述第二过孔的宽度。
其中，所述GOA区上的多个图案呈矩阵排布。
其中，所述多个第二过孔至少形成3*3的矩阵排列。
其中，所述第二过孔的列间距小于所述第一过孔的列间距。
其中，所述第二过孔数量为27个，且呈9*3矩阵排列。
其中，测量光阻层上所述第二过孔的尺寸后，还包括在所述第一过孔和所述第二过孔中进行硼掺杂步骤。
其中，在硼掺杂步骤完成后，将所述光阻层从所述绝缘层上去除。
本发明实施例具有如下优点或有益效果：
本发明中通过在光阻层上形成尺寸相同的第一过孔和第二过孔，其中所述第一过孔对应多晶硅层上GOA区上的图案，所述第二过孔对应多晶硅层上的非图形区，通过测量第二过孔尺寸以间接获得第一过孔的尺寸，可以避免直接测量第一过孔尺寸时受到GOA区图案干扰，避免测量结果不准确，提升了TFT基板的生产效率和良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明在光阻层上形成过孔的结构示意图。
图2是本发明在光阻层上遮盖掩膜板的示意图。
图3是本发明多晶硅层的结构示意图。
图4是本发明掩膜板的结构示意图。
图5是本发明图1的剖面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现该工序所预期的作用则也包括在本用语中。另外，本说明书中用“～”表示的数值范围是指将“～”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的用相同的标号表示。
请参阅图1，对于LTPS显示面板，在TFT基板上进行硼(B)掺杂之前，通常需要检测一下光阻层40上的过孔的宽度是否满足要求。但是，由于光阻层40上的过孔在多晶硅层20上的投影与多晶硅层20上GOA区的图案22的间距较小，因此在测量过程中会错误的抓取到多晶硅层20上的图案22边缘，造成光阻层40上通孔的宽度尺寸c(Critical Dimensions)测量误差偏大，影响后续的生产工艺分析，严重影响TFT基板的生产效率和良率。
本发明提供一种光阻层40上过孔的测量方法，可以避免上述缺陷，本发明的测量方法主要包括如下步骤：
S001：在玻璃基板上依次形成有多晶硅层、绝缘层和金属走线，所述多晶硅层包括非图形区和GOA区，所述GOA区包括多个图案。
具体的，请参阅图2，所述玻璃基板10与所述多晶硅层20之间还包括其他层叠结构，例如金属LS层等，因其与本发明点无关，此处不作过多介绍。
请参阅图3，多晶硅层20包括非图形区21、GOA区221和AA区23。所述GOA区221包括多个图案22。可以理解的是，所述AA区也设有多晶硅图案，因其与本发明无关，此处不作介绍。需要说明的是，硼掺杂过程需要在GOA区221的图案22上完成。优选的，所述多个图案22尺寸大致相同且呈阵列排布。
请继续参阅图2，所述绝缘层30覆盖在所述多晶硅层20上方，所述绝缘层30上还形成有金属走线60，所述绝缘层30将所述多晶硅层20与金属走线60隔离。
S003：在所述绝缘层上形成光阻层，所述光阻层遮盖所述金属走线。
具体的，可以通过线性光阻涂布设备在所述绝缘层30上形成所述光阻层40。进一步具体的，所述光阻层40为PP层。也就是说，本发明的掺杂过程为P型硼掺杂(P TypeDoping)。
S005：在所述光阻层上形成多个第一过孔和多个第二过孔，所述多个第一过孔与所述多个图案一一对应，所述多个第二过孔与所述非图形区对应且避开所述金属走线设置，其中，所述第一过孔和所述第二过孔尺寸相同。
具体的，可以提供一掩膜板50和光源(图未示出)。
先将所述掩膜板50遮盖在所述光阻层40上方。请参阅图4，本发明中一个具体的实施例中，所述掩膜板50上设有多个第一通孔51和多个第二通孔52。所述第一通孔51和所述第二通孔52的尺寸相同。每个所述第一通孔51都与所述多晶硅层20上GOA区221的一个图案22相对应。具体的，所述第一通孔51在所述多晶硅层20上的投影包含所述图案22，并且该第一通孔51在多晶硅层20上的投影边缘与所述图案22的边缘不重合。所述第二通孔52在所述多晶硅层20上的投影位于所述非图形区21。可以理解的是，与所述图案22对应的所述第一通孔51呈阵列分布。优选的，所述第二通孔52也大致呈阵列分布。需要说明的是，位于第二通孔52下方且介于掩膜板50与多晶硅层20之间没有金属走线60。优选的，所述多个矩阵排列的第二通孔52的列间距小于所述多个阵列排布的第一通孔51的行间距。
然后，将所述光源照射在所述掩膜板50表面。具体的，所述光源为UV光源。优选的，可通过以高压汞灯发出UV光源。光阻层40上与所述通孔对应的位置在UV光源的照射下被光刻，从而所述第一通孔51正下方的光阻层40上形成第一过孔41、在光阻层40上形成与所述第二通孔52相对应的第二过孔42。
请继续参阅图1，可以理解的是，经光刻后，所述光阻层40形成的多个第一过孔41和多个第二过孔42，所述多个第一过孔41和多个第二过孔42的分布与所述掩膜板50上的第一通孔51和第二通孔52的分布规律相同。请结合参阅图5，也就是说，每个所述第一过孔41分别对应至一个GOA区221的所述图案22，所述多个第二过孔42对应至所述非图形区21。并且，介于光阻层40与多晶硅层20之间且位于第二过孔42下方未设置金属走线60结构，避免了由于设置第二过孔42而造成金属走线60的断路。
S007：测量所述光阻层上所述第二过孔的尺寸。
具体的，首先去除遮盖在所述光阻层40上的掩膜板50，然后提供一线宽量测仪器(如V-tech线宽量测设备)，所述线宽量测仪器具有图像自动抓取功能，能够自动抓取图像的边界进行测量。移动所述线宽量测仪器的镜头，任意选取一个第二过孔42，抓取该第二过孔42的边缘，并测的所述第二过孔42的宽度c’(也称为线宽或space)。这里所说的宽度指的是平行于行方向上的长度。通常情况下，只要保证过孔的宽度满足标准范围即可。也就是说，本发明中测量的第二过孔42的尺寸只需测量其宽度即可。
可以理解的是，由于所述光阻层40上的第一过孔41和第二过孔42是通过一块掩膜板50经一次光光刻而成，且掩膜版上第一通孔51和第二通孔52的尺寸大小相同，对应光刻形成的所述第一过孔41和所述第二过孔42的尺寸也就相同。因此可以通过检测第二过孔42的宽度c’从而间接获得所述第一过孔41的宽度c的值，避免了直接测量第一过孔41宽度时受到图形区的干扰，提升测量精度，从而提高TFT基板的生产效率和良率。
优选的，为了最大程度保证光刻后的第一过孔41和第二过孔42尺寸相同，还应当使得所述多个第二过孔42的数量尽量与所述第一过孔41的数量相接近。因此，所述第二过孔42的数量最少为9个，且呈3*3的矩阵排列。可以理解的是，4*3、4*4……n*m(其中，n，m≥3)，中均包括3*3的矩阵排列。此外，考虑到非图形区的大小，为了最大程度利用非图形区(指的是未设置电路走线的非图形区)的面积。优选的，所述多个第二过孔42的数量可以为27个，且呈9*3矩阵排列。
进一步优选的，所述第二过孔42的列间距小于所述第一过孔41的列间距。通常所述多个呈阵列排布的图案22的行间距比较小，但是列间距比较大。因此所述第一过孔41的列间距也就相应的比较大，由于非图形区中未设置金属走线区域的面积较小，如果所述多个第二过孔42的间距与所述第一过孔41间距相同，不利于第二过孔42的排布，甚至排布不下。因此需要适当缩小第二过孔42的列间距。优选的，第二过孔42的列间距可以为线宽的1.5倍。第二过孔42的行间距可以设置为与第一过孔41行间距相同。这样设置还有一个好处就是方便在线宽量测仪器寻找第二过孔42，不同移动较大距离就能找到合适的第二过孔42。
可以理解的是，测量光阻层上所述第二过孔的尺寸后，需要在所述第一过孔41和所述第二过孔42中进行硼掺杂。对于TFT基板而言只需在所述第一过孔41种掺杂即可，但是由于第二过孔42中未设置金属走线，因此即使在第二过孔42中掺杂也不会有不良影响。此外，可以理解的是，在硼掺杂完成后，所述光阻层40需要从所述绝缘层30上去除。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (10)

1.一种光阻层上过孔的测量方法，其特征在于，包括如下步骤：
在玻璃基板上依次形成有多晶硅层、绝缘层和金属走线，所述多晶硅层包括非图形区和GOA区，所述GOA区包括多个图案；
在所述绝缘层上形成光阻层，所述光阻层遮盖所述金属走线；
在所述光阻层上形成多个第一过孔和多个第二过孔，所述多个第一过孔与所述多个图案一一对应，所述多个第二过孔与所述非图形区对应且避开所述金属走线设置，其中，所述第一过孔和所述第二过孔尺寸相同；
测量所述光阻层上所述第二过孔的尺寸。
2.如权利要求1所述的光阻层上过孔的测量方法，其特征在于，在所述光阻层上形成多个第一过孔和多个第二过孔步骤中，包括将掩膜板遮盖于所述光阻层上，所述掩膜板上设置有第一通孔和第二通孔，光照所述掩膜板，以在所述光阻层上对应形成所述第一过孔和所述第二过孔。
3.如权利要求2所述的光阻层上过孔的测量方法，其特征在于，在所述光阻层上对应形成所述第一过孔和所述第二过孔后，先将所述掩膜板从所述光阻层上去除后，测量所述第二过孔的尺寸。
4.如权利要求1所述的光阻层上过孔的测量方法，其特征在于，测量所述光阻层上所述第二过孔的尺寸步骤中，包括使用线宽量测仪器抓取所述第二过孔的边缘，以测得所述第二过孔的宽度。
5.如权利要求1所述的光阻层上过孔的测量方法，其特征在于，所述GOA区上的多个图案呈矩阵排布。
6.如权利要求1所述的光阻层上过孔的测量方法，其特征在于，所述多个第二过孔至少形成3*3的矩阵排列。
7.如权利要求6所述的光阻层上过孔的测量方法，其特征在于，所述第二过孔的列间距小于所述第一过孔的列间距。
8.如权利要求1所述的光阻层上过孔的测量方法，其特征在于，所述第二过孔数量为27个，且呈9*3矩阵排列。
9.如权利要求1所述的光阻层上过孔的测量方法，其特征在于，测量光阻层上所述第二过孔的尺寸后，还包括在所述第一过孔和所述第二过孔中进行硼掺杂步骤。
10.如权利要求9所述的光阻层上过孔的测量方法，其特征在于，在硼掺杂步骤完成后，将所述光阻层从所述绝缘层上去除。
CN201610579476.4A 2016-07-20 2016-07-20 光阻层上过孔的测量方法 Active CN106057699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610579476.4A CN106057699B (zh) 2016-07-20 2016-07-20 光阻层上过孔的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610579476.4A CN106057699B (zh) 2016-07-20 2016-07-20 光阻层上过孔的测量方法

Publications (2)

Publication Number Publication Date
CN106057699A CN106057699A (zh) 2016-10-26
CN106057699B true CN106057699B (zh) 2019-01-11

Family

ID=57417578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610579476.4A Active CN106057699B (zh) 2016-07-20 2016-07-20 光阻层上过孔的测量方法

Country Status (1)

Country Link
CN (1) CN106057699B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108196408B (zh) * 2017-12-28 2021-03-23 Tcl华星光电技术有限公司 Coa基板的测试键以及使用其的测试方法
CN108717246B (zh) * 2018-05-16 2020-09-01 深圳市华星光电技术有限公司 Coa型阵列基板及量测色阻层上过孔尺寸的方法
CN113031359B (zh) * 2021-03-23 2022-08-23 滁州惠科光电科技有限公司 Coa型阵列基板及其测量方法、液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132197A1 (en) * 2002-01-14 2003-07-17 Taiwan Semiconductor Manufacturing, Co., Ltd. Reducing photoresist shrinkage via plasma treatment
US20100212950A1 (en) * 2009-02-23 2010-08-26 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
CN101958275A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN104465446A (zh) * 2014-12-30 2015-03-25 上海集成电路研发中心有限公司 用于检测通孔的电学测试结构的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015844B1 (ko) * 2012-11-08 2019-08-30 엘지디스플레이 주식회사 마스크리스 노광장비 및 이를 이용한 크로스토크 검사방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132197A1 (en) * 2002-01-14 2003-07-17 Taiwan Semiconductor Manufacturing, Co., Ltd. Reducing photoresist shrinkage via plasma treatment
US20100212950A1 (en) * 2009-02-23 2010-08-26 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
CN101958275A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN104465446A (zh) * 2014-12-30 2015-03-25 上海集成电路研发中心有限公司 用于检测通孔的电学测试结构的制备方法

Also Published As

Publication number Publication date
CN106057699A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN106057699B (zh) 光阻层上过孔的测量方法
US10274839B2 (en) Two-dimensional marks
CN103744214A (zh) 一种液晶显示器的玻璃基板的曝光方法
CN101826475B (zh) 掩模检查装置和方法以及虚拟图产生装置和方法
CN102543684A (zh) 集线宽和套刻精度测量的图形结构设计
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
CN102466977B (zh) 用于测量投影物镜畸变的标记结构及方法
CN102486995B (zh) 动态晶圆对位方法及曝光扫瞄系统
US9057947B2 (en) Method for aligning substrate and mask and method for preparing semiconductor device
CN105702662A (zh) 套准标记及其形成方法
WO2016180092A1 (zh) 一种阵列基板及其制备方法、光学触摸屏和显示装置
US9080863B2 (en) Method for monitoring alignment between contact holes and polycrystalline silicon gate
TWI489223B (zh) 基板上的圖案化方法
US20220373900A1 (en) Alignment mark, mask and display substrate motherboard
KR20180033971A (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
CN207197407U (zh) 一种用于测量X‑Ray钻孔机的钻孔精度的治具
CN105242504B (zh) 提高套准精度的方法
KR20170041378A (ko) 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법
CN102402126B (zh) 一种用于检测光刻过程中照明条件的结构及其检测方法
CN204102865U (zh) 一种对准测量结构
WO2016138816A1 (zh) 阵列基板及其制作方法以及相应的数据线合格性测试方法和装置
CN104810312B (zh) 栅极层上的对位标记的制作方法
CN102508413B (zh) 获取光阻厚度变化和监控光阻厚度对图形尺寸影响的方法
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
CN101982880A (zh) 一种套准测量图形

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant