KR20170041378A - 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법 - Google Patents

기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법 Download PDF

Info

Publication number
KR20170041378A
KR20170041378A KR1020150140747A KR20150140747A KR20170041378A KR 20170041378 A KR20170041378 A KR 20170041378A KR 1020150140747 A KR1020150140747 A KR 1020150140747A KR 20150140747 A KR20150140747 A KR 20150140747A KR 20170041378 A KR20170041378 A KR 20170041378A
Authority
KR
South Korea
Prior art keywords
center position
substrate
measurement beam
shift
present
Prior art date
Application number
KR1020150140747A
Other languages
English (en)
Inventor
전철민
박석
정호형
김양규
이재영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150140747A priority Critical patent/KR20170041378A/ko
Priority to US15/218,026 priority patent/US9716047B2/en
Publication of KR20170041378A publication Critical patent/KR20170041378A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/002—Measuring arrangements characterised by the use of optical techniques for measuring two or more coordinates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

기판 측정 방법 및 이를 이용한 반도체 제조 방법이 제공된다. 기판 측정 방법은 기판의 칩 영역 내에 측정 빔을 조사하고, 상기 측정 빔의 센터 위치를 검출하고, 상기 측정 빔이 조사된 칩 영역을 통해 사이트 박스 이미지를 추출하고, 상기 검출된 센터 위치를 중심으로, 상기 사이트 박스 내에서의 상기 센터 위치의 쉬프트(shift) 정도를 산출하고, 상기 산출된 쉬프트 정도를 보상하여, 상기 측정 빔의 센터 위치를 보정하는 것을 포함한다.

Description

기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법{METHOD FO MEASUREMENT OF A SUBSTRATE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 기판 상의 박막 또는 패턴의 두께를 측정하는 방법 및 이를 이용한 반도체 장치 제조 방법에 관한 것이다.
일반적으로 반도체 장치의 제조 공정은 단결절 실리콘 재질의 웨이퍼로 형성된 기판 상에 절연막, 유전막, 금속막 등의 다양한 박막을 형성하는 공정과 이러한 박막을 원하는 형태의 패턴으로 형성하는 패턴 형성 공정을 포함한다.
최근에는 반도체 장치가 고집적화되면서 기판 상에 형성되는 박막의 수가 증가하고, 박막의 물리적 특성이 후속 공정에 미치는 영향은 더욱 증대되고 있다.
이에 따라, 박막을 형성한 후에는, 박막의 물리적 특성에 대한 평가를 수행하고 이를 후속 공정에 반영하는 것이 필요하며, 박막의 물리적 특성에 따라 다양한 평가 공정이 수행되고 있다.
박막의 물리적 특성 중 박막의 두께는 반도체 장치의 품질에 중대한 영향을 미친다. 예를 들어, 셀 블록(cell block)의 경우 원하는 두께가 보장되지 않으면 반도체 장치의 특성 저하를 가져와 수율의 저하를 초래할 수 있다.
따라서, 웨이퍼 박막의 두께의 균일도를 측정하기 위하여 웨이퍼를 웨이퍼 측정 스테이지에 배치한 후, 웨이퍼 상의 복수의 포인트에서 박막의 두께를 측정하는 장치가 개시되었다.
다만, 반도체 장치들이 점점 고집적 및 고밀도화됨에 따라, 두께 측정을 위한 사이트(site) 역시 축소되고 있으며, 이에 따라 두께 측정의 정확도(accuracy)가 문제된다.
반도체 장치 제조 공정의 미세화에 따라, 측정 영역의 미세한 이동(shift)도 측정 오류를 발생시키고, 이러한 측정 오류는 기판 상의 박막 또는 패턴 두께의 잘못된 계측을 초래할 수 있다.
따라서, 반도체 장치 제조 공정의 미세화에 따라, 측정의 정확도(accuracy)의 중요성은 보다 강조되고 있으며, 상술한 정확도의 향상을 위하여 기판 측정 위치의 적절한 보정이 필요하다.
본 발명이 해결하려는 과제는, 신뢰성이 향상된 기판 측정 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 기판 상에 형성된 박막 또는 패턴 두께 측정의 정확도가 향상된 기판 측정 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 기판 측정의 정확도의 향상을 위하여, 측정 위치를 보정할 수 있는 기판 측정 방법을 제공하는 것이다.
본 발명에 해결하려는 또 다른 과제는, 상술한 기판 측정 방법을 이용하는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위하여 본 발명의 몇몇 실시예에 따른 기판 측정 방법은 기판의 칩 영역 내에 측정 빔을 조사하고, 상기 측정 빔의 센터 위치를 검출하고, 상기 측정 빔이 조사된 칩 영역을 통해 사이트 박스 이미지를 추출하고, 상기 검출된 센터 위치를 중심으로, 상기 사이트 박스 내에서의 상기 센터 위치의 쉬프트(shift) 정도를 산출하고, 상기 산출된 쉬프트 정도를 보상하여, 상기 측정 빔의 센터 위치를 보정하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 사이트 박스 이미지를 추출하는 것은, 상기 칩 영역의 테두리를 따라 상기 사이트 박스 이미지를 추출하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 센터 위치의 쉬프트 정도를 산출하는 것은, 상기 사이트 박스 이미지, 상기 측정 빔의 센터 위치 및 상기 칩 영역을 오버랩하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 센터 위치의 쉬프트 정도를 산출하는 것은, 상기 센터 위치의 상기 사이트 박스 이미지 내에서의 2차원적 좌표를 이용하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔의 센터 위치를 보정하는 것을 수행한 후, 상기 측정 빔을 이용하여 상기 칩 영역의 두께를 측정하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔을 조사하는 것은, 상기 기판의 복수 개의 칩 영역 내에 측정 빔을 각각 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판의 복수 개의 칩 영역 중 적어도 하나는 상기 기판의 가장 자리와 인접하게 위치한 칩 영역일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판의 복수 개의 칩 영역 중 하나는 상기 기판의 중앙 영역에 위치한 칩 영역일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔의 센터 위치를 보정하는 것은, 상기 산출된 쉬프트 정도를 보상하기 위하여 기판을 이동시키는 것을 포함할 수 있다.
상술한 과제를 해결하기 위하여 본 발명의 몇몇 실시예에 따른 기판 측정 방법은 기판 표면의 사이트 박스 내에 측정 빔을 조사하고, 상기 조사된 측정 빔의 센터 위치를 검출하고, 상기 검출된 센터 위치를 중심으로, 상기 사이트 박스 내에서의 상기 센터 위치의 쉬프트(shift) 정도를 산출하고, 상기 산출된 쉬프트 정도를 보상하여, 상기 측정 빔의 센터 위치를 보정하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 사이트 박스는 상기 기판 상의 칩 영역의 테두리를 따라 추출된 이미지일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 센터 위치의 쉬프트 정도를 산출하는 것은, 상기 사이트 박스, 상기 측정 빔의 센터 위치 및 상기 칩 영역을 오버랩하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 센터 위치의 쉬프트 정도를 산출하는 것은, 상기 센터 위치의 상기 사이트 박스 내에서의 2차원적 좌표를 이용하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔의 센터 위치를 보정하는 것을 수행한 후, 상기 측정 빔을 이용하여 상기 칩 영역의 두께를 측정하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔의 센터 위치를 보정하는 것은, 상기 산출된 쉬프트 정도를 보상하기 위하여 기판을 이동시키는 것을 포함할 수 있다.
상술한 과제를 해결하기 위하여, 본 발명의 몇몇 실시예에 따른 반도체 장치 제조 방법은 기판의 칩 영역에 패턴을 형성하고, 상기 패턴에 측정 빔을 조사하고, 상기 측정 빔의 센터 위치를 검출하고, 상기 측정 빔이 조사된 칩 영역의 테두리를 통해 사이트 박스 이미지를 추출하고, 상기 검출된 센터 위치를 중심으로, 상기 사이트 박스 이미지 내에서의 상기 센터 위치의 쉬프트(shift) 정도를 산출하고, 상기 산출된 쉬프트 정도를 보상하여, 상기 측정 빔의 센터 위치를 보정하고, 상기 패턴에 측정 빔을 조사하여 상기 패턴의 두께를 측정하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 센터 위치의 쉬프트 정도를 산출하는 것은, 상기 사이트 박스 이미지, 상기 측정 빔의 센터 위치 및 상기 칩 영역을 오버랩하는 것을 포함할 수 있다. 상기 센터 위치의 쉬프트 정도를 산출하는 것은, 상기 센터 위치의 상기 사이트 박스 이미지 내에서의 2차원적 좌표를 이용하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔을 조사하는 것은, 상기 기판의 복수 개의 칩 영역 내에 각각 형성된 패턴에 측정 빔을 조사하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판의 복수 개의 칩 영역 중 적어도 하나는 상기 기판의 가장 자리와 인접하게 위치한 칩 영역일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 기판의 복수 개의 칩 영역 중 하나는 상기 기판의 중앙 영역에 위치한 칩 영역일 수 있다.
본 발명의 몇몇 실시예에 있어서, 상기 측정 빔의 센터 위치를 보정하는 것은, 상기 산출된 쉬프트 정도를 보상하기 위하여 기판을 이동시키는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시들에 따른 기판 측정 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 도 1의 실시예에 따른 기판 측정 방법을 설명하기 위한 개략적인 사시도이다.
도 6은 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명하기 위한 순서도이다.
도 7은 도 6의 실시예에 따른 기판 측정 방법을 설명하기 위한 개략적인 사시도이다.
도 8은 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명하기 위한 순서도이다.
도 9는 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 수행하는 기판 측정 시스템의 블록도이다.
도 10는 본 발명의 몇몇 실시예에 기판 측정 방법을 이용하여 형성한 반도체 장치를 포함하는 전자 시스템의 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 발명의 실시예들에서는, 기판이 원형의 웨이퍼(wafer)인 것으로 예를 들어 설명한다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않고, 사각형을 포함하는 다양한 향상의 웨이퍼에 적용 가능하다.
이하에서, 도 1 내지 도 5를 참조하여, 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명한다.
본 실시예에 있어서, 상기 기판 측정 방법은 기판의 두께, 구체적으로는 기판 상에 형성된 박막의 두께 또는 패턴의 두께를 측정하는 방법으로 간주하여 설명한다. 그러나, 이는 발명의 설명을 위한 것으로 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 따라서, 본 발명의 기술적 사상은 레이저 빔을 이용하여 기판 표면의 다양한 특성을 측정하는 방법들에 적용될 수 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 기판 측정 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 도 1의 실시예에 따른 기판 측정 방법을 설명하기 위한 개략적인 사시도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예들에 따른 기판 측정 방법은 우선, 사이트 박스 내에 측정 빔을 조사(S110)한다. 이어서, 사이트 박스 내에서 측정 빔의 센터 위치를 검출(S120)하고, 검출된 측정 빔의 센터 위치의 쉬프트 정도를 산출(S130)한다. 이어서, 산출된 쉬프트 정도를 보상하여, 측정 빔의센터 위치를 보정(S140)하는 것을 포함한다.
도 2를 참조하면, 패턴 미형성 영역(SR)과 칩 영역(CR)이 정의된 기판(W)을 준비한다.
패턴 미형성 영역(SR)은 박막 패턴이 형성되지 않은 영역 또는 기판(W) 분할을 위한 스크라이브(scribe) 라인 영역일 수 있다. 다만, 본 발명의 기술적 사상은 이에 제한되는 것은 아니며, 패턴 미형성 영역(SR)은 기판(W) 상에 형성된 박막 또는 패턴의 두께 측정이 필요하지 않은 영역일 수 있다. 더 나아가, 패턴 미형성 영역(SR)은 기판(W) 표면의 물리적 또는 광학적 특성의 측정이 필요하지 않은 영역일 수 있다. 다만, 이에 제한되는 것은 아니다.
칩 영역(CR)은 박막 패턴이 형성된 영역일 수 있으며, 예를 들어 OS 사이트(site) 또는 셀 블락(cell block) 영역일 수 있다. 다만, 이에 제한되는 것은 아니다. 따라서, 칩 영역(CR)은 기판(W) 표면의 두께 측정이 필요한 영역일 수 있으며, 이는 발명의 목적 및 필요에 따라 다양하게 정의될 수 있다.
한편, 칩 영역(CR)의 테두리를 사이트 박스(site box)(SC)로 지칭할 수 있다. 즉, 칩 영역(CR)의 테두리를 따라통해 사이트 박스(site box)를 추출할 수 있다. 또한, 사이트 박스(SC)는 칩 영역(CR)의 테두리를 따라 추출된 이미지일 수 있다. 따라서, 본 발명에 있어서 사이트 박스(SC)는 사이트 박스 이미지와 혼용하여 지칭될 수 있다. 또한, 사이트 박스(SC)는 카메라등과 같은 이미지 촬상 장치를 통해 획득된 이미지 또는 상기 이미지를 처리한 데이터일 수 있다.
칩 영역(CR)은 가로 방향으로 긴 변을 가지고 세로 방향으로 단 변을 가지는 직사각 형태일 수 있고, 이 경우, 직사각 형태의 사이트 박스(SC)를 가질 수 있다. 즉, 사이트 박스(SC)를 포함하는 사이트 박스(SC)의 내측 영역은 칩 영역(CR)일 수 있으며, 사이트 박스(SC)의 외측 영역은 패턴 미형성 영역(SR)일 수 있다.
한편, 본 발명의 몇몇 실시예에서, 사이트 박스(SC)는 복수 개일 수 있으며, 복수 개의 사이트 박스(SC)는 일정한 간격을 가지고 정렬되어 배치될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 1 및 도 3a를 참조하면, 기판(W)의 칩 영역(CR)을 정의하는 사이트 박스(SC) 내에 측정 빔(L)을 조사(S110)한다.
본 실시예에 있어서, 사이트 박스(SC) 내에 측정 빔(L)을 조사하는 것은, 칩 영역(CR)을 통해, 사이트 박스(SC)를 추출하는 것을 포함할 수 있다. 즉, 기판(w) 상에 형성된 칩 영역(CR)의 이미지를 통해, 직사각 형태의 사이트 박스(SC)의 이미지를 추출하는 것을 포함할 수 있다.
측정 빔(L)은 포커싱 렌즈(FL)을 통해 기판(W)의 표면 상에 집속될 수 있다. 그러나, 이에 제한되는 것은 아니다. 따라서, 측정 빔(L)은 포커싱 렌즈(FL) 없이 직접 기판 상에 조사될 수 있다.
본 실시예에 있어서, 측정 빔(L)이 칩 영역(CR)의 중앙 영역에 조사되는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 측정 빔(L)은 사이트 박스(SC) 내의 칩 영역(CR) 상의 임의의 지점에 조사될 수 있다.
한편, 본 실시예에 있어서, 측정 빔(L)이 칩 영역(CR) 상의 하나의 점을 형성하면서 집속되는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 조사되는 측정 빔(L)은 센터 위치를 가질 수 있으며, 보다 구체적인 사항은 후술한다.
한편, 본 실시예에 있어서, 포커싱 렌즈(FL)의 배치 및 측정 빔(L)의 조사 방향이 기판(W)의 수직 방향인 것으로 도시되었지만, 이는 본 발명의 설명을 위한 예시적인 것이다.
따라서, 도 3b를 참조하면, 측정 빔(L)의 조사 방향은 기판(w)와 일정한 각도를 형성할 수 있다.
본 실시예에 있어서, 측정 빔(L)은 기판(W) 표면 상에 형성된 패턴 등의 두께를 측정하기 위한 레이저 빔(laser beam)일 수 있다. 측정 빔(L)이 두께를 측정하기 위한 빔인 경우에, 측정 빔(L)은 기판(w) 표면 상에 입사 및 반사될 수 있으며, 입사 및 반사된 측정 빔(L)은 센서를 통해 감지되고, 입사된 빔의 스펙트럼 특성(파장, 강도)이 제어부에 입력되어 소정의 계산 과정을 거친 뒤 반사된 부분의 두께가 측정될 수 있다. 다만, 이에 제한되는 것은 아니다. 따라서, 측정 빔(L)이 기판(w) 표면 상에 형성된 패턴 등의 두께를 측정하기 위한 빔이 아닌 경우에도, 본 발명의 기술적 사상이 적용될 수 있다.
한편, 본 실시예에 있어서, 기판(w)은 측정 빔(L)을 칩 영역(CR) 내에 조사하기 위한 사전 얼라이먼트(alignment)가 수행된 이후의 경우일 수 있다. 즉, 기판(w)이 웨이퍼인 경우, 웨이퍼 내의 지정된 사이트를 찾아가기 위하여, 노치 파인더(notch finder)로 코스 얼라인(course align) 수행 후, 트래인된 이미지(trained image)를 이용한 이미지 매칭(image matching)을 통한 파인 얼라인(fine align)을 수행한 이후에, 측정 빔(L)이 조사될 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 1 및 도 4를 참조하면, 기판(W)의 칩 영역(CR)을 정의하는 사이트 박스(SC) 내에 조사된 측정 빔(L)의 센터 위치(CL)를 검출한다.
측정 빔(L)의 센터(center) 위치(CL)는 칩 영역(CR)의 중앙 위치를 의미하는 것이 아니라, 칩 영역(CR)에 조사되는 측정 빔(L)의 중앙 위치를 의미하는 것이다.
따라서, 본 실시예에 있어서, 측정 빔(L)의 센터 위치(CL)가 칩 영역(CR)의 중앙 영역에 형성된 것으로 도시되었지만, 이에 제한되는 것은 아니다. 센터 위치(CL)는 사이트 박스(SC)의 칩 영역(CR) 내의 다양한 영역 상에 형성될 수 있다.
한편, 측정 빔(L)의 센터 위치(CL)는 이미지일 수 있다. 즉, 측정 빔(L)이 칩 영역(CL) 내에 조사된 상태에서 이미지 촬상 장치를 통해 획득된 이미지 또는 상기 이미지를 처리한 데이터일 수 있다.
도 1 및 도 5를 참조하면, 검출된 측정 빔(L)의 센터 위치(CL)를 중심으로, 사이트 박스(SC) 내에서의 센터 위치(CL)의 쉬프트(shift) 정도를 산출(S130)한다.
도 5의 실시예에 도시된 칩 영역(CR)은 도 4의 점선 R로 정의된 영역 내의 칩 영역(CR)일 수 있으나, 이에 제한되는 것은 아니다. 즉, 도 5의 실시예에 도시된 칩 영역(CR)은 기판(W) 상에 배치된 복수 개의 칩 영역(CR) 중 임의의 어느 하나일 수 있다.
본 실시예에 있어서, 칩 영역(CR), 추출된 사이트 박스(SC) 이미지 및 측정 빔(L)의 센터 위치(CL)를 오버랩하는 것을 통해, 사이트 박스(SC) 내에서의 센터 위치(CL)의 쉬프트(shift) 정도를 산출할 수 있다.
본 발명에 있어서, 쉬프트(shift)란, 센터 위치(CL)가 칩 영역(CR)의 정중앙 위치가 아닌 상태를 의미할 수 있다. 즉, 쉬프트 정도란, 센터 위치(CL)가 칩 영역(CR)의 정중앙 위치에서 벗어난 정도를 의미하는 것일 수 있다.
즉, 도 5를 다시 참조하면, 직사각 형태의 사이트 박스(SC)는 장변과 단변을 가지며, 장변의 길이는 센터 위치(CL)를 기준으로 Xa와 Xb의 합으로, 단변의 길이는 센터 위치(CL)를 Ya와 Yb의 합으로 나타낼 수 있다.
본 실시예에 있어서, 쉬프트 되지 않은 상태란, Xa와 Xb의 값이 동일함과 동시에, Ya와 Yb의 값이 동일한 상태로 정의할 수 있다.
이와 달리, Xa와 Xb의 값은 동일하지만 Ya와 Yb의 값이 다른 경우, Xa와 Xb의 값은 다르지만, Ya와 Yb의 값이 동일한 경우, 및 Xa와 Xb의 값이 다르고, Ya와 Yb의 값이 다른 경우를 센터 위치(CL)가 쉬프트(shift)된 상태로 정의할 수 있다.
본 발명에 있어서, 하기의 식(1)을 통하여, 쉬프트 정도(ABSshift)를 측정할 수 있다.
식 (1)
X shift = (Xa-Xb)/2 ---- (a)
Y shift = (Ya-Yb)/2 ---- (b)
ABSshift = root (X shift2 + Y shift2) ---- (c)
식 (1)에서, X shift는 사이트 박스(SC)의 장변에서의 쉬프트 정도를 나타내고, Y shift는 사이트 박스(SC)의 단변에서의 쉬프트 정도를 나타낸다. 쉬프트 정도(ABSshift)는 식 (1)의 (a)의 제곱과, 식 (1)의 (b)의 제곱을 합하고, 제곱근을 구하는 것을 통해 산출될 수 있다. 즉, 사이트 박스(SC) 내의 센터 위치(CL)의 2차원적 좌표를 이용하여, 센터 위치(CL)의 쉬프트 정도(ABSshift)를 산출할 수 있다.
한편, 본 실시예에 있어서, 하나의 사이트 박스(SC) 내의 쉬프트 정도(ABSshift)를 계산하는 것으로 설명하였지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
즉, 본 발명에 있어서, 기판(W)의 서로 다른 영역에 배치된 복수 개의 사이트 박스(SC) 내의 쉬프트 정도(ABSshift) 각각 계산할 수 있다.
이어서, 도 1을 다시 참조하면, 산출된 쉬프트 정도(ABSshift)를 보상하여, 측정 빔(L)의 센터 위치(CL)를 보정(S140)하는 것을 포함한다.
즉, 기판(W)이 웨이퍼 스테이지 상에 배치된 경우, 웨이퍼 스테이지를 산출된 쉬프트 정도(ABSshift)를 고려하여 움직인다. 이를 통해, 사이트 박스(SC) 내의 측정 빔(L)의 센터 위치(CL)를 사이트 박스(SC)의 중앙 영역, 즉 칩 영역(CL)으로 위치시킬 수 있다. 다만, 이에 제한되는 것은 아니다. 따라서, 기판(W)이 이동하는 것이 아니라, 측정 빔(L)을 조사하는 광원이 이동함을 통해, 사이트 박스(SC) 내의 센터 위치(CL)를 보정할 수 있다. 또한, 기판(W)과 측정 빔(L)을 조사하는 광원이 함께 이동하여, 사이트 박스(SC) 내의 센터 위치(CL)를 보정할 수 있다.
본 발명에 있어서, 산출된 쉬프트 정도(ABSshift)를 보상하여, 사이트 박스(SC) 또는 칩 영역(CL) 내의 측정 빔(L)의 센터 위치(CL)를 보정하는 것을 통하여, 측정 위치를 칩 영역(CR)의 중앙 영역에 배치시킬 수 있다. 칩 영역(CR)의 각종 측정에 있어서, 가급적 중앙 영역의 특성 예컨대, 중앙 영역의 패턴의 두께를 측정하는 것이 타당하다. 반도체 장치 제조 공정의 미세화에 따라, 칩 영역(CR)의 중앙 영역의 패턴의 두께를 측정하는 것으로 측정의 정확도를 향상시킬 수 있기 때문이다.
따라서, 본 실시예에 따른 기판 측정 방법을 반도체 장치 제조 방법에 적용하는 경우, 기판의 칩 영역에 형성된 패턴 등의 두께를 정확하게 측정할 수 있다. 따라서, 반도체 장치 제조 공정의 신뢰성이 향상될 수 있으며, 이를 통해 제조된 반도체 장치의 신뢰성 역시 향상시킬 수 있다.
한편, 본 발명에 있어서, 산출된 쉬프트 정도(ABSshift)를 보상하는 것이 쉬프트 정도(ABSshift)를 0으로 만드는 것을 예롤 들어 설명하였지만, 본 발명의 기술적 특징이 이에 제한되는 것은 아니다.
즉, 칩 영역(CR)의 종류와 칩 영역(CR) 내의 패턴의 종류에 따라, 중앙 영역이 아닌 영역의 두께를 측정하는 것이, 측정의 정확도를 향상시킬 수 있다면, 상술한 산출된 쉬프트 정도(ABSshift)를 보상하는 것은, 해당 영역으로 측정 빔(L)의 센터 위치(CL)를 이동시키는 것을 의미하는 것일 수 있다.
따라서, 본 발명의 기술적 사상은 단순히 측정 빔(L)의 센터 위치(CL)를 사이트 박스(SC) 내의 중앙 위치로 이동시키는 것으로 제한되는 것은 아니다.
이어서, 도 6 및 도 7을 참조하여, 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명한다.
도 6은 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명하기 위한 순서도이다. 도 7은 도 6의 실시예에 따른 기판 측정 방법을 설명하기 위한 개략적인 사시도이다.
도 6 및 도 7에 따른 실시예는, 상술한 도 1 내지 도 5를 통해 설명한 실시예와 비교하여, 측정 빔(L)의 센터 위치(CL)의 개수를 제외하고 실질적으로 동일하다. 따라서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 이에 따라 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
본 실시예에 따른 기판 측정 방법은, 기판의 복수의 칩 영역에 측정 빔을 조사(S110)한다. 이어서, 사이트 박스 내에서 복수 개의 측정 빔의 센터 위치를 각각 검출(S120)하고, 검출된 측정 빔의 센터 위치 각각의 쉬프트 정도를 산출(S130)한다. 이어서, 산출된 쉬프트 정도를 보상하여, 측정 빔 각각의 센터 위치를 보정(S140)하는 것을 포함한다.
본 실시예에 있어서, 단계(S110)은 복수 개의 측정 빔을 조사하는 것을 제외하고, 도 1의 단계(S110)과 실질적으로 동일히다. 또한, 단계 (S120)은 복수 개의 측정 빔의 센터 위치를 각각 검출하는 것을 제외하고, 도 1의 단계(S120)과 실질적으로 동일하다. 또한, 단계(S130)은 복수 개의 센터 위치 각각의 쉬프트 정도를 산출하는 것을 제외하고, 도 1의 단계(S130)과 실질적으로 동일하다.
즉, 도 6 및 도 7을 참조하면, 기판(w)의 표면 상에 복수 개의 측정 빔이 조사되므로, 복수 개의 센터 위치(CL1, CL2, CL3, CL4, CL5)가 형성됨을 확인할 수 있다.
복수 개의 센터 위치는 제1 센터 위치(CL1), 제2 센터 위치(CL2), 제3 센터 위치(CL3), 제4 센터 위치(CL4) 및 제5 센터 위치(CL5)을 포함할 수 있다.
보다 상세하게, 제1 센터 위치(CL1)는 기판(w) 표면의 위측의 가장 자리에 배치될 수 있고, 제2 센터 위치(CL2)는 기판(w)의 중앙 영역에 배치될 수 있고, 제3 센터 위치(CL3)는 기판(w)의 우측의 가장 자리에 배치될 수 있고, 제4 센터 위치(CL4)는 기판(w)의 아래측의 가장 자리에 배치될 수 있고, 제5 센터 위치(CL5)는 기판(w)의 좌측의 가장 자리에 배치될 수 있다.
본 실시예에 있어서, 기판(w)에 5개의 센터 위치(CL)가 형성된 것으로 도시하였지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 실시예에 있어서, 제2 센터 위치(CL2)를 제외한 나머지 센터 위치(CL1, CL3, CL4, CL5)들은 기판(w)의 가장 자리에 배치된 칩 영역(CR)에 형성될 수 있다. 기판(w)의 가장 자리에서 측정 위치를 보정하는 경우에, 보다 효과적으로 측정의 정확도(accuracy)를 향상시킬 수 있다.
따라서, 본 실시예에 있어서, 기판(w) 중앙 영역의 제2 센터 위치(CL2)를 측정하는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
이어서, 도 8을 참조하여, 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명한다.
도 8은 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 설명하기 위한 순서도이다.
도 8의 실시예에 따른 기판 측정 방법은 상술한 도 1을 통해 설명한 실시예와 비교하여, 기판의 칩 영역 내에 측정 빔을 조사하는 것과, 칩 영역을 통해 사이트 박스 이미지를 추출하는 것을 제외하고는 실질적으로 동일하다. 따라서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 이에 따라 동일한 구성 요소에 대한 반복되는 설명은 생략할 수 있다.
도 8을 참조하면, 본 발명의 몇몇 실시예들에 따른 기판 측정 방법은 우선, 기판의 칩 영역 내에 측정 빔을 조사(S111)한다. 이어서, 사이트 박스 내에서 측정 빔의 센터 위치를 검출(S120)하고, 칩 영역을 통해 사이트 박스 이미지를 추출(S121)한다. 이어서, 산출된 쉬프트 정도를 보상하여, 사이트 박스 내의 센터 위치를 보정(S140)하는 것을 포함한다.
본 실시예에 있어서, 기판 의 칩 영역 내에 측정 빔을 조사한 후에, 측정 빔의 센터 위치와 사이트 박스 이미지를 추출한다. 여기서, 사이트 박스 이미지는 앞서 실시예에서 설명한 바와 같이, 칩 영역의 테두리를 따라 정의되는 이미지일 수 있다.
이어서, 도 9을 참조하여, 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 수행하는 기판 측정 시스템을 설명한다.
도 9은 본 발명의 몇몇 실시예에 따른 기판 측정 방법을 수행하는 기판 측정 시스템의 블록도이다.
본 실시예에 따른 기판 측정 시스템은 상술한 도 1 및 도 6에 도시된 기판 측정 방법을 수행할 수 있다.
본 실시예에 따른 기판 측정 시스템은 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300), 센터 위치 보정부(400) 및 측정 위치 제어부(500)를 포함한다.
본 실시예에 있어서, 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300) 및 센터 위치 보정부(400)가 하나의 측정 위치 제어부(500)를 통해 제어되고 있는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 따라서, 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300) 및 센터 위치 보정부(400) 각각은 개별적인 제어부를 포함할 수도 있다.
한편, 본 실시예에 있어서, 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300) 및 센터 위치 보정부(400) 각각은 측정 위치 제어부(500)와 전기적인 신호를 송수신하는 것으로 도시되었지만, 이에 제한되는 것은 아니다. 따라서, 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300) 및 센터 위치 보정부(400) 각각은 서로와 전기적인 신호를 송수신할 수 있다.
도 9을 참조하면, 측정 빔 조사부(100)에서, 도 1 및 도 6의 사이트 박스 내에 측정 빔을 조사(S110)하는 단계가 수행될 수 있다. 즉, 측정 빔 조사부(100)는 측정 빔을 조사하기 위한 광원과, 측정 빔을 통해 기판(w)의 패턴 두께를 측정하기 위한 센서 등을 포함할 수 있다.
센터 위치 검출부(200)에서, 도 1 및 도 6의 사이트 박스 내에서 측정 빔의 센터 위치를 검출(S120)하는 단계가 수행될 수 있다. 즉, 센터 위치 검출부(200)는 측정 빔이 기판에서 반사된 영역을 탐지하고, 상기 영역에서의 측정 빔의 센터 위치를 검출할 수 있다.
쉬프트 산출부(300)에서, 도 1 및 도 6의 검출된 측정 빔의 센터 위치의 쉬프트 정도를 산출(S130)하는 단계가 수행될 수 있다. 즉, 사이트 박스와 측정 빔의 센터 위치를 추출한 후, 기판(w)의 칩 영역(CR)의 이미지(image)와 이미지 매칭(image matching) 시켜, 쉬프트 정도를 산출할 수 있다.
보다 상세하게, 우선, 센터 위치 검출부(200)에서 측정 빔의 센터 위치를 검출하고, 기판(w)의 칩 영역(CR)의 테두리를 따라 사이트 박스를 검출한다. 이어서, 검출된 측정 빔의 센터 위치와 사이트 박스를 기판(w)의 칩 영역(CR)의 이미지(image)와 이미지 매칭(image matching) 시켜, 도 5를 통해 설명한 방법을 통하여 쉬프트 정도를 산출한다.
이어서, 센터 위치 보정부(400)에서, 도 1 및 도 6의 산출된 쉬프트 정도를 보상하여, 사이트 박스 내의 센터 위치를 보정(S140)하는 단계를 수행할 수 있다.
한편, 측정 위치 제어부(500)는 상술한 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300) 및 센터 위치 보정부(400) 각각의 별도로 또는 함께 단계를 수행할 수 있도록 제어할 수 있다. 따라서, 측정 위치 제어부(500)는 상술한 측정 빔 조사부(100), 센터 위치 검출부(200), 쉬프트 산출부(300) 및 센터 위치 보정부(400) 각각이 자신의 단계를 수행하는 것을 보조하거나, 제어할 수 있다.
도 10는 본 발명의 몇몇 실시예에 기판 측정 방법을 이용하여 형성한 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 10을 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다.
컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합 될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다.
입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다.
인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 또한, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다.
본 발명의 실시예들에 따라 제조된 반도체 장치는 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 측정 빔 조사부
200: 센터 위치 검출부
300: 쉬프트 산출부
400: 센터 위치 보정부
500: 측정 위치 제어부

Claims (10)

  1. 기판의 칩 영역 내에 측정 빔을 조사하고,
    상기 측정 빔의 센터 위치를 검출하고,
    상기 측정 빔이 조사된 칩 영역을 통해 사이트 박스 이미지를 추출하고,
    상기 검출된 센터 위치를 중심으로, 상기 사이트 박스 내에서의 상기 센터 위치의 쉬프트(shift) 정도를 산출하고,
    상기 산출된 쉬프트 정도를 보상하여, 상기 측정 빔의 센터 위치를 보정하는 것을 포함하는 기판 측정 방법.
  2. 제 1항에 있어서,
    상기 사이트 박스 이미지를 추출하는 것은,
    상기 칩 영역의 테두리를 따라 상기 사이트 박스 이미지를 추출하는 것을 포함하는 기판 측정 방법.
  3. 제 2항에 있어서,
    상기 센터 위치의 쉬프트 정도를 산출하는 것은,
    상기 사이트 박스 이미지, 상기 측정 빔의 센터 위치 및 상기 칩 영역을 오버랩하는 것을 포함하는 기판 측정 방법.
  4. 제 1항에 있어서,
    상기 센터 위치의 쉬프트 정도를 산출하는 것은,
    상기 센터 위치의 상기 사이트 박스 이미지 내에서의 2차원적 좌표를 이용하는 것을 포함하는 기판 측정 방법.
  5. 제 1항에 있어서,
    상기 측정 빔의 센터 위치를 보정하는 것을 수행한 후, 상기 측정 빔을 이용하여 상기 칩 영역의 두께를 측정하는 것을 더 포함하는 기판 측정 방법.
  6. 제 1항에 있어서,
    상기 측정 빔을 조사하는 것은,
    상기 기판의 복수 개의 칩 영역 내에 측정 빔을 각각 조사하는 것을 포함하는 기판 측정 방법.
  7. 제 6항에 있어서,
    상기 기판의 복수 개의 칩 영역 중 적어도 하나는 상기 기판의 가장 자리와 인접하게 위치한 칩 영역인 기판 측정 방법.
  8. 기판의 칩 영역에 패턴을 형성하고,
    상기 패턴에 측정 빔을 조사하고,
    상기 측정 빔의 센터 위치를 검출하고,
    상기 측정 빔이 조사된 칩 영역의 테두리를 통해 사이트 박스 이미지를 추출하고,
    상기 검출된 센터 위치를 중심으로, 상기 사이트 박스 이미지 내에서의 상기 센터 위치의 쉬프트(shift) 정도를 산출하고,
    상기 산출된 쉬프트 정도를 보상하여, 상기 측정 빔의 센터 위치를 보정하고,
    상기 패턴에 측정 빔을 조사하여 상기 패턴의 두께를 측정하는 것을 포함하는 반도체 장치 제조 방법.
  9. 제 8항에 있어서
    상기 센터 위치의 쉬프트 정도를 산출하는 것은,
    상기 사이트 박스 이미지, 상기 측정 빔의 센터 위치 및 상기 칩 영역을 오버랩하는 것을 포함하는 반도체 장치 제조 방법.
  10. 제 8항에 있어서,
    상기 센터 위치의 쉬프트 정도를 산출하는 것은,
    상기 센터 위치의 상기 사이트 박스 이미지 내에서의 2차원적 좌표를 이용하는 것을 포함하는 반도체 장치 제조 방법.
KR1020150140747A 2015-10-07 2015-10-07 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법 KR20170041378A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150140747A KR20170041378A (ko) 2015-10-07 2015-10-07 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법
US15/218,026 US9716047B2 (en) 2015-10-07 2016-07-24 Method of measuring a substrate and method of manufacturing a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150140747A KR20170041378A (ko) 2015-10-07 2015-10-07 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20170041378A true KR20170041378A (ko) 2017-04-17

Family

ID=58500012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150140747A KR20170041378A (ko) 2015-10-07 2015-10-07 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법

Country Status (2)

Country Link
US (1) US9716047B2 (ko)
KR (1) KR20170041378A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648231B (zh) * 2014-03-31 2019-01-21 Mitsuboshi Diamond Industrial Co., Ltd. 脆性材料基板之分斷方法
DE112016006543T5 (de) 2016-03-01 2018-11-15 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
WO2019244742A1 (ja) * 2018-06-18 2019-12-26 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313887A (ja) 2001-04-12 2002-10-25 Nikon Corp ウェハの載置姿勢検出方法、ウェハのプリアライメント方法及びウェハのプリアライメント装置
KR100506818B1 (ko) 2002-12-13 2005-08-09 삼성전자주식회사 반도체 기판의 이동위치 설정방법 및 반도체 기판의검사방법
US7477396B2 (en) * 2005-02-25 2009-01-13 Nanometrics Incorporated Methods and systems for determining overlay error based on target image symmetry
KR20070053831A (ko) 2005-11-22 2007-05-28 삼성전자주식회사 기판 검사 방법
KR20070077260A (ko) 2006-01-23 2007-07-26 삼성전자주식회사 웨이퍼 검사 방법
JP2008177342A (ja) 2007-01-18 2008-07-31 Nikon Corp 撮像装置、アライメント方法およびアライメント装置
KR101011779B1 (ko) 2008-12-19 2011-02-07 에이피시스템 주식회사 기판 정렬 장치용 비전 시스템 및 이의 초점 조절 방법
CN101996398B (zh) * 2009-08-12 2012-07-04 睿励科学仪器（上海）有限公司 用于晶圆对准的图像匹配方法及设备
JP5057489B2 (ja) 2010-04-02 2012-10-24 リンテック株式会社 アライメント装置及びアライメント方法
US8750597B2 (en) 2011-11-23 2014-06-10 International Business Machines Corporation Robust inspection alignment of semiconductor inspection tools using design information
US10242290B2 (en) 2012-11-09 2019-03-26 Kla-Tencor Corporation Method, system, and user interface for metrology target characterization
US9766559B2 (en) 2013-10-30 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Edge-dominant alignment method in exposure scanner system
CN104637781B (zh) 2013-11-06 2018-08-21 睿励科学仪器（上海）有限公司 一种在处理机台上生成用于定位晶圆的制程的方法

Also Published As

Publication number Publication date
US9716047B2 (en) 2017-07-25
US20170103925A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
US7009197B2 (en) Apparatus for measuring gap between mask and substrate using laser displacement sensor, and method thereof
KR101087515B1 (ko) 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치
US10359367B2 (en) Inspection apparatus and inspection method
US10295409B2 (en) Substrate measurement system, method of measuring substrate, and computer program product
KR20170041378A (ko) 기판 측정 방법 및 이를 이용한 반도체 장치 제조 방법
CN102486995B (zh) 动态晶圆对位方法及曝光扫瞄系统
EP2663998B1 (en) Method and system of object based metrology for advanced wafer surface nanotopography
CN101183656A (zh) 表面形状测定装置及方法、以及应力测定装置及方法
CN109580658A (zh) 检查方法及检查装置
CN106340482B (zh) 基于晶圆边角和缺口定位的自动校正定标方法
EP3489620B1 (en) Apparatus for inspecting substrate and method thereof
KR20160056466A (ko) 표면 검사 장치, 표면 검사 방법 및 표시 장치의 제조 방법
US10153206B2 (en) Dicing method and laser processing apparatus
KR20170100359A (ko) 마킹 위치 보정장치 및 방법
KR101962830B1 (ko) 사전 정렬 측정 장치 및 방법
TW201901177A (zh) 電路板檢測之對位方法
CN105203036B (zh) 非接触法测量透镜中心厚的装置和方法
CN104979257B (zh) 用于无图案硅片测量的定位方法
TWI489223B (zh) 基板上的圖案化方法
KR101897243B1 (ko) 오정렬을 이용한 좌표측정장치
KR20170106771A (ko) 웨이퍼 정렬 마크 및 웨이퍼 정렬 마크의 오차 측정 방법
JP2012178451A (ja) マスク検査方法およびその装置
US10133177B2 (en) Exposure apparatus, exposure method, and article manufacturing method
CN112444200B (zh) 一种工作台设备及工作台垂向清零误差的测量方法
TW494519B (en) Method for determining overlay measurement uncertainty

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application