CN101982880A - 一种套准测量图形 - Google Patents

一种套准测量图形 Download PDF

Info

Publication number
CN101982880A
CN101982880A CN2010102787225A CN201010278722A CN101982880A CN 101982880 A CN101982880 A CN 101982880A CN 2010102787225 A CN2010102787225 A CN 2010102787225A CN 201010278722 A CN201010278722 A CN 201010278722A CN 101982880 A CN101982880 A CN 101982880A
Authority
CN
China
Prior art keywords
photoresist
measurement pattern
substrate
protection groove
alignment measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102787225A
Other languages
English (en)
Inventor
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN2010102787225A priority Critical patent/CN101982880A/zh
Publication of CN101982880A publication Critical patent/CN101982880A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种套准测量图形,包括:衬底;光刻胶,位于所述衬底上;第一被对准条和第二被对准条,均位于所述衬底内,所述第一被对准条和所述第二被对准条相互平行,位于所述光刻胶的两侧;第一保护槽和第二保护槽,均位于所述衬底内,且所述第一保护槽和所述第二保护槽相互平行,位于所述光刻胶的两侧,所述第一保护槽和所述第一被对准条垂直。本发明一种套准测量图形解决了划片槽内与划片槽同方向的本层套准测量标记会产生光刻胶图形的形貌不对称问题,并防止注入离子扩散的不均匀引发的被对准层色差问题,进而提高套准测量的精度和可信度。

Description

一种套准测量图形
技术领域
本发明涉及集成电路制造工艺技术领域,特别涉及一种套准测量图形。
背景技术
光刻技术伴随集成电路制造工艺的不断进步,线宽的不断缩小,半导体器件的面积正变得越来越小,半导体的布局已经从普通的单一功能分离器件,演变成整合高密度多功能的集成电路;由最初的IC(集成电路)随后到LSI(大规模集成电路),VLSI(超大规模集成电路),直至今天的ULSI(特大规模集成电路),器件的面积进一步缩小,功能更为全面强大。考虑到工艺研发的复杂性,长期性和高昂的成本等等不利因素的制约,如何在现有技术水平的基础上进一步提高器件的集成密度,缩小芯片的面积,在同一枚硅片上尽可能多的得到有效的芯片数,从而提高整体利益,将越来越受到芯片设计者,制造商的重视。其中光刻工艺就担负着关键的作用,对于光刻技术而言分辨率和对准精度即是其中的重中之重。
分辨率:半导体生产中使用的光刻技术主要基于光学的衍射原理。光学的衍射是光通过不透明体边缘、穿过狭缝或从划有平行直线的表面反射时产生偏折和出现一些彼此平行的亮带和暗带。当光线通过掩膜版时,由于受到掩膜版图形的影响,使光线发生偏折,根据掩膜版图形的尺寸大小从而产生数量不同的衍射级数,基本的计算工式:
P*Sinα=n*λ     (公式1)
P是图形的透明区域和不透明部分的宽度的总和;α是衍射角度;λ是光刻机使用的波长;n即是衍射级数。
根据数值孔径,分辨率的概念和计算公式:
NA=N*Sinα        (公式2)
R=K1*λ/NA        (公式3)
NA(Numerical Aperture)是光刻机镜头能力的重要表征,数值越高其带来的分辨率R越高,K1是系数因子,与工艺的能力,设备的波长,数值孔径等的基本参数相关,N是光学镜头和硅片之间介质的折射率,折射率越大所得的数值孔径也越高。通常干法光刻技术的介质是空气,因此数值孔径的大小仅与最大捕获衍射角相关。当数值孔径为某个定值时通过公式2可以得到最大捕获衍射角,由此带入公式1得到可以被镜头收集的衍射级数。收集的衍射级数越多,图形的逼真程度越高,由此得到的空间图像对比度也会大大提高。随后空间图像被光敏材料吸收,通过显影成像。随着浸没式曝光的技术的引入,数值孔径已经突破了传统的概念,这大大提升了分辨率的表现。
对准精度:对准精度顾名思义即是用来表征图形的相互之间叠加、重合的准确性。半导体工艺越来越复杂,这导致仅仅依靠几层工艺的叠加已经不能满足多功能、高密度的需求,而多层工艺的相互组合关键就在于是否能够准确的重合。通常情况下,对准精度是最小线宽的1/3左右,随着线宽越来越小,器件密度不断提高,对准精度的规格也越发的严格。另外,复杂的工艺还引入了如应力形变、膜厚变化、形貌漂移等的不利因素,并且光刻设备、测试设备的测量误差,自身误差也将导致更多的不确定因素。因此在获得测量数据后,测量结果是否可信也成为一个必须面对的问题。
随着高压等特殊工艺的广泛应用,高浓度、高能量注入工艺变得更加普遍,这对248nm以上波段光刻胶的需求也越来越大。目前,此类光刻胶的平均厚度在1微米以上,请参考图1和图2,图1为现有技术中的套准测量图形的俯视图,图2为现有技术中的套准测量图形的剖面图,被对准层13位于光刻胶14的周围,被对准层13和光刻胶14均位于衬底15上,由于此类光刻胶易受到来自周边芯片内客户设计图形的干扰,导致在划片槽内与划片槽同方向的测量套准精度的对准标记会产生光刻胶图形形貌不对称的问题;此外,注入离子扩散的不均匀性也会使被对准层产生色差,目前业界尚无解决方案。
发明内容
本发明解决的问题是划片槽内与划片槽同方向的本层套准测量标记会产生光刻胶图形的形貌不对称问题,从而提高套准测量的精度和可信度。
为了达到上述目的,本发明提供了一种套准测量图形,包括:衬底;光刻胶,位于所述衬底上;第一被对准条和第二被对准条,均位于所述衬底内,所述第一被对准条和所述第二被对准条相互平行,位于所述光刻胶的两侧;第一保护槽和第二保护槽,均位于所述衬底内,且所述第一保护槽和所述第二保护槽相互平行,位于所述光刻胶的两侧,所述第一保护槽和所述第一被对准条垂直。
可选的,所述光刻胶的波段大于或等于248nm。
可选的,所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。
为了达到上述目的,本发明还提供一种套准测量图形,包括:衬底;光刻胶,位于所述衬底上;被对准条,位于所述衬底内,且所述被对准条形成一环状位于所述光刻胶的周围;第一保护槽和第二保护槽,均位于所述衬底内,且所述第一保护槽和所述第二保护槽相互平行,分布于所述被对准条的两侧。
可选的,所述光刻胶的波段大于或等于248nm。
可选的,所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。
与现有技术相比,本发明具有以下优点:本发明提供的套准测量图形由于在被对准层一侧设置了保护槽,解决了划片槽内与划片槽同方向的本层套准测量标记会产生光刻胶图形的形貌不对称问题,并防止注入离子扩散的不均匀引发的被对准层色差问题,进而提高套准测量的精度和可信度。
附图说明
图1为现有技术中的套准测量图形的俯视图。
图2为现有技术中的套准测量图形的剖面图。
图3为本发明一种套准测量图形的第一实施例的俯视图。
图4和图5是本发明一种套准测量图形的第一实施例的剖面图。
图6为本发明一种套准测量图形的使用示意图。
图7为本发明一种套准测量图形的第二实施例示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
首先,请参考图3,图3为本发明一种套准测量图形的第一实施例的俯视图,从图上可以看出,套准测量图形包括:衬底1;光刻胶4,位于所述衬底1上,所述光刻胶4的波段大于或等于248nm;第一被对准条2和第二被对准条6,均位于所述衬底1内,所述第一被对准条2和所述第二被对准条6相互平行,位于所述光刻胶4的两侧。所述套准测量图形还包括第一保护槽3和第二保护槽5,所述第一保护槽3和所述第二保护槽5均位于所述衬底1内,所述第一保护槽3和所述第二保护槽5相互平行,位于所述光刻胶4的两侧,所述第一保护槽3和所述第一被对准条1垂直。
所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。
接着,请参考图4和图5,图4和图5是本发明一种套准测量图形的第一实施例的剖面图,从图4可以看到,所述第一被对准条2和所述第二被对准条6位于衬底1内,光刻胶4位于衬底1上;从图5可以看到,所述第一保护槽3和所述第二保护槽5均位于所述衬底1内,光刻胶4位于衬底1上。
接着,请参考图6,图6是本发明一种套准测量图形的使用示意图,图6中包括了第一芯片10、第二芯片11、第三芯片12,三个芯片均位于同一水平面上,其中第一芯片10和第二芯片11相邻,第一芯片10和第三芯片12相邻,三个芯片均为方形结构,定义第一芯片10的相互垂直的两边为X轴和Y轴,其中Y轴的方向为第一芯片10和第二芯片11的相邻的平行边所指的方向。
在第一芯片10和第二芯片11之间放置一个套准测量图形,使得套准测量图形中的第一被对准条2第二被对准条6位于X轴上,而第一保护槽3和第二保护槽5位于Y轴上,该套准测量图形用于测量图形Y轴偏移量;在第一芯片10和第三芯片12之间放置一个套准测量图形,使得套准测量图形中的第一被对准条2第二被对准条6位于Y轴上,而第一保护槽3和第二保护槽5位于X轴上,该套准测量图形用于测量图形X轴偏移量。本发明采用在X轴划片槽摆放Y方向的套准测量图形而Y轴划片槽摆放X方向套准测量图形,并在图形外围制造保护槽的技术方案,解决了划片槽内与划片槽同方向的本层套准测量标记会产生光刻胶图形形貌不对称问题,并防止注入离子扩散的不均匀引发的被对准层色差问题,进而提高测量精度和可信度。
最后,请参考图7,图7为本发明一种套准测量图形的第二实施例示意图,从图上可以看出,本发明一种套准测量图形,包括:衬底15;光刻胶14,位于所述衬底15上;被对准条13,位于所述衬底15内,且所述被对准条13形成一环状位于所述光刻胶14的周围;保护槽16,包括第一保护槽和第二保护槽,均位于所述衬底15内,且所述第一保护槽和所述第二保护槽相互平行,分布于所述被对准条13的两侧。所述光刻胶14的波段大于或等于248nm。所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。第二实施例的套准测量图形的使用情况和第一实施例相同,在此不再赘言。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种套准测量图形,其特征在于,包括:
衬底;
光刻胶,位于所述衬底上;
第一被对准条和第二被对准条,均位于所述衬底内,所述第一被对准条和所述第二被对准条相互平行,位于所述光刻胶的两侧;
第一保护槽和第二保护槽,均位于所述衬底内,且所述第一保护槽和所述第二保护槽相互平行,位于所述光刻胶的两侧,所述第一保护槽和所述第一被对准条垂直。
2.根据权利要求1所述的套准测量图形,其特征在于:所述光刻胶的波段大于或等于248nm。
3.根据权利要求1所述的套准测量图形,其特征在于:所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。
4.一种套准测量图形,其特征在于,包括:
衬底;
光刻胶,位于所述衬底上;
被对准条,位于所述衬底内,且所述被对准条形成一环状位于所述光刻胶的周围;
第一保护槽和第二保护槽,均位于所述衬底内,且所述第一保护槽和所述第二保护槽相互平行,分布于所述被对准条的两侧。
5.根据权利要求4所述的套准测量图形,其特征在于:所述光刻胶的波段大于或等于248nm。
6.根据权利要求4所述的套准测量图形,其特征在于:所述套准测量图形为对准标记、套准标记、游标标记、目测标记或线宽测量标记。
CN2010102787225A 2010-09-10 2010-09-10 一种套准测量图形 Pending CN101982880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102787225A CN101982880A (zh) 2010-09-10 2010-09-10 一种套准测量图形

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102787225A CN101982880A (zh) 2010-09-10 2010-09-10 一种套准测量图形

Publications (1)

Publication Number Publication Date
CN101982880A true CN101982880A (zh) 2011-03-02

Family

ID=43619776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102787225A Pending CN101982880A (zh) 2010-09-10 2010-09-10 一种套准测量图形

Country Status (1)

Country Link
CN (1) CN101982880A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913365A (zh) * 2020-07-22 2020-11-10 南通大学 一种划片槽线宽监测图形及方法
CN114077170A (zh) * 2020-08-14 2022-02-22 长鑫存储技术有限公司 对准图形
US11635680B2 (en) 2020-08-14 2023-04-25 Changxin Memory Technologies, Inc. Overlay pattern

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329357A (zh) * 2000-06-08 2002-01-02 株式会社东芝 对准方法、套刻检查方法和光掩模
CN1963679A (zh) * 2006-11-24 2007-05-16 上海微电子装备有限公司 用于晶片对准的对准标记结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329357A (zh) * 2000-06-08 2002-01-02 株式会社东芝 对准方法、套刻检查方法和光掩模
CN1963679A (zh) * 2006-11-24 2007-05-16 上海微电子装备有限公司 用于晶片对准的对准标记结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111913365A (zh) * 2020-07-22 2020-11-10 南通大学 一种划片槽线宽监测图形及方法
CN111913365B (zh) * 2020-07-22 2022-06-10 南通大学 一种划片槽线宽监测图形及方法
CN114077170A (zh) * 2020-08-14 2022-02-22 长鑫存储技术有限公司 对准图形
CN114077170B (zh) * 2020-08-14 2022-11-18 长鑫存储技术有限公司 对准图形
US11635680B2 (en) 2020-08-14 2023-04-25 Changxin Memory Technologies, Inc. Overlay pattern

Similar Documents

Publication Publication Date Title
US11675277B2 (en) Self-referencing and self-calibrating interference pattern overlay measurement
US9123649B1 (en) Fit-to-pitch overlay measurement targets
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US7427459B2 (en) Recticle pattern applied to mix-and-match lithography process and alignment method of thereof
CN104216234A (zh) 光刻系统光源对称性的检测方法
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
JP5023653B2 (ja) 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
CN201740972U (zh) 一种用于测量套准精度的测量结构
CN111324004A (zh) 掩模及套刻误差测量方法
CN103869638A (zh) 一种穿透晶圆的光刻对准方法
CN102466977B (zh) 用于测量投影物镜畸变的标记结构及方法
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
CN102005369B (zh) 一种用于外延工艺的光刻对准方法
CN101982880A (zh) 一种套准测量图形
TWI547918B (zh) 面板裝置及其檢測方法
US9134628B2 (en) Overlay mark and application thereof
CN103676464B (zh) 建模用光刻图形及其量测方法
CN204102865U (zh) 一种对准测量结构
US6489067B2 (en) Reticle for manufacturing semiconductor integrated circuit
US7541121B2 (en) Calibration of optical line shortening measurements
KR20180033971A (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
US6636312B1 (en) Multi-pitch vernier for checking alignment accuracy
CN105988299B (zh) 一种掩膜板及扫描曝光机台焦距的监测方法
CN200983364Y (zh) 一种集成电路制造中提高对准精度的测试结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110302