CN104810312B - 栅极层上的对位标记的制作方法 - Google Patents

栅极层上的对位标记的制作方法 Download PDF

Info

Publication number
CN104810312B
CN104810312B CN201510263823.8A CN201510263823A CN104810312B CN 104810312 B CN104810312 B CN 104810312B CN 201510263823 A CN201510263823 A CN 201510263823A CN 104810312 B CN104810312 B CN 104810312B
Authority
CN
China
Prior art keywords
alignment mark
group
grid layer
grid
light shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510263823.8A
Other languages
English (en)
Other versions
CN104810312A (zh
Inventor
付延峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510263823.8A priority Critical patent/CN104810312B/zh
Publication of CN104810312A publication Critical patent/CN104810312A/zh
Application granted granted Critical
Publication of CN104810312B publication Critical patent/CN104810312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种栅极层上的对位标记的制作方法，通过在栅极层的光罩上设计两组栅极层对位标记，正常制程中只曝光形成第一组栅极层对位标记用于后制程的对位曝光，当栅极铜膜需要重工时，则同时曝光形成两组栅极层对位标记，再次形成的第一组栅极层对位标记旁具有印记，而第二组栅极层对位标记旁无印记，在后制程中采用第二组对位标记进行对位曝光，从而不影响后制程的对位曝光。

Description

栅极层上的对位标记的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极层上的对位标记的制作方法。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting Diode，OLED)等平板显示器已经逐步取代CRT显示器，广泛的应用于液晶电视、手机、个人数字助理、数字相机、计算机屏幕或笔记本电脑屏幕等。
显示面板是LCD、OLED的重要组成部分。不论是LCD的显示面板，还是OLED的显示面板，通常都具有一薄膜晶体管(Thin Film Transistor，TFT)阵列基板。以LCD的显示面板为例，其主要是由一TFT阵列基板、一彩色滤光片基板(Color Filter，CF)、以及配置于两基板间的液晶层(Liquid Crystal Layer)所构成，其工作原理是通过在TFT阵列基板与CF基板上施加驱动电压来控制液晶层中液晶分子的旋转，将背光模组的光线折射出来产生画面。
在半导体工艺的领域之中，光刻工艺已经是制作过程中不可或缺的步骤之一；如业界所公知的，光刻过程包括下列的几个步骤：在基板上方涂布光阻，利用光罩对基板上的光阻进行曝光以定义电子产品对应的电路图案，如此才能够对光阻下的基板进行接下来的蚀刻过程，以形成所需的电路图案，以TFT阵列基板作为例子来说，就需要通过多道光罩来进行光刻以形成层叠结构。当前常用的TFT阵列设计中，就有五道光罩必须进行光刻，来分别完成栅极层(gate electrode，GE)，半导体(semiconductor，SE)，源极/漏极层(source/drain，S/D)，接触层(contact hole，CH)，像素电极层(pixel electrode，PE)五个不同层的电路图案。
如业界所公知的，在执行前述的曝光过程之前，光罩必须先正确地对准基板，如此才能够使电路图案很准确地投影到基板上，而对位标记便是用来支持前述光罩与基板之间的对准操作。一般来说，前述对应栅极层(第一层)的光罩，不但具有电子产品所对应的电路图案，还具有预先定义好的对位标记(Mark)，因此当执行栅极层的曝光操作时，对位标记便会同时经由栅极层的光罩形成于基板之上；而之后的多个光罩(譬如前述对应半导体层、源极/漏极层、接触层、像素电极层的各个光罩)上也已具有预先定义好的对位标记，因此在执行半导体层、源极/漏极层、接触层、像素电极层的曝光操作之前，利用光罩上面的对位标记去对准先前形成于基板上面的对位标记，如此便可确保曝光操作的精确度。
由于铜(Cu)材料导电率较佳，目前大尺寸TFT-LCD的制作逐渐导入Cu制程，即栅极，源/漏极均采用Cu材料制作。而在Cu制程的蚀刻过程中，目前常用的蚀刻液是由氢氟酸(HF)和双氧水(H2O2)混合配比而成。
当用于形成栅极的Cu制程需要重工(Rework)时，首先需要将先前形成于基板上的作为栅极层的铜膜蚀刻掉，同时蚀刻液中的HF也会蚀刻到玻璃材料的基板(主要成分为SiO2)而使其带有图形印记，然后再在基板上沉积铜膜并图案化以重新得到栅极及对位标记，由于两次图案化时的曝光位置不可能完全重叠，如附图1所示的，第二次制作的图形200旁边会伴有因Rework而留下的图形印记，形成重影，其中，第二次形成的对位标记210旁边会伴有第一次形成的对位标记的印记110。
那么，在之后的曝光过程中曝光机在抓对位标记210时，因受到对位标记210旁边的印记110的影响，会报警提示不能正常对位。因此，Cu制程并不能正常执行Rework，造成产品良率损失。
因此，急需一种方法能够实现用于形成栅极的铜制程正常执行Rework，而不影响后面制程进行对位曝光。
发明内容
本发明的目的在于提供一种栅极层上的对位标记的制作方法，该方法通过在栅极层的光罩上设计两组栅极层对位标记，使得栅极铜膜重工后不影响后制程的对位曝光。
为实现上述目的，本发明提供一种栅极层上的对位标记的制作方法，其特征在于，包括如下步骤：
步骤1、提供基板；
步骤2、在所述基板上沉积金属层，将该金属层定义为栅极层；
步骤3、提供对应于所述栅极层的光罩，所述光罩上设有第一组对位标记及第二组对位标记，利用遮光板遮住第二组对位标记，应用所述光罩在栅极层上形成相应的栅极及第一组栅极层对位标记。
还包括：
步骤4、检验测得步骤3制得的产品不良；
步骤5、将经过步骤3后的金属层蚀刻掉，步骤3中形成的第一组栅极层对位标记在基板上留有印记，重新在所述基板上沉积金属层，将该金属层定义为栅极层；
步骤6、不遮住所述光罩上的第二组对位标记，应用所述光罩在栅极层上形成相应的栅极、第三组栅极层对位标记、及第二组栅极层对位标记。
所述步骤1中，所述基板为玻璃板。
所述步骤2中，所述金属层为铜层。
所述步骤5中，所述金属层为铜层。
所述光罩上的第一组对位标记与所述第二组对位标记的形状相同。
所述光罩上的第一组对位标记与所述第二组对位标记均为十字形。
所述光罩上的第一组对位标记与所述第二组对位标记均为矩形。
所述光罩上的第二组对位标记与所述第一组对位标记相邻、不相交。
本发明的有益效果：本发明提供的栅极层上的对位标记的制作方法通过在栅极层的光罩上设计两组栅极层对位标记，正常制程中只曝光形成第一组栅极层对位标记，当栅极铜膜需要重工时，则同时曝光形成两组栅极层对位标记，再次形成的第三组栅极层对位标记旁具有印记，而第二组栅极层对位标记旁无印记，在后制程中采用第二组对位标记进行对位曝光，从而不影响后制程的对位曝光。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为一种现有经过重工后的栅极层对位标记的示意图；
图2为本发明栅极层上的对位标记的制作方法的步骤3中形成栅极层对位标记的示意图；
图3为本发明栅极层上的对位标记的制作方法的步骤6中形成栅极层对位标记的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
本发明提供一种栅极层上的对位标记的制作方法，包括如下步骤：
步骤1、提供基板；
具体地，所述基板为玻璃板。
步骤2、在所述基板上沉积金属层，将该金属层定义为栅极层；
具体地，所述金属层为铜层。
步骤3、提供对应于所述栅极层的光罩，所述光罩上设有第一组对位标记及第二组对位标记，如图2所示，利用遮光板30遮住第二组对位标记，应用所述光罩在栅极层上形成相应的栅极及第一组栅极层对位标记11；
步骤4、检测步骤3制得的产品是否良好，若产品良好，则在TFT阵列的后制程中采用对位标记11进行对位曝光；若产品不良，需要重工时，则进行以下步骤5-6，重新形成栅极层上的对位标记；
步骤5、将经过步骤3后的金属层蚀刻掉，步骤3中形成的第一组栅极层对位标记11在基板上留有印记11’，并重新在所述基板上沉积金属层，将该金属层定义为栅极层；
具体地，所述金属层为铜层。
步骤6、如图3所示，不遮住所述光罩上的第二组对位标记，应用所述光罩在栅极层上形成相应的栅极、第三组栅极层对位标记21、及第二组栅极层对位标记22；
具体地，所述光罩上的第一组对位标记与所述第二组对位标记的形状相同，均为十字形或矩形，且所述第二组对位标记与所述第一组对位标记相邻、不相交，因此，步骤6中所形成的第三组栅极层对位标记21、及第二组栅极层对位标记22均为十字形或矩形，且相邻不相交。
此时，步骤6中第三组栅极层对位标记21旁边具有步骤3中形成的第一组栅极层对位标记11在基板上留下的印记11’，而第二组栅极层对位标记22旁边无印记，故在TFT阵列的制作过程中，栅极铜膜需要重工时，采用步骤6中所形成的第二组极层对位标记22行进后制程的对位曝光，从而使得栅极铜膜重工后不影响后制程的对位曝光。
若该步骤6制备的产品依然不良，则将该产品报废，重新提供一基板，并进行步骤2-3。
本发明提供的栅极层上的对位标记的制作方法，通过在栅极层的光罩上设计两组栅极层对位标记，正常制程中只曝光形成第一组栅极层对位标记，当栅极铜膜需要重工时，则同时曝光形成两组栅极层对位标记，再次形成的第三组栅极层对位标记旁具有印记，而第二组栅极层对位标记旁无印记，在后制程中采用第二组对位标记进行对位曝光，从而不影响后制程的对位曝光。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (5)

1.一种栅极层上的对位标记的制作方法，其特征在于，包括如下步骤：
步骤1、提供基板；
步骤2、在所述基板上沉积金属层，将该金属层定义为栅极层；
步骤3、提供对应于所述栅极层的光罩，所述光罩上设有第一组对位标记及第二组对位标记，利用遮光板遮住第二组对位标记，应用所述光罩在栅极层上形成相应的栅极及第一组栅极层对位标记(11)；
步骤4、检验测得所述步骤3制得的产品不良；
步骤5、将经过步骤3后的金属层蚀刻掉，步骤3中形成的第一组栅极层对位标记(11)在基板上留有印记(11’)，重新在所述基板上沉积金属层，将该金属层定义为栅极层；
步骤6、不遮住所述光罩上的第二组对位标记，应用所述光罩在栅极层上形成相应的栅极、第三组栅极层对位标记(21)、及第二组栅极层对位标记(22)；
所述步骤1中，所述基板为玻璃板；
所述步骤2中，所述金属层为铜层；
所述步骤5中，所述重新在所述基板上沉积的金属层为铜层；
所述步骤5中，蚀刻液是由氢氟酸(HF)和双氧水(H2O2)混合配比而成。
2.如权利要求1所述的栅极层上的对位标记的制作方法，其特征在于，所述光罩上的第一组对位标记与所述第二组对位标记的形状相同。
3.如权利要求1所述的栅极层上的对位标记的制作方法，其特征在于，所述光罩上的第一组对位标记与所述第二组对位标记均为十字形。
4.如权利要求1所述的栅极层上的对位标记的制作方法，其特征在于，所述光罩上的第一组对位标记与所述第二组对位标记均为矩形。
5.如权利要求1所述的栅极层上的对位标记的制作方法，其特征在于，所述光罩上的第二组对位标记与所述第一组对位标记相邻、不相交。
CN201510263823.8A 2015-05-21 2015-05-21 栅极层上的对位标记的制作方法 Active CN104810312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510263823.8A CN104810312B (zh) 2015-05-21 2015-05-21 栅极层上的对位标记的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510263823.8A CN104810312B (zh) 2015-05-21 2015-05-21 栅极层上的对位标记的制作方法

Publications (2)

Publication Number Publication Date
CN104810312A CN104810312A (zh) 2015-07-29
CN104810312B true CN104810312B (zh) 2017-12-29

Family

ID=53695035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510263823.8A Active CN104810312B (zh) 2015-05-21 2015-05-21 栅极层上的对位标记的制作方法

Country Status (1)

Country Link
CN (1) CN104810312B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105549320A (zh) * 2016-01-05 2016-05-04 京东方科技集团股份有限公司 一种对位标记结构、掩模板、基板以及对位方法
CN109830191B (zh) * 2019-04-24 2019-08-02 南京中电熊猫平板显示科技有限公司 一种像素结构以及微发光二极管的转移方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114215A (en) * 1998-07-06 2000-09-05 Lsi Logic Corporation Generating non-planar topology on the surface of planar and near-planar substrates
US8164753B2 (en) * 2009-06-05 2012-04-24 Nanya Technology Corp. Alignment mark arrangement and alignment mark structure
KR101400953B1 (ko) * 2012-09-04 2014-07-01 주식회사 이엔에프테크놀로지 구리와 몰리브덴 합금막의 식각액 조성물
CN103199084B (zh) * 2013-03-08 2015-10-14 京东方科技集团股份有限公司 基板对位标记、基板及基板对位标记的制作方法
CN103412428B (zh) * 2013-07-24 2016-01-27 北京京东方光电科技有限公司 一种对位系统

Also Published As

Publication number Publication date
CN104810312A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
US9570473B2 (en) Array substrate, manufacturing method thereof and display device
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
US11386837B2 (en) Display substrate and manufacturing method thereof, and display apparatus
US12074222B2 (en) Array substrate, display device and fabrication method
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
US20160233247A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Device
US9530807B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
US9470973B2 (en) Designing and manufacturing methods of TFT LCD array positioning mark
US20190043898A1 (en) Array substrate motherboard, method for manufacturing the same, and display device
CN105974620A (zh) 一种基板的制作方法及基板、显示装置
US9219088B2 (en) Array substrate, manufacturing method thereof, and display device
US10243010B2 (en) Semiconductor substrate and display device
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
US9933652B2 (en) Color filter array substrate and manufacturing method thereof, and display device
CN106024705B (zh) Tft基板的制作方法
CN103534643A (zh) 液晶显示装置以及其制造方法
US10134769B2 (en) Array substrate, method for manufacturing thereof, and display device
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
CN104810312B (zh) 栅极层上的对位标记的制作方法
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
US9905591B2 (en) Array substrate comprising separating region and manfacturing method thereof,display apparatus
US20210191211A1 (en) Display substrate and manufacturing method thereof, display panel and display device
CN102411227A (zh) 薄膜晶体管阵列基板、液晶显示器及其制作方法
CN104900572B (zh) 栅极层上的对位标记的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant