JP3591872B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3591872B2 JP3591872B2 JP11794594A JP11794594A JP3591872B2 JP 3591872 B2 JP3591872 B2 JP 3591872B2 JP 11794594 A JP11794594 A JP 11794594A JP 11794594 A JP11794594 A JP 11794594A JP 3591872 B2 JP3591872 B2 JP 3591872B2
- Authority
- JP
- Japan
- Prior art keywords
- index
- semiconductor device
- present
- wiring
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、複数の半導体素子を一次元又は二次元に配列した半導体装置に関し、特に複数の画素を有する半導体装置に関する。
【０００３】
【従来の技術】
複数の素子を一次元又は二次元に配列し、同一パターンが複数個並んだ半導体装置には、光電変換装置、液晶表示装置、半導体メモリ装置等がある。このような半導体装置の一例として、以下に光電変換装置であるＸＹアドレス型エリアセンサについて説明する。
【０００４】
図９は、従来の一般的なＸＹアドレス型エリアセンサの概略的回路構成図である。図９において、３１は光電変換素子、３２は水平走査回路、３３は垂直走査回路、３４は垂直出力線、３５は水平駆動線である。
【０００５】
図１０は、図９に示した光電変換素子３１の回路図であり、ＸＹ方向に複数個配列される。このような光電変換素子がそれぞれ画素として多数配列され、総合の画素数で数万画素〜数百万画素のものが実現されている。
【０００６】
図１１は、図１０の点線Ａ内の部分の拡大図である。図１１において、３６は電源ラインであるＡＬ２層配線、３７は配線であるＡＬ１配線、３８はＡＬ１とＡＬ２を接続するスルーホール（ＴＨ）、３９はＡＬ１と基板を接続するコンタクト（ＣＮＴ）である。Ｓ１１，Ｓ１２，Ｓ１３…は光電変換素子を表している。電源ライン３６に電位を与えることにより、ＴＨ３８，ＡＬ１層配線３７、ＣＮＴ３９を通して基板に電位を与えている。
【０００７】
また図１６は、半導体ウェハの搬送装置の概略構造と動作を説明するための図であり、（ａ）は側面図、（ｂ）は上面図である。図１６において、１０５はウェハであり、１０１はウェハチャックヘッドである。このような搬送装置は、従来、縦型拡散炉、ＣＶＤ装置等の半導体製造装置のウェハ搬送系に多く用いられ、制御座標系（運動系）がγ，θ，Ｚの３つに限定される点からロボットアーム等の搬送系に比べ、構造、制御が簡単となる利点がある。
【０００８】
また、図１７は、従来の複数のウェハキャリアを有するウェハ搬送装置の概略構造を示す図であり、（ａ）は側面図であり、（ｂ）は上面図である。図において、１０１はウェハチャックヘッド、１０２はウェハキャリア、１０３は上側ウェハキャリア台、１０４は下側ウェハキャリア台、１０５はウェハである。
【０００９】
通常、酸化、拡散、成膜工程は、５０〜１００枚のウェハをバッチ処理で行う。例えば２５枚入りのキャリアであれば、複数個（４〜６）のキャリアが必要となる為、上下２〜３段のキャリアを重ねて設置される。
【００１０】
また、ウェハキャリアをセットする場合、２つのキャリアが重なっていると、下側のウェハキャリアを取出す事が難しいので、通常スイングアームにより移動する形となっている。
【００１１】
図１８は、このようなスイングアームによるキャリアの移動を説明するための図であり、概略上面図である。図１８において、下側ウェハキャリア台１０４は下側スイングアーム１０７によって、ウェハチャックヘッド１０１の位置に移動され、同様に上側キャリア台１０３も上側スイングアーム１０６により同様に移動される。
【００１２】
また、図１８に示すＡ−Ａ′から上側は、パーティクル等の汚染を防ぐ為に、半導体製造装置の内部に納まる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来例で説明したような多数の半導体素子を配列した半導体装置では、そのパターンも同一であることが多いため、一部の素子に不良が発生した場合、欠陥素子のアドレス特定が困難となり、不良解析に大きな支障をきたすという問題があった。
【００１４】
また、図１８に説明したようなウェハ搬送装置を有する半導体製造装置において、ウェハキャリアのセットは半導体製造装置の外（図１８のＡ−Ａ′から下側）で行われるが、その際、スイングアーム複数個が外に出た状態であると、一番上のウェハキャリアをセット又は、取りはずすと、下のウェハキャリア上にパーティクルが落下するという問題があった。
【００１５】
［発明の目的］
本発明の目的は、複数の半導体素子を配列した半導体装置において、特定の半導体素子の位置を容易に知ることのできる半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、前述した課題を解決するための手段として、
複数の素子を一次元又は二次元に複数個配列させた半導体装置において、
前記複数個配列させた素子と前記複数の素子を走査する回路の間の半導体層上に、前記素子のチップ内の位置を特定するための指標を水平方向、垂直方向の少なくとも一方向に設けたことを特徴とする半導体装置を提供するものである。
【００１８】
また、前記チップ内の位置を特定するための指標が、配線材料で形成され、配線としての機能を有していてもよい。
【００１９】
また、前記指標は、形状の異なるスルーホールであることを特徴とし、
また、前記指標は、形状の異なるコンタクト部分であることを特徴とし、
また、前記指標は、特定の位置でスルーホール及び／又はコンタクト部分を形成しないことで、該指標とすることを特徴とする半導体装置でもある。
【００２０】
また、前記素子は画素であり、前記半導体装置は液晶表示装置であることを特徴とする半導体装置であっても良い。
【００２３】
【作用】
本発明によれば、複数個配列した半導体素子の外側にアドレスを特定できる指標を設けることにより、欠陥画素等の位置の特定を正確にかつ短時間に行うことができる。
【００２５】
【実施例】
〔実施例１〕
図１に本発明の第１実施例の光電変換装置の平面パターン図を示す。
【００２６】
同図において、３１は画素、３２は水平走査回路、３３は垂直走査回路、３４は垂直出力線であるＡＬ１層配線、３５は水平駆動線であるポリＳｉ又はシリサイド配線、３６は電源ラインであるＡＬ２層配線、３７はＡＬ１層配線、３８は電源ライン３６とＡＬ１層配線３７を接続するスルーホール（ＴＨ）、３９はＡＬ１層配線と基板Ｓｉを接続するコンタクト（ＣＮＴ）である。電源ライン３６の電位はＴＨ３８、ＡＬ１層配線３７、ＣＮＴ３９を通して基板に電位を与えている。
【００２７】
垂直走査回路３３の走査により、各列の信号が水平走査回路３２に転送され、その後、水平走査回路３２の走査により信号は順次出力される。
【００２８】
本実施例では、水平、垂直とも第１０ｎライン（ｎ＝１，２，３…）と第１００ｍライン（ｍ＝１，２，３…）のアドレスに位置する電源ラインと基板を接続するための配線層（ＡＬ１層３７、ＴＨ３８、ＣＮＴ３９）のパターンを変えることにより、各画素の位置を示す指標とした。ＴＨ３８とＣＮＴ３９は基板電位を取るための目的であるので、サイズや形状を変えても、素子の特性には影響をおよぼさない。
【００２９】
又、従来用いられているＴＨ工程、ＣＮＴ工程のみの変化であるので、チップサイズの増大は全くない。
【００３０】
本実施例では従来配線層として用いていた層をアドレスを識別できるパターンにして指標としても用いることにより、チップサイズやコスト、プロセス変更を伴わずに不良解析が容易になる光電変換装置を実現できる。
【００３１】
本実施例において、アドレス指標を１０ｎライン、１００ｍライン（ｎ，ｍ＝１，２，３…）に形成したが、５ｎライン（５ライン毎）や５０ｎライン（５０ライン毎）などに変えられることは明らかである。
【００３２】
又、ＣＮＴ、ＴＨの変更ではなく、ＣＮＴのみ、ＴＨのみ、あるいはＡＬ１などの配線パターンの変更でも同様の効果を得ることができるのは明らかである。
【００３３】
〔実施例２〕
図２に本発明の第２実施例を示す。同図において第１実施例と同一箇所には同一番号を付け、説明は省略する。
【００３４】
第１実施例においては、アドレス指標は配線としての機能を兼ね供えていたが、本実施例では、ＴＨ３８とコンタクト３９の形状を１０ｎライン、１００ｍラインで変化させ、アドレス機能だけ持たせてある。
【００３５】
本実施例ではＡＬ１層配線を用いて、アドレス指標を形成した。本実施例においても、従来よりも正確にかつ短時間に画素のアドレス特定を行うことができる。
【００３６】
〔実施例３〕
図３に本発明の第３実施例を示す。実施例１，２ではパターンによりアドレス指標としていたが、本実施例では、数字によるパターンを形成したことを特徴とする。
【００３７】
図３において、１０は「１」［０」を示すパターンとすることにより、数字「１０」として第１０番画素でのアドレス指標とした。同様に１１は「１」「０」「０」をパターンで模すことにより第１００番画素でのアドレス指標とした。当然のことながら、任意のアドレスに数字パターンを入れられることは明らかである。
【００３８】
本実施例の様に、アドレス指標に数字パターンを設けることにより、より明確にアドレス特定が可能となる。
【００３９】
〔実施例４〕
図４に本発明の第４実施例を示す。第１実施例、第２実施例とも配線パターンを変えることにより、アドレス機能を持たせていたが、本実施例においてはパターンを無くすことによりアドレス指標としたことが特徴である。
【００４０】
図４において第１０ｎライン（ｎ＝１，２…）の電源と基板を接続するパターン３７、３８、３９を抜いている。本実施例の方法でも画素のアドレス特定を行うことができる。
【００４１】
〔実施例５〕
図５〜７に本発明の第５実施例を示す。本実施例ではＸＹマトリクス型の液晶表示装置に応用した例を示す。
【００４２】
図５は、本実施例の概略的回路構成図である。同図において、１１は表示画素、１２は水平走査回路、１３は垂直走査回路、１４は信号線、１５はゲート線である。
【００４３】
図６は、表示画素１１の等価回路図を示す。同図において１６は負荷容量、１７は液晶容量である。垂直走査回路１３、水平走査回路１２の駆動により、各画素の負荷容量１６、液晶容量１７に信号電圧が書き込まれる。
【００４４】
図７は、図６において点線Ｂ内の部分の拡大図を示す。同図において、１８はアドレス指標であるＡＬ１、１９は液晶容量へ接地電位を与えるためのＧＮＤ配線であるＡＬ１配線、２０は液晶電極とＧＮＤ配線１９を接続するためのＴＨ、２１は信号線であるポリＳｉ配線、２２はＡＬ１配線１４とポリＳｉ配線２１を接続するＣＮＴである。
【００４５】
本実施例では、ＡＬ１配線層を用いて１０画素毎と１００画素毎に指標を入れたことが特徴である。
【００４６】
本実施例により、液晶表示装置における画素欠陥の特定が従来よりも正確にかつ短時間に行えるようになった。
【００４７】
〔実施例６〕
図８に本発明の第６実施例を示す。本実施例も実施例５と同じく液晶表示装置に応用した例を示す。実施例５では、ＡＬ１配線を用いてアドレス指標としていたが、本実施例では液晶電極とＧＮＤ配線１９との接続のためのＴＨ２０の形を変えることにより、アドレス指標としたことを特徴とする。
【００４８】
本実施例では１０画素毎（１０ｎ，ｎ＝１，２，３…）にＴＨ２０を２個、１００画素毎（１００ｍ，ｍ＝１，２，３…）にＴＨ２０を３個入れて、アドレス指標としている。本実施例においても、欠陥画素アドレス特定が正確にかつ短時間に行えるようになった。
【００４９】
又、１０画素毎、１０画素毎に限定されず、任意のアドレスに任意の指標の数を入れられるのは明らかである。
【００５０】
［実施例７］
図１９に本発明の第７実施例の液晶表示装置の平面図を示す。本実施例においては、チップの外観検査の高速化、高精度化のために各行、各列の全てにアドレス指標１８を設けたことを特徴とする。
【００５１】
本実施例では、目視検査対応のために、指標１８は数字としている。
【００５２】
検査方法の例としては、出荷検査時などにおいて、顕微鏡で外観の検査を行い、図２０に示す異物３０やパターン不良を発見した場合、その不良画素の水平列や垂直列のアドレス指標を読み、検査シートに記入すれば良い。従来と違って正確にアドレスが特定できるため、テスターの電気的な不良結果との対応が正確にできる様になった。
【００５３】
［実施例８］
図２１に本発明の第８実施例の液晶表示装置の平面図を示す。本実施例においては、アドレス指標１８を各行、各列の全てに設け、またアドレス指標１８をバーコード状に形成したことを特徴とする。
【００５４】
本実施例では、画像認識装置を用いて検査を行うのに適した構造となっている。図２２に検査のフローチャート、図２３に検査システムの構成図を示す。
【００５５】
本システムにおいて、液晶表示装置の表示素子の画像データを図２３に示す画像入力装置により取り込み、画像処理装置において、メモリに記憶された正常表示画素の画像データとの比較を行い、異物又は欠陥等の異常箇所の有無判定、及び異物等のサイズ判定を行う。これにより、例えば異物と判定された場合は、制御コンピュータによりＸ方向、Ｙ方向にスキャンを行い、バーコード状のアドレス指標１８の読み込みを行い、このアドレスを記録装置に記憶する。
【００５６】
本実施例のように異物等の判定の自動化を行い、アドレス指標を設けた液晶表示装置にすることにより、欠陥判定の高速化、高精度化が達成できる。
【００５７】
なお、本実施例では、アドレス指標１８としてはバーコード形状のものを用いたが、画像認識装置で認識可能な指標であれば、これに限ることはない。
【００５８】
〔実施例９〕
図１２は、本発明のウェハ搬送装置の特徴を最もよく表わす側面概略図であり、図１２において、１０１はウェハ搬送装置、１０２はウェハキャリア、１０３は上側のウェハキャリア台、１０４は下側のウェハキャリア台、１０５はウェハである。
【００５９】
図１３は、図１２を上から見た様子を表わしている。図１３において、１０６は上側のウェハキャリア台を支持するスイングアーム、１０７は下側のウェハキャリア台を支持するスイングアームである。
【００６０】
図１２，１３において、Ａ−Ａ’の点線は半導体製造装置の内側か外側かを示す境界線であり、本実施例では、上下２つのスイングアームが、ウェハセット位置となる、装置の外に出て、上下に重なる位置にならないように制御されることがポイントである。
【００６１】
図１４は、図１２，１３に示したようなウェハ搬送装置を実現するためのブロックダイアグラムである。図１４において、１０８はＭＰＵ（マイクロプロセッサー）であり、１０９はスイングアーム駆動モータ、１１０はスイングアームの位置を検知するセンサーである。１１１はスイングアームをＩＮ（半導体製造装置内に移動）、ＯＵＴ（半導体製造装置外に移動）する為のスイッチである。ＭＰＵ１０８はセンサー１１０とスイッチ１１１からの信号を処理した後、モータ１０９へＩＮ，ＯＵＴの信号を送る。
【００６２】
その際、図１４で４個ある１１０のセンサーのうち、どれか１個でも、スイングアームがＯＵＴの状態であることを検知した場合は、たとえ１１１のスイッチが押されたとしても、他のスイングアームはＯＵＴしない様にＭＰＵ１０８により制御される。
【００６３】
また、ウェハキャリアを支持するスイングアームが、半導体製造装置に対して内側方向と外側方向の逆方向の動作に限り、２つ同時に動作可能となるような制御も、同様にＭＰＵに接続するメモリ（不図示）にプログラムしておくことにより、容易に実現できる。
【００６４】
本実施例では、スイングアームで移動されるウェハキャリアが、装置外のウェハセット位置で上下に重なって位置することがなくなるため、ウェハの出し入れを行なっても、落下する汚染物質による他のウェハの汚染は防止できる。
【００６５】
〔実施例１０〕
図１２〜１４に示した実施例ではスイングアームが２つ以上同時にＯＵＴ状態にならないように、ＭＰＵにより電気的に制御されていたが、図１５に示す様に機械的に制御する事も可能である。図１５（ａ）は本実施例の構成を示す側面概略図であり、（ｂ）は上面概略図である。
【００６６】
図１５において、１０６，１０７は上下のウェハキャリア台を支えるスイングアームであり、１０９は１０６，１０７を駆動するモータである。３０１は１０６，１０７の動作を制限する円柱であり、１０６，１０７に対応する高さに切り込み（４０１〜４０３）がそれぞれ異なる向きに入っている。３０１を回転させる事により動作可能となるスイングアームを選択できるが、同時に２つ以上のスイングアームが動作可能とはならない。
【００６７】
【発明の効果】
以上説明したように、配線層を用いて画素特定のアドレス指標を形成することにより、チップサイズや製造コストを上げずに、パッケージ組立て後でも、欠陥画素等の特定の半導体素子の位置の特定を正確にかつ短時間に行うことが可能となった。
【００６８】
また、説明したように、縦型拡散炉（ＣＶＤ装置）等の半導体製造装置において、ウェハキャリアをセットする際に、２つ以上のウェハキャリア台が同時にウェハキャリアをセットする場所（装置の外）に存在しない様に電気的に又は機械的に制御することにより、上側のウェハキャリアとウェハキャリア台が擦れる時に発生するパーティクル汚染を防ぐ効果がある。
【００６９】
これらの動作は人間が操作して行う事も可能であるが、操作ミスが考えられる為、装置側にこの機能を持たせる方がより確実で、操作も容易となる。
【図面の簡単な説明】
【図１】本発明の第１実施例の光電変換装置の平面図。
【図２】本発明の第２実施例の光電変換装置の平面図。
【図３】本発明の第３実施例の光電変換装置の平面図。
【図４】本発明の第４実施例の光電変換装置の平面図。
【図５】液晶表示装置の構成図。
【図６】液晶表示装置の画素の回路図。
【図７】本発明の第５実施例の液晶表示装置の平面図。
【図８】本発明の第６実施例の液晶表示装置の平面図。
【図９】従来の光電変換装置の構成図。
【図１０】従来の光電変換装置の画素の回路図。
【図１１】従来の光電変換装置の平面図。
【図１２】本発明を実施した縦型拡散炉の搬送系を示す側面概略図。
【図１３】図１２の平面図。
【図１４】図１２の搬送系を電気的に実現する為のブロックダイアグラム。
【図１５】図１２の搬送系を機械的に実現する実施例の構造図。
【図１６】通常用いられる搬送装置の概略構成図。
【図１７】図１６を更に具体的に示す装置の概略構成図。
【図１８】ウェハキャリアをのせる台の動作を示す平面図。
【図１９】本発明の第７実施例の液晶表示装置の平面図。
【図２０】本発明の第７実施例の液晶表示装置の平面図。
【図２１】本発明の第８実施例の液晶表示装置の平面図。
【図２２】本発明の第８実施例の検査動作のフローチャート。
【図２３】本発明の第８実施例の検査システムの構成図。
【符号の説明】
１０ アドレス指標
１１ アドレス指標
１１ 画素
１２ 水平走査回路
１３ 垂直走査回路
１４ 信号線
１５ ゲート線
１６ 負荷容量
１７ 液晶
１８ アドレス指標
１９ ＧＮＤライン
２０ スルーホール（ＴＨ）
２１ 信号線
２２ コンタクト（ＣＮＴ）
３１ 画素（半導体素子）
３２ 水平走査回路
３３ 垂直走査回路
３４ 垂直出力線
３５ 水平駆動線
３６ 電源ライン
３７ 配線
３８ スルーホール（ＴＨ）
３９ コンタクト（ＣＮＴ）
１０１ ウェハチャックヘッド
１０２ ウェハキャリア
１０３ 上側ウェハキャリア台
１０４ 下側ウェハキャリア台
１０５ ウェハ
１０６ 上側スイングアーム
１０７ 下側スイングアーム
１０８ 制御用ＭＰＵ
１０９ 駆動モータ
１１０ 位置センサ
１１１ 手動スイッチ
３０１ ウェハキャリア台選択用円柱
４０１，４０２，４０３ 切り込み
【産業上の利用分野】
本発明は、複数の半導体素子を一次元又は二次元に配列した半導体装置に関し、特に複数の画素を有する半導体装置に関する。
【０００３】
【従来の技術】
複数の素子を一次元又は二次元に配列し、同一パターンが複数個並んだ半導体装置には、光電変換装置、液晶表示装置、半導体メモリ装置等がある。このような半導体装置の一例として、以下に光電変換装置であるＸＹアドレス型エリアセンサについて説明する。
【０００４】
図９は、従来の一般的なＸＹアドレス型エリアセンサの概略的回路構成図である。図９において、３１は光電変換素子、３２は水平走査回路、３３は垂直走査回路、３４は垂直出力線、３５は水平駆動線である。
【０００５】
図１０は、図９に示した光電変換素子３１の回路図であり、ＸＹ方向に複数個配列される。このような光電変換素子がそれぞれ画素として多数配列され、総合の画素数で数万画素〜数百万画素のものが実現されている。
【０００６】
図１１は、図１０の点線Ａ内の部分の拡大図である。図１１において、３６は電源ラインであるＡＬ２層配線、３７は配線であるＡＬ１配線、３８はＡＬ１とＡＬ２を接続するスルーホール（ＴＨ）、３９はＡＬ１と基板を接続するコンタクト（ＣＮＴ）である。Ｓ１１，Ｓ１２，Ｓ１３…は光電変換素子を表している。電源ライン３６に電位を与えることにより、ＴＨ３８，ＡＬ１層配線３７、ＣＮＴ３９を通して基板に電位を与えている。
【０００７】
また図１６は、半導体ウェハの搬送装置の概略構造と動作を説明するための図であり、（ａ）は側面図、（ｂ）は上面図である。図１６において、１０５はウェハであり、１０１はウェハチャックヘッドである。このような搬送装置は、従来、縦型拡散炉、ＣＶＤ装置等の半導体製造装置のウェハ搬送系に多く用いられ、制御座標系（運動系）がγ，θ，Ｚの３つに限定される点からロボットアーム等の搬送系に比べ、構造、制御が簡単となる利点がある。
【０００８】
また、図１７は、従来の複数のウェハキャリアを有するウェハ搬送装置の概略構造を示す図であり、（ａ）は側面図であり、（ｂ）は上面図である。図において、１０１はウェハチャックヘッド、１０２はウェハキャリア、１０３は上側ウェハキャリア台、１０４は下側ウェハキャリア台、１０５はウェハである。
【０００９】
通常、酸化、拡散、成膜工程は、５０〜１００枚のウェハをバッチ処理で行う。例えば２５枚入りのキャリアであれば、複数個（４〜６）のキャリアが必要となる為、上下２〜３段のキャリアを重ねて設置される。
【００１０】
また、ウェハキャリアをセットする場合、２つのキャリアが重なっていると、下側のウェハキャリアを取出す事が難しいので、通常スイングアームにより移動する形となっている。
【００１１】
図１８は、このようなスイングアームによるキャリアの移動を説明するための図であり、概略上面図である。図１８において、下側ウェハキャリア台１０４は下側スイングアーム１０７によって、ウェハチャックヘッド１０１の位置に移動され、同様に上側キャリア台１０３も上側スイングアーム１０６により同様に移動される。
【００１２】
また、図１８に示すＡ−Ａ′から上側は、パーティクル等の汚染を防ぐ為に、半導体製造装置の内部に納まる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来例で説明したような多数の半導体素子を配列した半導体装置では、そのパターンも同一であることが多いため、一部の素子に不良が発生した場合、欠陥素子のアドレス特定が困難となり、不良解析に大きな支障をきたすという問題があった。
【００１４】
また、図１８に説明したようなウェハ搬送装置を有する半導体製造装置において、ウェハキャリアのセットは半導体製造装置の外（図１８のＡ−Ａ′から下側）で行われるが、その際、スイングアーム複数個が外に出た状態であると、一番上のウェハキャリアをセット又は、取りはずすと、下のウェハキャリア上にパーティクルが落下するという問題があった。
【００１５】
［発明の目的］
本発明の目的は、複数の半導体素子を配列した半導体装置において、特定の半導体素子の位置を容易に知ることのできる半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、前述した課題を解決するための手段として、
複数の素子を一次元又は二次元に複数個配列させた半導体装置において、
前記複数個配列させた素子と前記複数の素子を走査する回路の間の半導体層上に、前記素子のチップ内の位置を特定するための指標を水平方向、垂直方向の少なくとも一方向に設けたことを特徴とする半導体装置を提供するものである。
【００１８】
また、前記チップ内の位置を特定するための指標が、配線材料で形成され、配線としての機能を有していてもよい。
【００１９】
また、前記指標は、形状の異なるスルーホールであることを特徴とし、
また、前記指標は、形状の異なるコンタクト部分であることを特徴とし、
また、前記指標は、特定の位置でスルーホール及び／又はコンタクト部分を形成しないことで、該指標とすることを特徴とする半導体装置でもある。
【００２０】
また、前記素子は画素であり、前記半導体装置は液晶表示装置であることを特徴とする半導体装置であっても良い。
【００２３】
【作用】
本発明によれば、複数個配列した半導体素子の外側にアドレスを特定できる指標を設けることにより、欠陥画素等の位置の特定を正確にかつ短時間に行うことができる。
【００２５】
【実施例】
〔実施例１〕
図１に本発明の第１実施例の光電変換装置の平面パターン図を示す。
【００２６】
同図において、３１は画素、３２は水平走査回路、３３は垂直走査回路、３４は垂直出力線であるＡＬ１層配線、３５は水平駆動線であるポリＳｉ又はシリサイド配線、３６は電源ラインであるＡＬ２層配線、３７はＡＬ１層配線、３８は電源ライン３６とＡＬ１層配線３７を接続するスルーホール（ＴＨ）、３９はＡＬ１層配線と基板Ｓｉを接続するコンタクト（ＣＮＴ）である。電源ライン３６の電位はＴＨ３８、ＡＬ１層配線３７、ＣＮＴ３９を通して基板に電位を与えている。
【００２７】
垂直走査回路３３の走査により、各列の信号が水平走査回路３２に転送され、その後、水平走査回路３２の走査により信号は順次出力される。
【００２８】
本実施例では、水平、垂直とも第１０ｎライン（ｎ＝１，２，３…）と第１００ｍライン（ｍ＝１，２，３…）のアドレスに位置する電源ラインと基板を接続するための配線層（ＡＬ１層３７、ＴＨ３８、ＣＮＴ３９）のパターンを変えることにより、各画素の位置を示す指標とした。ＴＨ３８とＣＮＴ３９は基板電位を取るための目的であるので、サイズや形状を変えても、素子の特性には影響をおよぼさない。
【００２９】
又、従来用いられているＴＨ工程、ＣＮＴ工程のみの変化であるので、チップサイズの増大は全くない。
【００３０】
本実施例では従来配線層として用いていた層をアドレスを識別できるパターンにして指標としても用いることにより、チップサイズやコスト、プロセス変更を伴わずに不良解析が容易になる光電変換装置を実現できる。
【００３１】
本実施例において、アドレス指標を１０ｎライン、１００ｍライン（ｎ，ｍ＝１，２，３…）に形成したが、５ｎライン（５ライン毎）や５０ｎライン（５０ライン毎）などに変えられることは明らかである。
【００３２】
又、ＣＮＴ、ＴＨの変更ではなく、ＣＮＴのみ、ＴＨのみ、あるいはＡＬ１などの配線パターンの変更でも同様の効果を得ることができるのは明らかである。
【００３３】
〔実施例２〕
図２に本発明の第２実施例を示す。同図において第１実施例と同一箇所には同一番号を付け、説明は省略する。
【００３４】
第１実施例においては、アドレス指標は配線としての機能を兼ね供えていたが、本実施例では、ＴＨ３８とコンタクト３９の形状を１０ｎライン、１００ｍラインで変化させ、アドレス機能だけ持たせてある。
【００３５】
本実施例ではＡＬ１層配線を用いて、アドレス指標を形成した。本実施例においても、従来よりも正確にかつ短時間に画素のアドレス特定を行うことができる。
【００３６】
〔実施例３〕
図３に本発明の第３実施例を示す。実施例１，２ではパターンによりアドレス指標としていたが、本実施例では、数字によるパターンを形成したことを特徴とする。
【００３７】
図３において、１０は「１」［０」を示すパターンとすることにより、数字「１０」として第１０番画素でのアドレス指標とした。同様に１１は「１」「０」「０」をパターンで模すことにより第１００番画素でのアドレス指標とした。当然のことながら、任意のアドレスに数字パターンを入れられることは明らかである。
【００３８】
本実施例の様に、アドレス指標に数字パターンを設けることにより、より明確にアドレス特定が可能となる。
【００３９】
〔実施例４〕
図４に本発明の第４実施例を示す。第１実施例、第２実施例とも配線パターンを変えることにより、アドレス機能を持たせていたが、本実施例においてはパターンを無くすことによりアドレス指標としたことが特徴である。
【００４０】
図４において第１０ｎライン（ｎ＝１，２…）の電源と基板を接続するパターン３７、３８、３９を抜いている。本実施例の方法でも画素のアドレス特定を行うことができる。
【００４１】
〔実施例５〕
図５〜７に本発明の第５実施例を示す。本実施例ではＸＹマトリクス型の液晶表示装置に応用した例を示す。
【００４２】
図５は、本実施例の概略的回路構成図である。同図において、１１は表示画素、１２は水平走査回路、１３は垂直走査回路、１４は信号線、１５はゲート線である。
【００４３】
図６は、表示画素１１の等価回路図を示す。同図において１６は負荷容量、１７は液晶容量である。垂直走査回路１３、水平走査回路１２の駆動により、各画素の負荷容量１６、液晶容量１７に信号電圧が書き込まれる。
【００４４】
図７は、図６において点線Ｂ内の部分の拡大図を示す。同図において、１８はアドレス指標であるＡＬ１、１９は液晶容量へ接地電位を与えるためのＧＮＤ配線であるＡＬ１配線、２０は液晶電極とＧＮＤ配線１９を接続するためのＴＨ、２１は信号線であるポリＳｉ配線、２２はＡＬ１配線１４とポリＳｉ配線２１を接続するＣＮＴである。
【００４５】
本実施例では、ＡＬ１配線層を用いて１０画素毎と１００画素毎に指標を入れたことが特徴である。
【００４６】
本実施例により、液晶表示装置における画素欠陥の特定が従来よりも正確にかつ短時間に行えるようになった。
【００４７】
〔実施例６〕
図８に本発明の第６実施例を示す。本実施例も実施例５と同じく液晶表示装置に応用した例を示す。実施例５では、ＡＬ１配線を用いてアドレス指標としていたが、本実施例では液晶電極とＧＮＤ配線１９との接続のためのＴＨ２０の形を変えることにより、アドレス指標としたことを特徴とする。
【００４８】
本実施例では１０画素毎（１０ｎ，ｎ＝１，２，３…）にＴＨ２０を２個、１００画素毎（１００ｍ，ｍ＝１，２，３…）にＴＨ２０を３個入れて、アドレス指標としている。本実施例においても、欠陥画素アドレス特定が正確にかつ短時間に行えるようになった。
【００４９】
又、１０画素毎、１０画素毎に限定されず、任意のアドレスに任意の指標の数を入れられるのは明らかである。
【００５０】
［実施例７］
図１９に本発明の第７実施例の液晶表示装置の平面図を示す。本実施例においては、チップの外観検査の高速化、高精度化のために各行、各列の全てにアドレス指標１８を設けたことを特徴とする。
【００５１】
本実施例では、目視検査対応のために、指標１８は数字としている。
【００５２】
検査方法の例としては、出荷検査時などにおいて、顕微鏡で外観の検査を行い、図２０に示す異物３０やパターン不良を発見した場合、その不良画素の水平列や垂直列のアドレス指標を読み、検査シートに記入すれば良い。従来と違って正確にアドレスが特定できるため、テスターの電気的な不良結果との対応が正確にできる様になった。
【００５３】
［実施例８］
図２１に本発明の第８実施例の液晶表示装置の平面図を示す。本実施例においては、アドレス指標１８を各行、各列の全てに設け、またアドレス指標１８をバーコード状に形成したことを特徴とする。
【００５４】
本実施例では、画像認識装置を用いて検査を行うのに適した構造となっている。図２２に検査のフローチャート、図２３に検査システムの構成図を示す。
【００５５】
本システムにおいて、液晶表示装置の表示素子の画像データを図２３に示す画像入力装置により取り込み、画像処理装置において、メモリに記憶された正常表示画素の画像データとの比較を行い、異物又は欠陥等の異常箇所の有無判定、及び異物等のサイズ判定を行う。これにより、例えば異物と判定された場合は、制御コンピュータによりＸ方向、Ｙ方向にスキャンを行い、バーコード状のアドレス指標１８の読み込みを行い、このアドレスを記録装置に記憶する。
【００５６】
本実施例のように異物等の判定の自動化を行い、アドレス指標を設けた液晶表示装置にすることにより、欠陥判定の高速化、高精度化が達成できる。
【００５７】
なお、本実施例では、アドレス指標１８としてはバーコード形状のものを用いたが、画像認識装置で認識可能な指標であれば、これに限ることはない。
【００５８】
〔実施例９〕
図１２は、本発明のウェハ搬送装置の特徴を最もよく表わす側面概略図であり、図１２において、１０１はウェハ搬送装置、１０２はウェハキャリア、１０３は上側のウェハキャリア台、１０４は下側のウェハキャリア台、１０５はウェハである。
【００５９】
図１３は、図１２を上から見た様子を表わしている。図１３において、１０６は上側のウェハキャリア台を支持するスイングアーム、１０７は下側のウェハキャリア台を支持するスイングアームである。
【００６０】
図１２，１３において、Ａ−Ａ’の点線は半導体製造装置の内側か外側かを示す境界線であり、本実施例では、上下２つのスイングアームが、ウェハセット位置となる、装置の外に出て、上下に重なる位置にならないように制御されることがポイントである。
【００６１】
図１４は、図１２，１３に示したようなウェハ搬送装置を実現するためのブロックダイアグラムである。図１４において、１０８はＭＰＵ（マイクロプロセッサー）であり、１０９はスイングアーム駆動モータ、１１０はスイングアームの位置を検知するセンサーである。１１１はスイングアームをＩＮ（半導体製造装置内に移動）、ＯＵＴ（半導体製造装置外に移動）する為のスイッチである。ＭＰＵ１０８はセンサー１１０とスイッチ１１１からの信号を処理した後、モータ１０９へＩＮ，ＯＵＴの信号を送る。
【００６２】
その際、図１４で４個ある１１０のセンサーのうち、どれか１個でも、スイングアームがＯＵＴの状態であることを検知した場合は、たとえ１１１のスイッチが押されたとしても、他のスイングアームはＯＵＴしない様にＭＰＵ１０８により制御される。
【００６３】
また、ウェハキャリアを支持するスイングアームが、半導体製造装置に対して内側方向と外側方向の逆方向の動作に限り、２つ同時に動作可能となるような制御も、同様にＭＰＵに接続するメモリ（不図示）にプログラムしておくことにより、容易に実現できる。
【００６４】
本実施例では、スイングアームで移動されるウェハキャリアが、装置外のウェハセット位置で上下に重なって位置することがなくなるため、ウェハの出し入れを行なっても、落下する汚染物質による他のウェハの汚染は防止できる。
【００６５】
〔実施例１０〕
図１２〜１４に示した実施例ではスイングアームが２つ以上同時にＯＵＴ状態にならないように、ＭＰＵにより電気的に制御されていたが、図１５に示す様に機械的に制御する事も可能である。図１５（ａ）は本実施例の構成を示す側面概略図であり、（ｂ）は上面概略図である。
【００６６】
図１５において、１０６，１０７は上下のウェハキャリア台を支えるスイングアームであり、１０９は１０６，１０７を駆動するモータである。３０１は１０６，１０７の動作を制限する円柱であり、１０６，１０７に対応する高さに切り込み（４０１〜４０３）がそれぞれ異なる向きに入っている。３０１を回転させる事により動作可能となるスイングアームを選択できるが、同時に２つ以上のスイングアームが動作可能とはならない。
【００６７】
【発明の効果】
以上説明したように、配線層を用いて画素特定のアドレス指標を形成することにより、チップサイズや製造コストを上げずに、パッケージ組立て後でも、欠陥画素等の特定の半導体素子の位置の特定を正確にかつ短時間に行うことが可能となった。
【００６８】
また、説明したように、縦型拡散炉（ＣＶＤ装置）等の半導体製造装置において、ウェハキャリアをセットする際に、２つ以上のウェハキャリア台が同時にウェハキャリアをセットする場所（装置の外）に存在しない様に電気的に又は機械的に制御することにより、上側のウェハキャリアとウェハキャリア台が擦れる時に発生するパーティクル汚染を防ぐ効果がある。
【００６９】
これらの動作は人間が操作して行う事も可能であるが、操作ミスが考えられる為、装置側にこの機能を持たせる方がより確実で、操作も容易となる。
【図面の簡単な説明】
【図１】本発明の第１実施例の光電変換装置の平面図。
【図２】本発明の第２実施例の光電変換装置の平面図。
【図３】本発明の第３実施例の光電変換装置の平面図。
【図４】本発明の第４実施例の光電変換装置の平面図。
【図５】液晶表示装置の構成図。
【図６】液晶表示装置の画素の回路図。
【図７】本発明の第５実施例の液晶表示装置の平面図。
【図８】本発明の第６実施例の液晶表示装置の平面図。
【図９】従来の光電変換装置の構成図。
【図１０】従来の光電変換装置の画素の回路図。
【図１１】従来の光電変換装置の平面図。
【図１２】本発明を実施した縦型拡散炉の搬送系を示す側面概略図。
【図１３】図１２の平面図。
【図１４】図１２の搬送系を電気的に実現する為のブロックダイアグラム。
【図１５】図１２の搬送系を機械的に実現する実施例の構造図。
【図１６】通常用いられる搬送装置の概略構成図。
【図１７】図１６を更に具体的に示す装置の概略構成図。
【図１８】ウェハキャリアをのせる台の動作を示す平面図。
【図１９】本発明の第７実施例の液晶表示装置の平面図。
【図２０】本発明の第７実施例の液晶表示装置の平面図。
【図２１】本発明の第８実施例の液晶表示装置の平面図。
【図２２】本発明の第８実施例の検査動作のフローチャート。
【図２３】本発明の第８実施例の検査システムの構成図。
【符号の説明】
１０ アドレス指標
１１ アドレス指標
１１ 画素
１２ 水平走査回路
１３ 垂直走査回路
１４ 信号線
１５ ゲート線
１６ 負荷容量
１７ 液晶
１８ アドレス指標
１９ ＧＮＤライン
２０ スルーホール（ＴＨ）
２１ 信号線
２２ コンタクト（ＣＮＴ）
３１ 画素（半導体素子）
３２ 水平走査回路
３３ 垂直走査回路
３４ 垂直出力線
３５ 水平駆動線
３６ 電源ライン
３７ 配線
３８ スルーホール（ＴＨ）
３９ コンタクト（ＣＮＴ）
１０１ ウェハチャックヘッド
１０２ ウェハキャリア
１０３ 上側ウェハキャリア台
１０４ 下側ウェハキャリア台
１０５ ウェハ
１０６ 上側スイングアーム
１０７ 下側スイングアーム
１０８ 制御用ＭＰＵ
１０９ 駆動モータ
１１０ 位置センサ
１１１ 手動スイッチ
３０１ ウェハキャリア台選択用円柱
４０１，４０２，４０３ 切り込み
Claims (8)
- 複数の素子を一次元又は二次元に複数個配列させた半導体装置において、
前記複数個配列させた素子と前記複数の素子を走査する回路の間の半導体層上に、前記素子のチップ内の位置を特定するための指標を水平方向、垂直方向の少なくとも一方向に設けたことを特徴とする半導体装置。 - 前記チップ内の位置を特定するための指標が、配線材料で形成され、配線としての機能を有している請求項１に記載の半導体装置。
- 前記指標は、形状の異なるスルーホールである請求項１に記載の半導体装置。
- 前記指標は、形状の異なるコンタクト部分である請求項１に記載の半導体装置。
- 前記指標は、特定の位置でスルーホール及び／又はコンタクト部分を形成しないことで、該指標とする請求項１に記載の半導体装置。
- 前記素子は画素であり、前記半導体装置は光電変換装置である請求項１に記載の半導体装置。
- 前記指標は、バーコード形状である請求項１に記載の半導体装置。
- 前記指標は、数字形状である請求項１に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794594A JP3591872B2 (ja) | 1993-06-10 | 1994-05-31 | 半導体装置 |
| US08/739,061 US5760421A (en) | 1993-06-10 | 1996-10-28 | Semiconductor device including indices for identifying positions of elements in the device. |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-163871 | 1993-06-10 | ||
| JP16387193 | 1993-06-10 | ||
| JP11794594A JP3591872B2 (ja) | 1993-06-10 | 1994-05-31 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004095469A Division JP2004214697A (ja) | 1993-06-10 | 2004-03-29 | 検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799230A JPH0799230A (ja) | 1995-04-11 |
| JP3591872B2 true JP3591872B2 (ja) | 2004-11-24 |
Family
ID=26455975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11794594A Expired - Fee Related JP3591872B2 (ja) | 1993-06-10 | 1994-05-31 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5760421A (ja) |
| JP (1) | JP3591872B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211767B2 (ja) * | 1998-03-27 | 2001-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000208568A (ja) * | 1999-01-18 | 2000-07-28 | Mitsubishi Electric Corp | 半導体装置 |
| JP4384293B2 (ja) * | 1999-07-06 | 2009-12-16 | エーユー オプトロニクス コーポレイション | 液晶表示パネル、表示装置、識別マーク検出装置、検出表示システム、ｔｆｔアレイ・リペア装置及び識別マーク検出方法 |
| KR100603842B1 (ko) * | 2000-02-18 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 확인용 인식마크를 포함하는 컬러필터 |
| JP2002268078A (ja) * | 2001-03-14 | 2002-09-18 | Nec Corp | 液晶表示装置 |
| EP2282338B1 (en) * | 2004-04-19 | 2014-08-06 | STMicroelectronics Srl | Structures for indexing dice |
| JP4838061B2 (ja) * | 2006-02-10 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 半導体集積回路におけるチップｉｄ付加方法 |
| ITMI20082344A1 (it) | 2008-12-30 | 2010-06-30 | St Microelectronics Srl | Metodo per indicizzare piastrine comprendenti circuiti integrati |
| US8415813B2 (en) * | 2011-06-15 | 2013-04-09 | Truesense Imaging, Inc. | Identification of dies on a semiconductor wafer |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4343877A (en) * | 1981-01-02 | 1982-08-10 | Amdahl Corporation | System for design and production of integrated circuit photomasks and integrated circuit devices |
| JPS59126623A (ja) * | 1983-01-10 | 1984-07-21 | Seiko Epson Corp | 透明基板 |
| JPS61212050A (ja) * | 1985-03-18 | 1986-09-20 | Hitachi Chiyou Lsi Eng Kk | 半導体装置 |
| JP2771807B2 (ja) * | 1986-10-21 | 1998-07-02 | ソニー株式会社 | 固体撮像装置 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JPH01310548A (ja) * | 1988-06-08 | 1989-12-14 | Nec Corp | 半導体集積回路装置 |
| US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
| US5391920A (en) * | 1991-07-09 | 1995-02-21 | Yamaha Corporation | Semiconductor device having peripheral metal wiring |
| JPH05335519A (ja) * | 1992-06-02 | 1993-12-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
-
1994
- 1994-05-31 JP JP11794594A patent/JP3591872B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-28 US US08/739,061 patent/US5760421A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5760421A (en) | 1998-06-02 |
| JPH0799230A (ja) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5692691B2 (ja) | 表示装置の検査方法と検査装置及び表示装置用基板と表示装置 | |
| KR950014606B1 (ko) | 반도체 장치 | |
| CN102253550B (zh) | 检查液晶显示器件的方法和装置 | |
| JP3591872B2 (ja) | 半導体装置 | |
| WO2012120973A1 (ja) | 欠陥検査方法、欠陥検査装置、及び基板の製造方法 | |
| US20050174140A1 (en) | Thin film transistor array inspection device | |
| JP3790684B2 (ja) | 検査用回路、検査方法および液晶セルの製造方法 | |
| US20020150286A1 (en) | Pattern inspecting apparatus and method | |
| JP2004214697A (ja) | 検査装置 | |
| JP4748392B2 (ja) | Ｔｆｔアレイ基板検査装置 | |
| US20060092679A1 (en) | Array substrate, method of inspecting the array substrate and method of manufacturing the array substrate | |
| KR20060020652A (ko) | 어레이 기판의 검사 방법 | |
| WO2005085938A1 (ja) | 基板の検査方法、アレイ基板の検査方法、及びアレイ基板の検査装置 | |
| WO2004109374A1 (ja) | アレイ基板の検査方法およびアレイ基板の検査装置 | |
| JPH03174738A (ja) | 半導体記憶装置の検査方法 | |
| JP2002277896A (ja) | 液晶表示装置及び画面表示応用装置 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH02251931A (ja) | アクティブマトリックスアレイ | |
| JPH08315012A (ja) | 工程追跡方法およびその方法を用いた製造ライン装置 | |
| JPH0519281A (ja) | マトリクス型表示パネル形成用の基板 | |
| JP2002109515A (ja) | チップ検査方法及び装置 | |
| JPH06148677A (ja) | マトリクス素子およびその製造方法 | |
| JPH07287250A (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH06181244A (ja) | 半導体装置の検査方法および装置 | |
| JPH04310877A (ja) | 画像表示装置の検査装置の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |