JPH0799230A - 半導体装置及び半導体製造装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数の半導体素子を配列した半導体装置にお
いて、特定の半導体素子の位置を容易に知ることのでき
る半導体装置を提供する。 【構成】 複数の素子を一次元又は二次元に複数個配列
させた半導体装置において、前記複数個配列させた素子
３１の外側の半導体層上に、前記素子のチップ内の位置
を特定するための指標３８、３９を水平方向、垂直方向
の少なくとも一方向に設けたことを特徴とする半導体装
置であり、前記指標は、形状の異なるスルーホール３
８、コンタクト３９であり、半導体素子の１０ｎ列、１
００ｍ列ごとに形状を変えることにより、素子のアドレ
ス指標とすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の半導体素子を一
次元又は二次元に配列した半導体装置に関し、特に複数
の画素を有する半導体装置に関する。

【０００２】また本発明は、半導体ウェハの搬送装置を
有する半導体製造装置に関し、特に複数のウェハキャリ
アを動作させるウェハ搬送装置に関するものである。

【０００３】

【従来の技術】複数の素子を一次元又は二次元に配列
し、同一パターンが複数個並んだ半導体装置には、光電
変換装置、液晶表示装置、半導体メモリ装置等がある。
このような半導体装置の一例として、以下に光電変換装
置であるＸＹアドレス型エリアセンサについて説明す
る。

【０００４】図９は、従来の一般的なＸＹアドレス型エ
リアセンサの概略的回路構成図である。図９において、
３１は光電変換素子、３２は水平走査回路、３３は垂直
走査回路、３４は垂直出力線、３５は水平駆動線であ
る。

【０００５】図１０は、図９に示した光電変換素子３１
の回路図であり、ＸＹ方向に複数個配列される。このよ
うな光電変換素子がそれぞれ画素として多数配列され、
総合の画素数で数万画素〜数百万画素のものが実現され
ている。

【０００６】図１１は、図１０の点線Ａ内の部分の拡大
図である。図１１において、３６は電源ラインであるＡ
Ｌ２層配線、３７は配線であるＡＬ１配線、３８はＡＬ
１とＡＬ２を接続するスルーホール（ＴＨ）、３９はＡ
Ｌ１と基板を接続するコンタクト（ＣＮＴ）である。Ｓ
₁₁，Ｓ₁₂，Ｓ₁₃…は光電変換素子を表している。電源ラ
イン３６に電位を与えることにより、ＴＨ３８，ＡＬ１
層配線３７、ＣＮＴ３９を通して基板に電位を与えてい
る。

【０００７】また図１６は、半導体ウェハの搬送装置の
概略構造と動作を説明するための図であり、（ａ）は側
面図、（ｂ）は上面図である。図１６において、１０５
はウェハであり、１０１はウェハチャックヘッドであ
る。このような搬送装置は、従来、縦型拡散炉、ＣＶＤ
装置等の半導体製造装置のウェハ搬送系に多く用いら
れ、制御座標系（運動系）がγ，θ，Ｚの３つに限定さ
れる点からロボットアーム等の搬送系に比べ、構造、制
御が簡単となる利点がある。

【０００８】また、図１７は、従来の複数のウェハキャ
リアを有するウェハ搬送装置の概略構造を示す図であ
り、（ａ）は側面図であり、（ｂ）は上面図である。図
において、１０１はウェハチャックヘッド、１０２はウ
ェハキャリア、１０３は上側ウェハキャリア台、１０４
は下側ウェハキャリア台、１０５はウェハである。

【０００９】通常、酸化、拡散、成膜工程は、５０〜１
００枚のウェハをバッチ処理で行う。例えば２５枚入り
のキャリアであれば、複数個（４〜６）のキャリアが必
要となる為、上下２〜３段のキャリアを重ねて設置され
る。

【００１０】また、ウェハキャリアをセットする場合、
２つのキャリアが重なっていると、下側のウェハキャリ
アを取出す事が難しいので、通常スイングアームにより
移動する形となっている。

【００１１】図１８は、このようなスイングアームによ
るキャリアの移動を説明するための図であり、概略上面
図である。図１８において、下側ウェハキャリア台１０
４は下側スイングアーム１０７によって、ウェハチャッ
クヘッド１０１の位置に移動され、同様に上側キャリア
台１０３も上側スイングアーム１０６により同様に移動
される。

【００１２】また、図１８に示すＡ−Ａ′から上側は、
パーティクル等の汚染を防ぐ為に、半導体製造装置の内
部に納まる。

【００１３】

【発明が解決しようとする課題】しかしながら、上記従
来例で説明したような多数の半導体素子を配列した半導
体装置では、そのパターンも同一であることが多いた
め、一部の素子に不良が発生した場合、欠陥素子のアド
レス特定が困難となり、不良解析に大きな支障をきたす
という問題があった。

【００１４】また、図１８に説明したようなウェハ搬送
装置を有する半導体製造装置において、ウェハキャリア
のセットは半導体製造装置の外（図１８のＡ−Ａ′から
下側）で行われるが、その際、スイングアーム複数個が
外に出た状態であると、一番上のウェハキャリアをセッ
ト又は、取りはずすと、下のウェハキャリア上にパーテ
ィクルが落下するという問題があった。

【００１５】［発明の目的］本発明の目的は、複数の半
導体素子を配列した半導体装置において、特定の半導体
素子の位置を容易に知ることのできる半導体装置を提供
することにある。

【００１６】また、本発明の目的は、複数のウェハキャ
リアを移動させる半導体ウェハ搬送装置において、ウェ
ハの出し入れの際に、他のウェハを汚染することのない
ウェハ搬送装置を実現することにある。

【００１７】

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、複数の素子を一次元又は
二次元に複数個配列させた半導体装置において、前記複
数個配列させた素子の外側の半導体層上に、前記素子の
チップ内の位置を特定するための指標を水平方向、垂直
方向の少なくとも一方向に設けたことを特徴とする半導
体装置を提供するものである。

【００１８】また、前記チップ内の位置を特定するため
の指標が、配線材料で形成され、配線としての機能を有
していてもよい。

【００１９】また、前記指標は、形状の異なるスルーホ
ールであることを特徴とし、また、前記指標は、形状の
異なるコンタクト部分であることを特徴とし、また、前
記指標は、特定の位置でスルーホール及び／又はコンタ
クト部分を形成しないことで、該指標とすることを特徴
とする半導体装置でもある。

【００２０】また、前記素子は画素であり、前記半導体
装置は液晶表示装置であることを特徴とする半導体装置
であっても良い。

【００２１】また、複数のウェハキャリアを有するウェ
ハ搬送装置を有する半導体製造装置において、前記ウェ
ハキャリアのウェハセット位置において、該ウェハキャ
リアの下に他の前記ウェハキャリアが位置しないように
制御する手段を設けたことを特徴とする半導体製造装置
を、その手段とするものである。

【００２２】また、前記ウェハキャリアを支持するスイ
ングアームが複数個同時に動作することを禁止する手段
を有することを特徴とし、また、前記ウェハキャリアを
支持するスイングアームが逆方向の動作に限り、２つ同
時に動作可能となる手段を設けたことを特徴とする。

【００２３】

【作用】本発明によれば、複数個配列した半導体素子の
外側にアドレスを特定できる指標を設けることにより、
欠陥画素等の位置の特定を正確にかつ短時間に行うこと
ができる。

【００２４】また本発明によれば、上下のスイングアー
ムが同時に装置外へ出る状態を電気回路的に又は機械的
に禁ずることにより、上段のウェハキャリアからの下段
ウェハキャリアへのパーティクル汚染を防いだものであ
る。

【００２５】

【実施例】

〔実施例１〕図１に本発明の第１実施例の光電変換装置
の平面パターン図を示す。

【００２６】同図において、３１は画素、３２は水平走
査回路、３３は垂直走査回路、３４は垂直出力線である
ＡＬ１層配線、３５は水平駆動線であるポリＳｉ又はシ
リサイド配線、３６は電源ラインであるＡＬ２層配線、
３７はＡＬ１層配線、３８は電源ライン３６とＡＬ１層
配線３７を接続するスルーホール（ＴＨ）、３９はＡＬ
１層配線と基板Ｓｉを接続するコンタクト（ＣＮＴ）で
ある。電源ライン３６の電位はＴＨ３８、ＡＬ１層配線
３７、ＣＮＴ３９を通して基板に電位を与えている。

【００２７】垂直走査回路３３の走査により、各列の信
号が水平走査回路３２に転送され、その後、水平走査回
路３２の走査により信号は順次出力される。

【００２８】本実施例では、水平、垂直とも第１０ｎラ
イン（ｎ＝１，２，３…）と第１００ｍライン（ｍ＝
１，２，３…）のアドレスに位置する電源ラインと基板
を接続するための配線層（ＡＬ１層３７、ＴＨ３８、Ｃ
ＮＴ３９）のパターンを変えることにより、各画素の位
置を示す指標とした。ＴＨ３８とＣＮＴ３９は基板電位
を取るための目的であるので、サイズや形状を変えて
も、素子の特性には影響をおよぼさない。

【００２９】又、従来用いられているＴＨ工程、ＣＮＴ
工程のみの変化であるので、チップサイズの増大は全く
ない。

【００３０】本実施例では従来配線層として用いていた
層をアドレスを識別できるパターンにして指標としても
用いることにより、チップサイズやコスト、プロセス変
更を伴わずに不良解析が容易になる光電変換装置を実現
できる。

【００３１】本実施例において、アドレス指標を１０ｎ
ライン、１００ｍライン（ｎ，ｍ＝１，２，３…）に形
成したが、５ｎライン（５ライン毎）や５０ｎライン
（５０ライン毎）などに変えられることは明らかであ
る。

【００３２】又、ＣＮＴ、ＴＨの変更ではなく、ＣＮＴ
のみ、ＴＨのみ、あるいはＡＬ１などの配線パターンの
変更でも同様の効果を得ることができるのは明らかであ
る。

【００３３】〔実施例２〕図２に本発明の第２実施例を
示す。同図において第１実施例と同一箇所には同一番号
を付け、説明は省略する。

【００３４】第１実施例においては、アドレス指標は配
線としての機能を兼ね供えていたが、本実施例では、Ｔ
Ｈ３８とコンタクト３９の形状を１０ｎライン、１００
ｍラインで変化させ、アドレス機能だけ持たせてある。

【００３５】本実施例ではＡＬ１層配線を用いて、アド
レス指標を形成した。本実施例においても、従来よりも
正確にかつ短時間に画素のアドレス特定を行うことがで
きる。

【００３６】〔実施例３〕図３に本発明の第３実施例を
示す。実施例１，２ではパターンによりアドレス指標と
していたが、本実施例では、数字によるパターンを形成
したことを特徴とする。

【００３７】図３において、１０は「１」［０」を示す
パターンとすることにより、数字「１０」として第１０
番画素でのアドレス指標とした。同様に１１は「１」
「０」「０」をパターンで模すことにより第１００番画
素でのアドレス指標とした。当然のことながら、任意の
アドレスに数字パターンを入れられることは明らかであ
る。

【００３８】本実施例の様に、アドレス指標に数字パタ
ーンを設けることにより、より明確にアドレス特定が可
能となる。

【００３９】〔実施例４〕図４に本発明の第４実施例を
示す。第１実施例、第２実施例とも配線パターンを変え
ることにより、アドレス機能を持たせていたが、本実施
例においてはパターンを無くすことによりアドレス指標
としたことが特徴である。

【００４０】図４において第１０ｎライン（ｎ＝１，２
…）の電源と基板を接続するパターン３７、３８、３９
を抜いている。本実施例の方法でも画素のアドレス特定
を行うことができる。

【００４１】〔実施例５〕図５〜７に本発明の第５実施
例を示す。本実施例ではＸＹマトリクス型の液晶表示装
置に応用した例を示す。

【００４２】図５は、本実施例の概略的回路構成図であ
る。同図において、１１は表示画素、１２は水平走査回
路、１３は垂直走査回路、１４は信号線、１５はゲート
線である。

【００４３】図６は、表示画素１１の等価回路図を示
す。同図において１６は負荷容量、１７は液晶容量であ
る。垂直走査回路１３、水平走査回路１２の駆動によ
り、各画素の負荷容量１６、液晶容量１７に信号電圧が
書き込まれる。

【００４４】図７は、図６において点線Ｂ内の部分の拡
大図を示す。同図において、１８はアドレス指標である
ＡＬ１、１９は液晶容量へ接地電位を与えるためのＧＮ
Ｄ配線であるＡＬ１配線、２０は液晶電極とＧＮＤ配線
１９を接続するためのＴＨ、２１は信号線であるポリＳ
ｉ配線、２２はＡＬ１配線１４とポリＳｉ配線２１を接
続するＣＮＴである。

【００４５】本実施例では、ＡＬ１配線層を用いて１０
画素毎と１００画素毎に指標を入れたことが特徴であ
る。

【００４６】本実施例により、液晶表示装置における画
素欠陥の特定が従来よりも正確にかつ短時間に行えるよ
うになった。

【００４７】〔実施例６〕図８に本発明の第６実施例を
示す。本実施例も実施例５と同じく液晶表示装置に応用
した例を示す。実施例５では、ＡＬ１配線を用いてアド
レス指標としていたが、本実施例では液晶電極とＧＮＤ
配線１９との接続のためのＴＨ２０の形を変えることに
より、アドレス指標としたことを特徴とする。

【００４８】本実施例では１０画素毎（１０ｎ，ｎ＝
１，２，３…）にＴＨ２０を２個、１００画素毎（１０
０ｍ，ｍ＝１，２，３…）にＴＨ２０を３個入れて、ア
ドレス指標としている。本実施例においても、欠陥画素
アドレス特定が正確にかつ短時間に行えるようになっ
た。

【００４９】又、１０画素毎、１０画素毎に限定され
ず、任意のアドレスに任意の指標の数を入れられるのは
明らかである。

【００５０】［実施例７］図１９に本発明の第７実施例
の液晶表示装置の平面図を示す。本実施例においては、
チップの外観検査の高速化、高精度化のために各行、各
列の全てにアドレス指標１８を設けたことを特徴とす
る。

【００５１】本実施例では、目視検査対応のために、指
標１８は数字としている。

【００５２】検査方法の例としては、出荷検査時などに
おいて、顕微鏡で外観の検査を行い、図２０に示す異物
３０やパターン不良を発見した場合、その不良画素の水
平列や垂直列のアドレス指標を読み、検査シートに記入
すれば良い。従来と違って正確にアドレスが特定できる
ため、テスターの電気的な不良結果との対応が正確にで
きる様になった。

【００５３】［実施例８］図２１に本発明の第８実施例
の液晶表示装置の平面図を示す。本実施例においては、
アドレス指標１８を各行、各列の全てに設け、またアド
レス指標１８をバーコード状に形成したことを特徴とす
る。

【００５４】本実施例では、画像認識装置を用いて検査
を行うのに適した構造となっている。図２２に検査のフ
ローチャート、図２３に検査システムの構成図を示す。

【００５５】本システムにおいて、液晶表示装置の表示
素子の画像データを図２３に示す画像入力装置により取
り込み、画像処理装置において、メモリに記憶された正
常表示画素の画像データとの比較を行い、異物又は欠陥
等の異常箇所の有無判定、及び異物等のサイズ判定を行
う。これにより、例えば異物と判定された場合は、制御
コンピュータによりＸ方向、Ｙ方向にスキャンを行い、
バーコード状のアドレス指標１８の読み込みを行い、こ
のアドレスを記録装置に記憶する。

【００５６】本実施例のように異物等の判定の自動化を
行い、アドレス指標を設けた液晶表示装置にすることに
より、欠陥判定の高速化、高精度化が達成できる。

【００５７】なお、本実施例では、アドレス指標１８と
してはバーコード形状のものを用いたが、画像認識装置
で認識可能な指標であれば、これに限ることはない。

【００５８】〔実施例９〕図１２は、本発明のウェハ搬
送装置の特徴を最もよく表わす側面概略図であり、図１
２において、１０１はウェハ搬送装置、１０２はウェハ
キャリア、１０３は上側のウェハキャリア台、１０４は
下側のウェハキャリア台、１０５はウェハである。

【００５９】図１３は、図１２を上から見た様子を表わ
している。図１３において、１０６は上側のウェハキャ
リア台を支持するスイングアーム、１０７は下側のウェ
ハキャリア台を支持するスイングアームである。

【００６０】図１２，１３において、Ａ−Ａ’の点線は
半導体製造装置の内側か外側かを示す境界線であり、本
実施例では、上下２つのスイングアームが、ウェハセッ
ト位置となる、装置の外に出て、上下に重なる位置にな
らないように制御されることがポイントである。

【００６１】図１４は、図１２，１３に示したようなウ
ェハ搬送装置を実現するためのブロックダイアグラムで
ある。図１４において、１０８はＭＰＵ（マイクロプロ
セッサー）であり、１０９はスイングアーム駆動モー
タ、１１０はスイングアームの位置を検知するセンサー
である。１１１はスイングアームをＩＮ（半導体製造装
置内に移動）、ＯＵＴ（半導体製造装置外に移動）する
為のスイッチである。ＭＰＵ１０８はセンサー１１０と
スイッチ１１１からの信号を処理した後、モータ１０９
へＩＮ，ＯＵＴの信号を送る。

【００６２】その際、図１４で４個ある１１０のセンサ
ーのうち、どれか１個でも、スイングアームがＯＵＴの
状態であることを検知した場合は、たとえ１１１のスイ
ッチが押されたとしても、他のスイングアームはＯＵＴ
しない様にＭＰＵ１０８により制御される。

【００６３】また、ウェハキャリアを支持するスイング
アームが、半導体製造装置に対して内側方向と外側方向
の逆方向の動作に限り、２つ同時に動作可能となるよう
な制御も、同様にＭＰＵに接続するメモリ（不図示）に
プログラムしておくことにより、容易に実現できる。

【００６４】本実施例では、スイングアームで移動され
るウェハキャリアが、装置外のウェハセット位置で上下
に重なって位置することがなくなるため、ウェハの出し
入れを行なっても、落下する汚染物質による他のウェハ
の汚染は防止できる。

【００６５】〔実施例１０〕図１２〜１４に示した実施
例ではスイングアームが２つ以上同時にＯＵＴ状態にな
らないように、ＭＰＵにより電気的に制御されていた
が、図１５に示す様に機械的に制御する事も可能であ
る。図１５（ａ）は本実施例の構成を示す側面概略図で
あり、（ｂ）は上面概略図である。

【００６６】図１５において、１０６，１０７は上下の
ウェハキャリア台を支えるスイングアームであり、１０
９は１０６，１０７を駆動するモータである。３０１は
１０６，１０７の動作を制限する円柱であり、１０６，
１０７に対応する高さに切り込み（４０１〜４０３）が
それぞれ異なる向きに入っている。３０１を回転させる
事により動作可能となるスイングアームを選択できる
が、同時に２つ以上のスイングアームが動作可能とはな
らない。

【００６７】

【発明の効果】以上説明したように、配線層を用いて画
素特定のアドレス指標を形成することにより、チップサ
イズや製造コストを上げずに、パッケージ組立て後で
も、欠陥画素等の特定の半導体素子の位置の特定を正確
にかつ短時間に行うことが可能となった。

【００６８】また、説明したように、縦型拡散炉（ＣＶ
Ｄ装置）等の半導体製造装置において、ウェハキャリア
をセットする際に、２つ以上のウェハキャリア台が同時
にウェハキャリアをセットする場所（装置の外）に存在
しない様に電気的に又は機械的に制御することにより、
上側のウェハキャリアとウェハキャリア台が擦れる時に
発生するパーティクル汚染を防ぐ効果がある。

【００６９】これらの動作は人間が操作して行う事も可
能であるが、操作ミスが考えられる為、装置側にこの機
能を持たせる方がより確実で、操作も容易となる。

【図面の簡単な説明】

【図１】本発明の第１実施例の光電変換装置の平面図。

【図２】本発明の第２実施例の光電変換装置の平面図。

【図３】本発明の第３実施例の光電変換装置の平面図。

【図４】本発明の第４実施例の光電変換装置の平面図。

【図５】液晶表示装置の構成図。

【図６】液晶表示装置の画素の回路図。

【図７】本発明の第５実施例の液晶表示装置の平面図。

【図８】本発明の第６実施例の液晶表示装置の平面図。

【図９】従来の光電変換装置の構成図。

【図１０】従来の光電変換装置の画素の回路図。

【図１１】従来の光電変換装置の平面図。

【図１２】本発明を実施した縦型拡散炉の搬送系を示す
側面概略図。

【図１３】図１２の平面図。

【図１４】図１２の搬送系を電気的に実現する為のブロ
ックダイアグラム。

【図１５】図１２の搬送系を機械的に実現する実施例の
構造図。

【図１６】通常用いられる搬送装置の概略構成図。

【図１７】図１６を更に具体的に示す装置の概略構成
図。

【図１８】ウェハキャリアをのせる台の動作を示す平面
図。

【図１９】本発明の第７実施例の液晶表示装置の平面
図。

【図２０】本発明の第７実施例の液晶表示装置の平面
図。

【図２１】本発明の第８実施例の液晶表示装置の平面
図。

【図２２】本発明の第８実施例の検査動作のフローチャ
ート。

【図２３】本発明の第８実施例の検査システムの構成
図。

【符号の説明】

１０ アドレス指標 １１ アドレス指標 １１ 画素 １２ 水平走査回路 １３ 垂直走査回路 １４ 信号線 １５ ゲート線 １６ 負荷容量 １７ 液晶 １８ アドレス指標 １９ ＧＮＤライン ２０ スルーホール（ＴＨ） ２１ 信号線 ２２ コンタクト（ＣＮＴ） ３１ 画素（半導体素子） ３２ 水平走査回路 ３３ 垂直走査回路 ３４ 垂直出力線 ３５ 水平駆動線 ３６ 電源ライン ３７ 配線 ３８ スルーホール（ＴＨ） ３９ コンタクト（ＣＮＴ） １０１ ウェハチャックヘッド １０２ ウェハキャリア １０３ 上側ウェハキャリア台 １０４ 下側ウェハキャリア台 １０５ ウェハ １０６ 上側スイングアーム １０７ 下側スイングアーム １０８ 制御用ＭＰＵ １０９ 駆動モータ １１０ 位置センサ １１１ 手動スイッチ ３０１ ウェハキャリア台選択用円柱 ４０１，４０２，４０３ 切り込み

Claims (15)

【特許請求の範囲】
1. 【請求項１】 複数の素子を一次元又は二次元に複数個
   配列させた半導体装置において、 前記複数個配列させた素子の外側の半導体層上に、前記
   素子のチップ内の位置を特定するための指標を水平方
   向、垂直方向の少なくとも一方向に設けたことを特徴と
   する半導体装置。
2. 【請求項２】 前記チップ内の位置を特定するための指
   標が、配線材料で形成され、配線としての機能を有して
   いる請求項１記載の半導体装置。
3. 【請求項３】 前記指標は、形状の異なるスルーホール
   である請求項１に記載の半導体装置。
4. 【請求項４】 前記指標は、形状の異なるコンタクト部
   分である請求項１に記載の半導体装置。
5. 【請求項５】 前記指標は、特定の位置でスルーホール
   及び／又はコンタクト部分を形成しないことで、該指標
   とする請求項１に記載の半導体装置。
6. 【請求項６】 前記素子は画素であり、前記半導体装置
   は光電変換装置である請求項１に記載の半導体装置。
7. 【請求項７】 前記指標は、バーコード形状である請求
   項１に記載の半導体装置。
8. 【請求項８】 前記指標は、数字形状である請求項１に
   記載の半導体装置。
9. 【請求項９】 複数のウェハキャリアを有するウェハ搬
   送装置を有する半導体製造装置において、 前記ウェハキャリアのウェハセット位置において、該ウ
   ェハキャリアの下に他の前記ウェハキャリアが位置しな
   いように制御する手段を設けたことを特徴とする半導体
   製造装置。
10. 【請求項１０】 前記ウェハキャリアを支持するスイン
    グアームが複数個同時に動作することを禁止する手段を
    有する請求項９に記載の半導体製造装置。
11. 【請求項１１】 前記ウェハキャリアを支持するスイン
    グアームが、半導体製造装置に対して内側方向と外側方
    向の逆方向の動作に限り、２つ同時に動作可能となる手
    段を設けた請求項９に記載の半導体製造装置。
12. 【請求項１２】 前記ウェハキャリアを支持するスイン
    グアームが複数個同時に動作することを禁止する手段と
    して、前記スイングアームのいずれかの動作を可能とす
    る切れ込み形状を有する円柱を有する請求項１０に記載
    の半導体製造装置。
13. 【請求項１３】 基板上に配列された複数の半導体素子
    と、該素子の位置を特定するため前記素子配列の外周部
    に設けられたアドレス指標を有する半導体装置の製造装
    置において、 前記素子の画像データを読取る手段と、 前記読取った画像データを正常素子の画像データと比較
    して、異常の有無判定、及び該異常箇所のサイズ判定を
    行う手段と、 該異常と判定した場合は、対応する前記アドレス指標を
    読取り、該アドレスを記憶する手段と、を有し、自動的
    に異常素子を検出することを特徴とする半導体製造装
    置。
14. 【請求項１４】 前記アドレス指標がバーコード形状で
    ある請求項１３に記載の半導体製造装置。
15. 【請求項１５】 前記異常は、付着した異物又は素子欠
    陥である請求項１３に記載の半導体製造装置。