TWI763231B - 微積體電路巨量檢測 - Google Patents

微積體電路巨量檢測 Download PDF

Info

Publication number
TWI763231B
TWI763231B TW110100052A TW110100052A TWI763231B TW I763231 B TWI763231 B TW I763231B TW 110100052 A TW110100052 A TW 110100052A TW 110100052 A TW110100052 A TW 110100052A TW I763231 B TWI763231 B TW I763231B
Authority
TW
Taiwan
Prior art keywords
test
integrated circuit
row
pad
pads
Prior art date
Application number
TW110100052A
Other languages
English (en)
Other versions
TW202225700A (zh
Inventor
張元泰
黃立群
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to CN202110226261.5A priority Critical patent/CN114660434A/zh
Application granted granted Critical
Publication of TWI763231B publication Critical patent/TWI763231B/zh
Publication of TW202225700A publication Critical patent/TW202225700A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

微積體電路巨量檢測系統，包含:第一測試區，包含多個測試墊以及多個讀取墊，設置劃線上；多個測試控制器逐列設置於劃線上；探針，經配置接觸第一測試區以測試多列積體電路晶片；每一個測試控制器經配置逐列測試對應的每一列積體電路晶片；其中，探針僅接觸第一測試區一次；多個讀取墊經配置逐列讀取每一列積體電路晶片的測試結果。

Description

微積體電路巨量檢測
本發明涉及巨量檢測的系統及方法。
現今細間距(Fine-Pitch)檢測技術主要是利用探針卡(Probe Card)下針的方式，檢測間距(Pitch)極限為約30~50μm；對於微積體電路而言，微積體電路(Micro-IC)上的測試墊的間距已微縮到小於13μm，無法使用傳統的探針卡下針檢測，須以微機電式探針卡(Membrance Probe Card)下針的方式才可檢測，然而，微機電式探針卡的製具成本高昂。
另一方面，使用傳統的探針卡下針檢測晶圓上的IC時，每個IC皆須接觸一次，探針卡的轉位時間(Index time)為1秒，以8吋晶圓為例，一個8吋晶圓上約有44個框(Frame)，每個框內有約一萬個積體電路(IC)；由於每個IC皆須接觸一次，檢測完一片晶圓的時間須超過100小時；因此，傳統的探針卡亦無法滿足現今高效率的檢測需求。
有鑑於此，為了解決現今細間距檢測技術無法滿足低成本、高效率的微積體電路檢測需求的問題，本發明提出一種微積體電路(Micro-IC)巨量檢測系統及其方法，藉由在晶圓上的劃線(Scribe line)設置測試墊以及積體電路測試系統降低檢測設備成本，並以巨量檢測的方法提升檢測效率。
依據本發明一實施例的一種微積體電路的巨量檢測系統，適用於檢測基板上多個框內的多個積體電路晶片，該系統包含：一第一測試區，包含多個測試墊以及多個讀取墊，設置於劃線上；多個測試控制器，逐列設置於劃線上；一探針，經配置接觸該第一測試區以測試該多列積體電路晶片；每一該多個測試控制器經配置逐列測試對應的每一該多列積體電路晶片； 其中，該探針僅接觸該第一測試區一次；該多個讀取墊經配置逐列讀取每一該多列積體電路晶的測試結果。
依據本發明一實施例的一種微積體電路的巨量檢測方法，適用於檢測一基板上多個框內的多個積體電路晶片，包含下列步驟：在劃線上形成一第一測試區，其中，該第一測試區包含多個測試墊以及多個讀取墊，形成該多個測試墊於劃線上，形成該多個讀取墊於劃線上；使用一探針接觸該第一測試區以測試該多列積體電路晶片；每一該多個測試控制器逐列測試對應的每一該多列積體電路晶片；其中，該探針僅接觸該第一測試區一次；該多個讀取墊逐列讀取每一該多列積體電路晶片的測試結果
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
1:巨量檢測系統
10:積體電路晶片測試系統
101:第一測試區
102:第二測試區
11:測試墊
111:電源墊
112:信號墊
113:數位墊
114:接地墊
13:測試控制器
13_1、13_2...13_N-1:第一測試控制器、第二測試控制器...第N-1測試控制器
130:邏輯控制器
131:移位暫存器
131_1、131_2...131_M:第一移位暫存器、第二移位暫存器...第M移位暫存器
132:驅動器
132_1、132_2...132_M:第一驅動器、第二驅動器...第M驅動器14:讀取墊
14_1、14_2...14_M:第一讀取墊、第二讀取墊...第M讀取墊
15:連接導線
151:第一段
152:第二段
153:第三段
20:基板
21:框
211:第一框
212:第二框
22、22_1、22_2...22_M:積體電路晶片
23:劃線
231:第一劃線
232:第二劃線
233:第三劃線
30:探針
T:測試訊號
R:測試結果
S1~S6:步驟
圖1A~1B係依據本發明一實施例的微積體電路之巨量檢測系統配置圖；圖1C係依據本發明一實施例的微積體電路之巨量檢測系統的電路配置圖；圖2A~2B係依據本發明第一測試區的測試墊配置圖的實施例；圖3A~3B係依據本發明一實施例中測試控制器的檢測控制架構；圖4A係依據本發明一實施例中微積體電路晶片的內建自我測試架構；圖4B係依據本發明一實施例中內建自我測試啟動控制；圖4C係依據本發明一實施例中內建自我測試啟動與控制序列；圖5A~5B係依據本發明連接導線示意圖的實施例； 圖6A~6B係依據本發明一實施例中微積體電路的巨量檢測方法流程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請參考圖1A~1B，其繪示本發明一實施例的微積體電路之巨量檢測系統配置圖；請參考圖1A，巨量檢測系統1包含積體電路晶片測試系統10，適用於檢測基板20上多個框21內的多個積體電路晶片22；一實施例中，基板20為晶圓，積體電路晶片22為微積體電路晶片(Micro IC)；每個框21包含多列積體電路晶片，以及多個積體電路晶片測試系統10，該多個積體電路晶片測試系統10逐列設置於劃線23上；探針30，經配置測試巨量檢測系統1。
請參考圖1B，劃線23包含N個劃線，進一步包含第一劃線231、多個第二劃線232以及第三劃線233；積體電路晶片測試系統10包含第一測試區101，第一測試區101包含多個測試墊11以及多個讀取墊14，設置於劃線23上，多個讀取墊14設置於第三劃線243上，該實施例中，測試墊11設置於第一劃線231，多個讀取墊14設置於第三劃線243上，多個測試控制器13，逐列設置於第一劃線231及多個第二劃線232上。
請參考圖1C，其繪示本發明另一實施例的微積體電路之巨量檢測系統的電路配置圖；在一實施例中，每一列有M個積體電路晶片22，包含每一列的第一個積體電路晶片22_1、第二個積體電路晶片22_2...第M個積體電路晶片22_M，多個測試控制器13包含第一列的第一測試控制13_1、第二列的第二測試控制器13_2...第N-1列的第N-1測試控制器 13_N-1；測試墊11包含電源墊111、信號墊112、數位墊113以及接地墊114；電源墊111電性耦接到多列積體電路晶片中的每個積體電路晶片22_1~22_M，信號墊112以及數位墊113電性耦接到第一列的第一測試控制13_1，接地墊114電性耦接到多列積體電路晶片中的每個積體電路晶片22_1~22_M；每個測試控制器13電性耦接對應的每列積體電路晶片；在每一個框的檢測中，每一個測試控制器13經配置逐列測試對應的每一列積體電路晶片，第一測試控制器13_1測試對應的第一列積體電路晶片，第二測試控制器13_2測試對應的第二列積體電路晶片...第N-1測試控制器13_N-1測試對應的第N-1列積體電路晶片。
請參考圖1C，在一實施例中，該每一個讀取墊14耦接每一列積體電路晶片中對應的積體電路晶片；多個讀取墊14包含第一讀取墊14_1、第二讀取墊14_2、...第M讀取墊14_M；第一讀取墊14_1耦接到每一列的第一個積體電路晶片22_1，第二讀取墊14_2耦接到每一列的第二個積體電路晶片22_2，...第M讀取墊14_M耦接到每一列的第M個積體電路晶片22_M；讀取墊14經配置逐列讀取每一列積體電路晶片的測試結果。
請參考圖2A~2B，其繪示本發明中第一測試區的測試墊配置圖的實施例。在一實施例中，請參考圖2A，電源墊111、信號墊112、數位墊113以及接地墊114分為兩組以分別配置於第一測試控制器13_1的兩側；在另一實施例中，請參考圖2B，電源墊111、信號墊112、數位墊113以及接地墊114配置於第一測試控制器13_1的同側。
在每一個框的檢測中，探針30接觸第一測試區101一次；探針30經配置同時接觸電源墊111、信號墊112、數位墊113、接地墊114以及多個讀取墊14；當巨量檢測系統1逐列檢測每一列積體電路晶片後，讀取墊14經配置逐列讀取每一列積體電路晶片的測試結果；巨量檢測系統1經探針30接觸第一測試區101一次後即可完成逐列檢測多列積體電路晶 片。
請參考圖3A~3B，其繪示本發明一實施例中測試控制器的檢測控制架構。測試控制器的檢測控制架構可用以實現積體電路晶片流水線式的逐級啟動。
一實施例中，請參考圖3A，每一個測試控制器13經配置依序測試該對應的該列積體電路晶片中的每個積體電路晶片22。每一個測試控制器13包含邏輯控制器130以及多個移位暫存器131，邏輯控制器130耦接至多個移位暫存器131，每一個移位暫存器131耦接至對應的積體電路晶片，每一測試控制器13包含一個邏輯控制器130以及M個移位暫存器131，M個移位暫存器131依序串接，且每個移位暫存器131耦接至對應的積體電路晶片；在該實施例中，請同時參考圖1C，第一測試控制器13_1中的第一移位暫存器131_1耦接至第一列積體電路晶片的第一個積體電路晶片22_1，第一測試控制器13_1中的第二移位暫存器131_2耦接至第一列積體電路晶片的第二個積體電路晶片22_2，...第一測試控制器13_1中的第M移位暫存器131_M耦接至第一列積體電路晶片的第M個積體電路晶片22_M，...第N-1測試控制器13_N-1的第一個移位暫存器131耦接至第N-1列積體電路晶片的第一個積體電路晶片...第N-1測試控制器13_N-1的第M個移位暫存器131耦接至第N-1列積體電路晶片的第M個積體電路晶片；每一列的測試控制器耦接至下一列的測試控制器，在該實施例中，第一測試控制器13_1耦接至第二測試控制器13_2，第二測試控制器13_2耦接至第三測試控制器13_3...第N-2測試控制器13_N-2耦接至第N-1測試控制器13_N-1。
第一測試控制器13_1收到測試訊號後，邏輯控制器130依序啟動移位暫存器131以測試第一列積體電路晶片22_1~22_M；邏輯控制器130啟動第一移位暫存器131_1以傳輸測試訊號到積體電路晶片22_1，讀取墊14_1讀取積體電路晶片22_1的測試結果；接著，邏輯控制器130 啟動第二移位暫存器131_2以傳輸測試訊號到積體電路晶片22_2，第二讀取墊14_2讀取積體電路晶片22_2的測試結果...；邏輯控制器130啟動第M移位暫存器131_M以傳輸測試訊號到積體電路晶片22_M，第M讀取墊14_M讀取積體電路晶片22_M的測試結果；當第一測試控制器13_1測試完第一列積體電路晶片22_1~22_M後，第一測試控制器13_1傳輸測試訊號到第二測試控制器13_2，第二列的邏輯控制器130依序啟動移位暫存器131測試第二列積體電路晶片22_1~22_M，讀取墊讀取墊14依序讀取第二列積體電路晶片22_1~22_M的測試結果...第N-1列的邏輯控制器130依序啟動移位暫存器131測試第N-1列積體電路晶片22_1~22_M，讀取墊讀取墊14依序讀取第二列積體電路晶片22_1~22_M的測試結果；完成第一框的測試。
另一實施例，請參考圖3B，每一個測試控制器13同時測試對應的該列積體電路晶片中的每個積體電路晶片22。每一個測試控制器13包含邏輯控制器130、多個驅動器132以及移位暫存器131，邏輯控制器130耦接至多個驅動器132以及移位暫存器131，每一個驅動器132耦接至對應的積體電路晶片22，每一列的移位暫存器耦接至下一列的測試控制器；在該實施例中，請同時參考圖1C，每一列的測試控制器包含一個邏輯控制器130以及M個驅動器132以及一個移位暫存器131，M個驅動器132依序串接，邏輯控制器130耦接至第一個驅動器132，第M個驅動器132耦接至移位暫存器131；每個驅動器132耦接至對應的積體電路晶片22；該實施例中，第一測試控制器13_1中的第一驅動器132_1耦接至第一列積體電路晶片的第一個積體電路晶片，第二驅動器132_2耦接至第一列積體電路晶片的第二個積體電路晶片，...第M驅動器132_M耦接至第一列積體電路晶片的第M個積體電路晶片，...第N-1測試控制器13_N-1中的第一驅動器132_1耦接至第N-1列積體電路晶片的第一個積體電路晶片..第N-1測試控制器13_N-1中的第M驅動器132_M耦接至第N-1列 積體電路晶片的第M個積體電路晶片；每一列的測試控制器13的移位暫存器131耦接至下一列的測試控制器13，例如，第一測試控制器13_1的移位暫存器131耦接至第二測試控制器13_2...第N-2測試控制器的移位暫存器131耦接至第N-1測試控制器13_N-1的移位暫存器131。
第一測試控制器13_1收到測試訊號後，邏輯控制器130同時啟動移位暫存器131測試第一列積體電路晶片22_1~22_M；邏輯控制器130同時啟動驅動器132_1~132_M以傳輸測試訊號到積體電路晶片22_1~22_M，讀取墊14_1~14_M讀取積體電路晶片22_1~22_M的測試結果；當第一測試控制器13_1測試完第一列積體電路晶片22_1~22_M後，第一列的移位暫存器131傳輸測試訊號到第二測試控制器13_2，第二列的邏輯控制器130同時啟動驅動器132_1~132_M以傳輸測試訊號到積體電路晶片22_1~22_M，讀取墊14讀取積體電路晶片22_1~22_M的測試結果...第N-1列的邏輯控制器130同時啟動驅動器132_1~132_M以傳輸測試訊號到積體電路晶片22_1~22_M，讀取墊14讀取積體電路晶片22_1~22_M的測試結果；完成第一框的測試。
在一些實施例中，積體電路晶片內部還進一步包含內建自我測試架構。請參考圖4A~4C，圖4A繪示本發明一實施例中積體電路晶片的內建自我測試架構，圖4B繪示本發明一實施例中內建自我測試啟動控制，圖4C繪示本發明一實施例中內建自我測試啟動與控制序列；內建自我測試架構設置於每一個積體電路晶片中；當測試控制器測試積體電路晶片時將啟動每一個微積體電路晶片內的內建自我測試。一實施例中，請參考圖4A，測試控制器透過移位暫存器131輸入測試訊號(T)至積體電路晶片中的電源221時啟動內建自我測試模組222，以依序測試微積體電路晶片中的驅動器223、感測器224以及數位電路225，輸出測試結果(R)，讀取墊讀取測試結果(R)；請參考圖4B，內建自我測試啟動順序為驅動器223(標示為紅、綠、藍(R、G、B)之訊號)、感測器224(標示為感測(SEN)之訊號) 以及數位電路225(標示為數碼旗(Digital Flag)之訊號)；請參考圖4C，亦請同時參考圖3A，圖4C所示為啟動參考圖3A的實施例中積體電路晶片22的內建自我測試的控制序列；啟動積體電路晶片22_1的內建自我測試，且同一列的其他積體電路晶片22為禁用，第一讀取墊14_1依照圖4B的內建自我測試啟動順序讀取測試結果；接著，啟動積體電路晶片22_2的內建自我測試，且同一列的其他積體電路晶片22為禁用，第二讀取墊14_2依照圖4B的內建自我測試啟動順序讀取測試結果...；同一列的積體電路晶片22可依序完成測試。
請參考圖5A~5B，圖5A~5B繪示依據本發明連接導線示意圖的實施例，每一個測試控制器與每一列積體電路晶片之間的連接導線材料選自金屬、多晶及氧化銦錫之群組；在一實施例中，請參考圖5A，連接導線15可分為連接積體電路晶片區域的第一段151、連接非積體電路晶片區域的第二段152，例如測試控制區，第一段151及第二段152的材料選自金屬、多晶及氧化銦錫之一；在另一實施例中，請參考圖5B，連接導線15可分為連接積體電路晶片區域的第一段151、連接非積體電路晶片區域的第二段152，例如測試控制區，的第二段152，在第一段151及第二段152之間還包括第三段153，第一段151及第二段152的材料選自金屬，第三段153的材料選自多晶及氧化銦錫之一。
請參考圖6A-6B其繪示本發明一實施例中微積體電路的巨量檢測方法流程圖。請參考圖6A，包含步驟S1，在劃線23上形成第一測試區101，一實施例中，在第一劃線231及第三劃線233上形成第一測試區101，其中，該第一測試區101包含測試墊11以及讀取墊14，測試墊11形成於第一劃線231上，讀取墊14形成於第三劃線233上；步驟S2，在劃線23上形成多個測試控制器13，一實施例中，在第一劃線231及多個第二劃線232上形成多個測試控制器13；步驟S3，使用探針30接觸第一測試區101以測試多列積體電路晶片；步驟S4，每一個測試控制器13 逐列測試對應的每一列積體電路晶片；其中，探針30僅接觸第一測試區101一次；步驟S5，多個讀取墊14逐列讀取每一列積體電路晶片的測試結果；步驟S6，並請同時參考圖6B，讀取墊14讀取第一框211的測試結果後，探針30離開第一框211移動至第二框212的第二測試區102，探針30接觸第二測試區12以測試第二框212內的多個積體電路晶片22；其中，探針30僅接觸第二測試區102一次。
請參考步驟S3，在此步驟中，使用探針30測試多列積體電路晶片時同時接觸電源墊111、信號墊113、數位墊113、接地墊114以及讀取墊14；探針30接觸第一測試區101後，每一個測試控制器13以內建自我測試啟動每個積體電路晶片22的內部待測電路。
請參考步驟S5，在此步驟中，多個讀取墊14耦接該每一列積體電路晶片，每一個讀取墊14耦接每一列積體電路晶片對應的積體電路晶片22。
綜上所述，本發明提出的一種微積體電路(Micro-IC)巨量檢測系統及其方法，藉由在晶圓上的劃線(Scribe line)設置測試墊以及積體電路測試系統以降低檢測設備成本，並以巨量檢測的方法，探針僅接觸接觸每一個框內的測試區一次後即可逐列檢測每一框內的所有積體電路晶片，而不須接觸每一框內的所有積體電路晶片，因此可大幅減少檢測每一框內所有積體電路晶片的時間，進而提升檢測晶圓的效率。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10:積體電路晶片測試系統
111:電源墊
112:信號墊
113:數位墊
114:接地墊
13_1、13_2...13_N-1:第一測試控制器、第二測試控制器...第N-1測試控制器
22、22_1、22_2...22_M:積體電路晶片

Claims (19)

  1. 一種微積體電路的巨量檢測系統，適用於檢測一基板上多個框內的多個積體電路晶片，該系統包含：一第一測試區，包含多個測試墊以及多個讀取墊，設置於劃線上；多個測試控制器，逐列設置於劃線上；一探針，經配置接觸該第一測試區以測試多列積體電路晶片；每一該多個測試控制器經配置逐列測試對應的每一該多列積體電路晶片；其中，該探針僅接觸該第一測試區一次；該多個讀取墊經配置逐列讀取每一該多列積體電路晶片的測試結果。
  2. 如請求項1所述之微積體電路的巨量檢測系統，其中，該多個測試墊包含一電源墊、一信號墊、一數位墊以及一接地墊。
  3. 如請求項1所述之微積體電路的巨量檢測系統，其中，該多個讀取墊耦接該每一該多列積體電路晶片，每一該多個讀取墊耦接每一該多列積體電路晶片中對應的積體電路晶片。
  4. 如請求項2所述之微積體電路的巨量檢測系統，其中，該電源墊、該信號墊、該數位墊以及該接地墊分為兩組以分別配置於該多個測試控制器的一第一測試控制器的兩側。
  5. 如請求項2所述之微積體電路的巨量檢測系統，其中，該電源墊、該信號墊、該數位墊以及該接地墊配置於多個測試控制器的一第一測試控制器的同側。
  6. 如請求項1所述之微積體電路的巨量檢測系統，其中，該每一該多個測試控制器同時測試該對應的該列積體電路晶片中的每個積體電路晶片。
  7. 如請求項1所述之微積體電路的巨量檢測系統，其中，該每一該多個測試控制器經配置依序測試該對應的該列積體電路晶片中的每個積體電路晶片。
  8. 如請求項1所述之微積體電路的巨量檢測系統，當該多個讀取墊讀取一第一框的測試結果後，該探針經配置離開該第一框移動至一第二框的一第二測試區，該探針接觸該第二測試區以測試該第二框內的多個積體電路晶片；其中，該探針僅接觸該第二測試區一次。
  9. 如請求項1所述之微積體電路的巨量檢測系統，其中，該探針接觸該第一測試區後，每一該多個測試控制器經配置以內建自我測試啟動每個積體電路晶片的內部待測電路。
  10. 如請求項1所述之微積體電路的巨量檢測系統，其中，每一該多個測試控制器中包含一邏輯控制器以及多個移位暫存器，該邏輯控制器耦接至該多個移位暫存器，該多個移位暫存器中每個移位暫存器耦接至對應的積體電路晶片。
  11. 如請求項1所述之微積體電路的巨量檢測系統，其中，每一該多個測試控制器包含一邏輯控制器、多個驅動器以及一移位暫存器，該邏輯控制器耦接至該多個驅動器以及該移位暫存器，每一該多個驅動器耦接至對應的積體電路晶片，該移位暫存器耦接至下一列的測試控制器。
  12. 如請求項1所述之微積體電路的巨量檢測系統，其中，每一該多個測試控制器與每一該多列積體電路晶片之間的連接導線材料選自金屬、多晶及氧化銦錫之群組。
  13. 一種微積體電路的巨量檢測方法，適用於檢測基板上多個框內的多個積體電路晶片，包含下列步驟：在劃線上形成一第一測試區，其中，該第一測試區包含多個測試墊以及多個讀取墊；在劃線上形成多個測試控制器；使用一探針接觸該第一測試區以測試該多列積體電路晶片；每一該多個測試控制器逐列測試對應的每一該多列積體電路晶片；其中，該探針僅接觸該第一測試區一次；該多個讀取墊逐列讀取每一該多列積體電路晶片的測試結果。
  14. 如請求項13所述之微積體電路的巨量檢測方法，其中，該多個測試墊包含一電源墊、一信號墊、一數位墊以及一接地墊。
  15. 如請求項13所述之微積體電路的巨量檢測方法，其中，該多個讀取墊耦接每一該多列積體電路晶片，每一該多個讀取墊耦接每一該多列積體電路晶片中對應的積體電路晶片。
  16. 如請求項13所述之微積體電路的巨量檢測方法，其中，每一該多個測試控制器經配置同時測試該對應的該列積體電路晶片中的每個積體電路晶片。
  17. 如請求項13所述之微積體電路的巨量檢測方法，其中，每一該多個測試控制器經配置依序測試該對應的該列積體電路晶片中的每個積體電路晶片。
  18. 如請求項13所述之微積體電路的巨量檢測方法，其中，該探針接觸該第一測試區後，每一該多個測試控制器以內建自我測試啟動每個積體電路晶片的內部待測電路。
  19. 如請求項13所述之微積體電路的巨量檢測方法，其中，該讀取墊讀取一第一框的測試結果後，該探針離開該第一框移動至一第二框的一第二測試區，該探針接觸該第二測試區以測試該第二框內的多個積體電路晶片；其中，該探針僅接觸該第二測試區一次。
TW110100052A 2020-12-23 2021-01-04 微積體電路巨量檢測 TWI763231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110226261.5A CN114660434A (zh) 2020-12-23 2021-03-01 微集成电路大规模测试

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/132,471 2020-12-23
US17/132,471 US11467207B2 (en) 2020-12-23 2020-12-23 Massive testing of micro integrated circuit

Publications (2)

Publication Number Publication Date
TWI763231B true TWI763231B (zh) 2022-05-01
TW202225700A TW202225700A (zh) 2022-07-01

Family

ID=82023473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100052A TWI763231B (zh) 2020-12-23 2021-01-04 微積體電路巨量檢測

Country Status (3)

Country Link
US (1) US11467207B2 (zh)
JP (1) JP7234332B2 (zh)
TW (1) TWI763231B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004216A1 (en) * 1997-01-15 2004-01-08 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US20050154550A1 (en) * 2003-02-14 2005-07-14 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
TW200724950A (en) * 2005-08-19 2007-07-01 Inapac Technology Inc Architecture and method for testing of an integrated circuit device
TW200827739A (en) * 2006-12-28 2008-07-01 Optimaltest Ltd Systems and methods for test time outlier detection and correction in integrated circuit testing
TW201348722A (zh) * 2012-05-30 2013-12-01 Ind Tech Res Inst 三維記憶體與其內建自我測試電路
TW201833569A (zh) * 2017-03-07 2018-09-16 慧榮科技股份有限公司 電路測試方法
TW202011039A (zh) * 2018-09-14 2020-03-16 美商泰瑞達公司 用於在積體電路中接合導線測試之方法及設備
TW202013546A (zh) * 2018-09-24 2020-04-01 台灣積體電路製造股份有限公司 半導體晶圓測試系統
US20200371157A1 (en) * 2019-05-20 2020-11-26 Samsung Electronics Co., Ltd. Wafer level methods of testing semiconductor devices using internally-generated test enable signals

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230086A (ja) * 1992-09-22 1994-08-19 Nec Corp Ｌｓｉのテスト回路
US20080116910A1 (en) 2006-11-17 2008-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for mass die testing
JP2009064891A (ja) 2007-09-05 2009-03-26 Panasonic Corp 半導体装置の製造方法
TWI560456B (en) 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
IT1395368B1 (it) 2009-08-28 2012-09-14 St Microelectronics Srl Schermatura elettromagnetica per il collaudo di circuiti integrati
IT1397222B1 (it) 2009-12-30 2013-01-04 St Microelectronics Srl Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
US8476918B2 (en) 2010-04-28 2013-07-02 Tsmc Solid State Lighting Ltd. Apparatus and method for wafer level classification of light emitting device
ITMI20111418A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Architettura di testing di circuiti integrati su un wafer
US9459316B2 (en) 2011-09-06 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for testing a semiconductor device
US8890557B2 (en) 2012-04-10 2014-11-18 International Business Machines Corporation Built-in self-test method and structure
US9349662B2 (en) 2012-12-03 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure placement on a semiconductor wafer
US9448285B2 (en) 2013-06-11 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of wafer testing
CN103794597B (zh) 2014-01-26 2017-01-04 杭州广立微电子有限公司 可选择连接或断开待测目标芯片的测试方法
US9995770B2 (en) 2014-03-21 2018-06-12 Taiwan Semiconductor Manufacturing Company Limited Multidirectional semiconductor arrangement testing
DE102014008840B4 (de) 2014-06-20 2017-07-20 Tdk-Micronas Gmbh Anordnung zum Testen von integrierten Schaltkreisen
CN107847122B (zh) 2015-08-03 2020-08-11 国立大学法人爱媛大学 视野计测方法、视野计测装置和视力检查视标
TWI571642B (zh) * 2015-09-10 2017-02-21 新特系統股份有限公司 使用單一探針測試晶片的多個連接墊的測試裝置及方法
US10725138B2 (en) 2015-12-11 2020-07-28 Infineon Technologies Ag Scattering parameter calibration to a semiconductor layer
DE102016106508B9 (de) 2016-04-08 2018-01-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Waferprüfung
US10295588B2 (en) * 2016-12-22 2019-05-21 Xcelsis Corporation Wafer testing without direct probing
US10739397B2 (en) 2017-05-10 2020-08-11 International Business Machines Corporation Accelerated wafer testing using non-destructive and localized stress
US10495691B2 (en) 2018-02-09 2019-12-03 Nxp Usa, Inc. System architecture method and apparatus for adaptive hardware fault detection with hardware metrics subsystem

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004216A1 (en) * 1997-01-15 2004-01-08 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US20050156165A1 (en) * 1997-01-15 2005-07-21 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US20050154550A1 (en) * 2003-02-14 2005-07-14 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
TW200724950A (en) * 2005-08-19 2007-07-01 Inapac Technology Inc Architecture and method for testing of an integrated circuit device
TW200827739A (en) * 2006-12-28 2008-07-01 Optimaltest Ltd Systems and methods for test time outlier detection and correction in integrated circuit testing
TW201348722A (zh) * 2012-05-30 2013-12-01 Ind Tech Res Inst 三維記憶體與其內建自我測試電路
TW201833569A (zh) * 2017-03-07 2018-09-16 慧榮科技股份有限公司 電路測試方法
TW202011039A (zh) * 2018-09-14 2020-03-16 美商泰瑞達公司 用於在積體電路中接合導線測試之方法及設備
TW202013546A (zh) * 2018-09-24 2020-04-01 台灣積體電路製造股份有限公司 半導體晶圓測試系統
US20200371157A1 (en) * 2019-05-20 2020-11-26 Samsung Electronics Co., Ltd. Wafer level methods of testing semiconductor devices using internally-generated test enable signals

Also Published As

Publication number Publication date
US11467207B2 (en) 2022-10-11
US20220196729A1 (en) 2022-06-23
TW202225700A (zh) 2022-07-01
JP7234332B2 (ja) 2023-03-07
JP2022100240A (ja) 2022-07-05

Similar Documents

Publication Publication Date Title
US8873320B2 (en) DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
US7061263B1 (en) Layout and use of bond pads and probe pads for testing of integrated circuits devices
US6871307B2 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US7782688B2 (en) Semiconductor memory device and test method thereof
US8927987B2 (en) Semiconductor device including external connection pads and test pads
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
KR100331553B1 (ko) 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치
US8848472B2 (en) Fabrication and testing method for nonvolatile memory devices
US9331059B2 (en) Chip, chip package and die
US7476983B2 (en) Semiconductor device including wire bonding pads and pad layout method
US20060028232A1 (en) Testing method for LCD panels
US7847568B2 (en) Multi-site probe
TWI763231B (zh) 微積體電路巨量檢測
CN114660434A (zh) 微集成电路大规模测试
US11067658B2 (en) Probe card inspection wafer, probe card inspection system, and method of inspecting probe card
JP2951166B2 (ja) 半導体テスト装置、半導体テスト回路チップ及びプローブカード
KR100674938B1 (ko) 멀티칩 테스트용 프로브 카드
KR100798724B1 (ko) 웨이퍼 테스트 방법 및 이를 위한 프로브 카드
US8786303B2 (en) Semiconductor device having a plurality of pads
CN207250460U (zh) 一种快速定位并测量缺陷的高密度测试芯片
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
US20060103401A1 (en) Method for full wafer contact probing, wafer design and probe card device
JP5323406B2 (ja) 半導体集積回路装置の製造方法
US9267985B2 (en) Bond and probe pad distribution
Ebihara et al. Two-pads per electrode in-situ test structure for micron-scale flip-chip bonding reliability of chip-on-chip device